JPH0360215B2 - - Google Patents

Info

Publication number
JPH0360215B2
JPH0360215B2 JP57125510A JP12551082A JPH0360215B2 JP H0360215 B2 JPH0360215 B2 JP H0360215B2 JP 57125510 A JP57125510 A JP 57125510A JP 12551082 A JP12551082 A JP 12551082A JP H0360215 B2 JPH0360215 B2 JP H0360215B2
Authority
JP
Japan
Prior art keywords
signal
symbol
sequence
circuit
segment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57125510A
Other languages
English (en)
Other versions
JPS5916440A (ja
Inventor
Kunihiro Yamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP57125510A priority Critical patent/JPS5916440A/ja
Publication of JPS5916440A publication Critical patent/JPS5916440A/ja
Publication of JPH0360215B2 publication Critical patent/JPH0360215B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】
本発明はシンボル同期検出方法、とくに、たと
えばフアクシミリなどのデータ信号を受信して復
調する復調器の初期トレーニングにおけるシンボ
ル同期検出方法に関するものである。 一般にこのような復調器ではデータ信号の受信
に先立つて所定のトレーニングシーケンスを実行
し、搬送波検出および初期タイミング設定を行な
い、自動利得制御回路(AGC)や自動適応等下
器を信号レベルや回線特性に適応させ、収束させ
るとともに、シンボル同期を抽出してトレーニン
グシーケンスに続くデータ信号の受信モードに備
える。たとえば国際電信電話諮問委員会
(CCITT)勧告V.27/bis/terでは、初期トレー
ニングの最初の段階で2値シンボルの交互の繰返
し、すなわちオータネーシヨンによりトレーニン
グシーケンスを確実に起動するように各種のセグ
メントが規定されている。しかしながら、
CCITT勧告では、初期トレーニングにおけるシ
ンボル同期の検出の仕方については何ら規定され
ていない。 本発明は、初期トレーニングにおけるシンボル
同期を検出することを目的とし、特にシンボル同
期を正確に検出することの可能なシンボル同期検
出方法を提供することを目的としている。 上記目的を達成するために、本発明は、データ
信号の受信に先立ちシンボル系列による初期トレ
ーニング信号を受信し、伝送特性の補償動作を行
なうデータ受信装置におけるシンボル同期検出方
法において、 前記初期トレーニング信号中の2値シンボル系
列の反転、非反転を判定し、 前記2値シンボル系列中の連続した非反転を2
つの連続した反転に置き換え、 置き換えた結果の2値シンボル系列中から孤立
した非反転を検出し、該孤立した非反転により初
期トレーニング信号のシンボル同期をとるように
なつている。 添付図面を参照して本発明によるシンボル同期
方式の実施例を詳細に説明する。その基本的構成
を第1図に示す。同図において、たとえばフアク
シミリ信号などのデータ信号を受信する受信装置
の一部として判定回路100、差分復号回路20
0および検出回路300が示されている。判定回
路100に入力される基底帯域信号S1は、帯域フ
イルタによつて雑音を取り除かれ、AGCによつ
て信号レベルを基準化され、復調器および整形フ
イルタによつて復調・整形され、自動等化器が動
作していれば等化され、搬送波位相制御され、タ
イミング抽出された信号が、ボー周波数でサンプ
リングされたものである。もし回線歪みや雑音等
がなく、上記の動作が理想的であれば、基底帯域
信号S1は送信器から送出されたシンボルに一致す
る。なお、これらの帯域フイルタ、AGC、復調
器、波形整形フイルタ、自動等化器、搬送波検出
位相制御ループ(PLL)およびタイミング抽出
PLLなどの受信機器の他の回路部分は、本発明
の理解に関係ないので図示せず、詳細な説明は省
略する。 たとえばCCITT勧告V.27ter(4800/2400/ビ
ツト/秒公衆電話回線用MODEM規格)を例に
とると、トレーニングシーケンスのターンオン・
シーケンスにおけるセグメント3とセグメント4
の接続関係は第表に示すとおりである。
【表】 すなわち、180°の位相反転が14シンボル期間
(シヨートシーケンス)または50シンボル期間
(ロングシーケンス)継続した後、1シンボル期
間(SI)の非反転が到来し、さらにいくつかの反
転がそれに続く。セグメント4はシヨートシーケ
ンスでは58SI、ロングシーケンスでは1074SI継続
する。勧告V.27bis(4800/2400/ビツト/秒 専
用電話回路用自動等化器付MODEN規格)にお
けるセグメント2および3についても同様であ
る。 判定回路100は送信されたはずのシンボルを
基底帯域信号S1から判定する回路である。トレー
ニングシーケンス中では2値シンボルが使用され
るから、これらのシンボル値をA,Bで表わすと
第1図における判定回路100の出力信号S2は値
AまたはBをとる。なおこの判定回路100は自
動等化器の自動等化のためにも用いられる。すな
わち、判定が正しければ、その入出力信号の差e
=S1−S2は誤差信号を表わすので、この誤差信号
eを等化器の回線特性への適応動作(タツプ係数
の修正)に用いることができる。 そこで、セグメント3からセグメント4にかけ
ての判定回路100出力信号S2のシンボル系列
は、 …、A、B、A、B、B、A、B、A、… または…、B、A、B、A、A、B、A、B、… となる。ここで下線を施した部分がセグメント3
から4へ移行する箇所である。なお、AからBま
たはBからAへの変化をシンボルの「反転」と称
し、A,AまたはB,Bのように変化しない場合
を「非反転」と称することにする。 上記のCCITT勧告V.27terの例ではシンボル
A,Bは位相変調方式の場合を示していたが、一
般的に振幅変調方式、直交振幅変調方式であつて
よい。さらに、周波数変調方式であつてもよく、
基底帯域信号が一次元または二次元、さらには任
意の次元で表現される任意の変調方式が使用でき
る。 差分復号回路200は本来、搬送波位相のあい
まいさ(ambiguity)を除去するために用いられ
るが、ここでは位相が反転(180°変化)したか、
非反転(0°変化)であつたかを検出するための回
路である。一般的には、任意の変調方式で、現在
のシンボルが直前のシンボルに対してへ反転した
か、非反転であつたかを検出するものであればよ
い。 第2図を参照して第1図の差分復号回路200
の動作を説明する。入力信号S2のシンボル系列が
反転した時、出力信号S3として論理「1」を出力
し、非反転の時論理「0」を出力する。したがつ
て入力信号S2のシンボル列系が …、A、B、A、B、B、A、B、A、… または…、B、A、B、A、A、B、A、B、… のとき、信号S3の出力信号系列は …、1、1、1、1、0、1、1、1、… となる。 すなわちセグメント3からセグメント4へ移行
するとき時刻toにおいて一つの非反転があるの
で、出力信号S3の信号系列中に一つの「0」が含
まれる。したがつてこの一つの「0」を検出する
ことでセグメント4の始まりtoを検出することが
できる。なお、前述の通り、CCITT勧告では、
セグメント4の始まりを検出しこれにより同期を
とることについては何ら規定していない。 ところで、セグメント3で雑音等により、判定
回路100による判定に誤りがあつた場合の差分
復号回路200の動作を、第3図に示す。第3図
において、時点teでAと判定すべきところを、雑
音等によりBと誤つて判定した場合を考えると、
信号S3の信号系列は …、1、1、1、0、0、1、1、1、… となつて二つの引続く「0」が含まれる。例え
ば、このことは、1つの雑音が生起することによ
つて生ずる。 一般に判定回路100の判定誤り確率はデータ
受信モードにおいては十分小さく、例えば10-4
が、10-7あるいはそれ以下である。ところが、ト
レーニングシーケンスの初期では、まだ自動等化
器、搬送波検出PLL、タイミング抽出PLLが十
分回線特性等に適応していないことが普通で、こ
のため、判定回路100の判定誤り確率はかなり
大きい。例えば10-1とか10-2のオーダである。し
たがつてセグメント3から4への移行を識別する
ためには、前記のような雑音による二つの引続く
「0」ではなく、孤立した「0」をS3の信号系列
から検出すべきである。 第4図はS3の信号系列から孤立した「0」を検
出する検出回路300の一例を示す。これは信号
系列1、0、1を検出するとS4に論理「1」を信
号S4として出力し、それ以外のS3の信号系列に対
しては論理「0」を信号S4として出力する。 第4図に示す検出回路300は、3個のフリツ
プフロツプFF−1,FF−2およびFF−3と、
ANDゲート302と、インバータ304とで構
成されている。各フリツプフロツプは、クロツク
信号CLOCKが供給され、検出回路300の動作
前、たとえばセグメント3の始めでリセツトされ
る。このクロツクはボー周波数(また=シンボル
周波数)のクロツクであり、周波数をbとすれ
ば、その周期TbはTbは1/bである。入力信号
S3はFF−1のD入力およびゲート302の一方
の入力に接続され、ゲート302の他の2つの入
力には、インバータ304を介したFF−1のQ
出力、およびFF−2のQ出力が接続されている。 第6図のタイミング図に示すように、時刻to
おいて入力された信号S3は孤立した「0」であ
り、この信号は信号CLOCKに同期してFF−1か
らFF−2へと各フリツプフロツプの状態を順次
変化させる。したがつて信号S3が「1」、FF−2
のQ出力SFF-1が「0」、FF−2のQ出力SFF-2
「1」となつたときにANDゲート302の出力が
「1」になり、出力信号S4が「1」状態で出力さ
れる。 しかし、時刻teに点線で示すように雑音等に起
因して入力信号S3が相続く2つの「0」を含む場
合には、ANDゲート302がこれによつて付勢
されないので、出力信号S4は「0」状態を維持す
る。 検出回路300の別の構成例を第5図に示す。
この回路300は6個のフリツプフロツプFF−
10〜FF−15と、ANDゲート322と、イン
バータ324と、2個のORゲート326および
328と、NORゲート330とからなる。各フ
リツプフロツプにはクロツクCLOCKが供給され
る。FF−11〜FF−15、ANDゲート322
およびインバータ324は、入力信号S3が1、
1、0、1、1なる信号系列をとつたことを検出
するための回路であり。、ORゲート328、お
よびFF−11〜FF−14の出力がこの論理状態
となつたときANDゲート322の論理「1」出
力がFF−15をセツトし、信号S4を論理「1」
にする。FF−10、ORゲート326および32
8、ならびにNORゲート330はS3の信号系列
中に二つの引続く「0」を検出した時、その2つ
の「0」を強制的に「1」とする回路である。す
なわち、シンボルの2つの引続く非反転を反転と
見なすための回路である。 第7図のタイミング図に示すように、時刻to
おける入力信号S3の孤立した「0」は、各フリツ
プフロツプの状態を信号CLOCKに同期して順次
変化させ、ORゲート328の出力SOR-2、FF−
11〜FF−14の各Q出力SFF-11〜SFF-14がそれ
ぞれ1、1、0、1、1なる状態となつて出力信
号S4に論理「1」が出力される。時刻teにおける
入力信号S3中の相続く「0」は、NORゲート3
30の出力を論理「1」にするのに、ORゲート
328の出力SOR-2が「0」になることはない。
したがつてFF−11〜FF−14は論理「1」の
状態を維持し、これによつて雑音等による判定回
路100の判定誤りによる影響を取り除くことが
できる。なお、これらのフリツプフロツプFF−
10〜FF−15も第4図の例と同様に検出回路
300の動作前、たとえばセグメント3の始めで
リセツトされる。 次にシンボルの反転・非反転について一般化
し、拡張しておく。任意の変調方式において、あ
る時点Tiの受信搬送波に対して次の時点Ti+1の搬
送波の状態が2つとり得るとき、一方の状態をと
つたとき反転とし、他方の状態をとつたとき非反
転とするか、または、TiとTi1の搬送波の相対
的な状態変化によつて一方を反転、他方を非反転
と定義する。 この定義によれば、例えば、2位相変調方式に
おいて、入力データが1のとき直前の搬送波に対
して+90°位相を進め、または、入力データが0
のとき直前の搬送波に対して90°位相を遅らせる
ような場合にも適用できる。さらに一般的な変調
方式、信号空間配置に対しても適用できる。 本発明によるシンボル当期方式はこのように、
初期トレーニングにおいてシンボル系列の中に孤
立した非反転を検出することでシンボル同期をと
るように構成したことにより、勧告V.27bisでは
セグメント2の、V.27terではセグメント4の始
まりを正確に検出することができる。したがつ
て、トレーニングシーケンスのごく初期において
シンボル同期をとることができるので、データモ
ードへの移行時点を送受信側で完全に合わせるこ
とができる。これによつて、トレーニングシーケ
ンス終了後データ受信モードへ移行した際、移行
直後にデータが喪失したり、余分なデータが付加
されたりすることなく、直ちに確実にデータを受
信することができる。また、セグメント2または
4の等化器設定パターンの始めを有効に検出でき
るので、このパターンが短いシーヨートシーケン
スの場合であつてもこのパターン全体を等化器の
トレーニング(適応化)に十分に利用することが
できる。これはとくに、半二重動作などのトレー
ニングシーケンスが短い場合に効果的である。特
に、2値シンボル系列中の2つの連続した非反転
を2つの連続した反転に置き換え、置き換えた結
果2値シンボル系列中から孤立した非反転の検出
し、これにより初期トレーニング信号のシンボル
同期をとることにより、雑音の影響を低減して正
確にシンボル同期をとることができる。
【図面の簡単な説明】
第1図は本発明のシンボル同期検出方法が適用
されたシンボル同期装置の基本的構成例を示すブ
ロツク図、第2図および第3図は第1図に示す差
分復号回路の動作を説明するためのタイミング
図、第4図および第5図は第1図に示す検出回路
の例を示す機能図、第6図および第7図はそれぞ
れ第4図および第5図に示す回路の動作を説明す
るためのタイミング図である。 主要部分の符号の説明、100…判定回路、2
00…差分復号回路、300…検出回路、30
2,322…ANDゲート、304,324…イ
ンバータ、326,328…ORゲート、330
…NORゲート、FF−1,FF−10など…フリ
ツプフロツプ。

Claims (1)

  1. 【特許請求の範囲】 1 データ信号の受信に先立ちシンボル系列によ
    る初期トレーニング信号を受信し、伝送特性の補
    償動作を行なうデータ受信装置におけるシンボル
    同期検出方法において、 前期初期トレーニング信号中の2値シンボル系
    列の反転、非反転を判定し、 前記2値シンボル系列中の連続した非反転を2
    つの連続した反転に置き換え、 置き換えた結果の2値シンボル系列中から孤立
    した非反転を検出し、該孤立した非反転により初
    期トレーニング信号のシンボル同期をとることを
    特徴とするシンボル同期検出方法。
JP57125510A 1982-07-19 1982-07-19 シンボル同期検出方法 Granted JPS5916440A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57125510A JPS5916440A (ja) 1982-07-19 1982-07-19 シンボル同期検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57125510A JPS5916440A (ja) 1982-07-19 1982-07-19 シンボル同期検出方法

Publications (2)

Publication Number Publication Date
JPS5916440A JPS5916440A (ja) 1984-01-27
JPH0360215B2 true JPH0360215B2 (ja) 1991-09-13

Family

ID=14911912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57125510A Granted JPS5916440A (ja) 1982-07-19 1982-07-19 シンボル同期検出方法

Country Status (1)

Country Link
JP (1) JPS5916440A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02106742U (ja) * 1989-02-09 1990-08-24
US6302968B1 (en) 1994-04-19 2001-10-16 Ecolab Inc. Precarboxylic acid rinse method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5498109U (ja) * 1977-12-23 1979-07-11

Also Published As

Publication number Publication date
JPS5916440A (ja) 1984-01-27

Similar Documents

Publication Publication Date Title
US4567599A (en) Automatic adaptive equalizer having improved reset function
US4262360A (en) Method and device for detecting a pseudo-random sequence of carrier phase changes of 0° and 180° in a data receiver
US3733550A (en) Multilevel signal transmission system
JP4888393B2 (ja) クロック再生装置及び方法
US4253186A (en) Method and device for detecting a pseudo-random sequence of two symbols in a data receiver employing double sideband-quadrature carrier modulation
GB2026796A (en) Clock synchronization circuit
CA1157112A (en) Quadriphase differential demodulator
US4672630A (en) Training method of data receiving equipment
JPS62179237A (ja) クロツク回復装置
JP3108364B2 (ja) データ復調装置
JPH0360215B2 (ja)
US4362997A (en) Quadriphase differential demodulator
EP0316842B1 (en) Phase control device
JPH10164152A (ja) Fsk受信機用中心誤差検出回路
US4520492A (en) Method for determining the optimum sampling times for a QPSK or QAM received signal
JP2001285147A (ja) 自動等化回路
EP0025675B1 (en) Arrangements for data timing recovery from distorted signals for use in adaptive modems with multi-level coding
JP3167341B2 (ja) 連続位相変調信号復調回路
JPH03278724A (ja) データ受信装置
KR0177667B1 (ko) 큐.에이.엠 디지탈 통신에서의 등화방법
JPS6352817B2 (ja)
JPH0595303A (ja) トレーニング信号検出方式
JP3036972B2 (ja) 復調器
JPH0584100B2 (ja)
JPS601928A (ja) 変復調装置の受信制御方式