JPH0357967A

JPH0357967A - 水平同期周波数判別回路

Info

Publication number: JPH0357967A
Application number: JP19506989A
Authority: JP
Inventors: Yoshihiro Tanaka; 由浩田中; Tooru Kushisaka; 徹串阪
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1989-07-26
Filing date: 1989-07-26
Publication date: 1991-03-13
Anticipated expiration: 2015-10-10
Also published as: JP3097084B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、目的とする水平同期周波数の複合同期信号が
入力されているか否かを判定する水平同期信号判別回路
、釦よび複数の水平同期周波数の複合同期信号の中でど
の周波数の同期信号が入力されているかを判別する水平
同期周波数判別回路に関するものである。

従来の技術近年、標準テレビ放送の水平同期周波数１５．７５ＫＨ
ｚ　　以外の周波数を扱う高解像の映像メディアが多く
登場し、これらの映像メディアに対応したディスプレイ
では、２　４．８　３　ＫＨｚ　，　３　１　．５　Ｋ
Ｈｚ３　２．８　４　ＫＨｚなどの周波数を判別し、自
動的に内部回路を切υ替える必要がある。

従来、水平同期周波数を判別する回路は、モノステーブ
ルマルチパイプレータなどのＣＲ時定ｌで動作する個別
ＩＣを用いて構或されている。

以下、図面を参照しながら、上述した従来の水平同期周
波数判別回路の一例について説明する。

第７図に従来技術の例として１　５．７　５　ＫＨＺ　
　と３　２．５　ＫＨｚ　　の周波数を判別する水平同
期周波数判別回路の回路図を示す。第７図において、７
０釦よび７１はモノステーブノレマノレチバイプレーク
である。？２　，７３　，７４　．７５は、トランジス
タテアル。第８図は、モノステープノレマルチバイプレ
ータ７ｏと７１の真理値表を示すものである（以後、簡
単のためにモノステープルマルチパイブレータをＭＭＶ
と記すことがある。）。

第７図の水平同期周波数判別回路について、以下その動
作について説明する。！ず、複合ビデオ信号から取り出
された同期分離出力がトランジスタ７２に供給される。

複合同期信号は波形整形トランジスタ７２で増幅、トラ
ンジスタ７３で反転されてＭＭＶ７ｏの１２ピンとＭＭ
Ｖ７１の４ピンに加えられる。

ＭＭＶ７０＞よび７１は、リトリガ機能をもつモノステ
ープルマＮチバイプレータである。ＭＭＶ７０の外付け
のＣＲ時定数は、約４６μｓに、またＭＭＶ７１の外付
けのＣＲ時定数は、約ａｏｏμＳに設定されている。

ＭＭＶ７０の１３ピンはＨレベ７レに接続されているか
ら、第８図の真理値表によると、ＭＭＶ７０は正エッジ
トリガモードで動作する。ゆえに、１２ピンに第９図ａ
の信号が入力されると、１ｏピンには、第９図ｂに示す
信号が出力される。これは、ちょうど複合同期信号から
等価パルスと垂直同期信号が除去され、水平同期信号だ
けが残ったものとなる。

ＭＭＶ７１の３ピンはＨレベノレに接続され、４ピンは
ＭＭＶ７０の出力１０ビンに接続されているから、第８
図の真理値表によると、ＭＭＶ７１は、４ピンがＬレベ
ノレの、ときのみ負エッジトリガモードで動作する。ゆ
えに、６ビンに第９図ｂの信号が入力されると、６ピン
には、第９図Ｃに示す信号が出力される。これは、ちょ
うど各フィーノレドごとに等価パルスの終わりのところ
に狭い切れ目の入ったＨレベノレの信号となる。このＭ
ＭＶア１の６ピンの出力は、Ｒ１ｅｓと０１６で構或さ
れるフィｐタを通ることによって、常にＨレペノレの出
力が取り出される。この判別出力は、トランジスタ５を
通って出力される。

水平同期周波数が３　１　．５　ＫＨｚ　の復号同期信
号が入力された場合には、ＭＭＶ７０は各水平同期信号
の立ち上がシごとにトリガがかか９、１０ピンの出力が
常にＨレベルとなる。この出力は、ＭＭＶ７１の３ピン
に接続されているから、第８図の真理値表によるとＭＭ
Ｖ了１のＱ出力はＬレベルとなり、３　１　．５　ＫＨ
ｚ　　の水平同期信号の判別出力として取り出される。

発明が解決しようとする課題しかしながら、上記のような水平同期周波数判別回路で
は、ＴＶチューナの空きチャンネル出力が入力として加
わった場合、その雑音性のパルスに対しても、モノステ
ーブルマルチパイプレータがトリガされるため、誤動作
する危険がある。また、水平同期パルヌの幾つかがノイ
ズなどによって消失している場合には、その期間トリガ
がかからないため、周波数判別が不安定になるなどの欠
点がある。

そして、従来はＣＲ時定数で動作するモノステーブルマ
ルチバイプレー夕を使用した回路構或のため、ゲートア
レイに組み込むのは難しい、などの問題点を有していた
。

本発明は上記問題点に鑑み、ノイズ性のパルスが加わっ
た場合や水平同期パルスの幾つかが欠けた場合でも、安
定に水平同期バノレスが入力されていることを判定し、
かつ、その周波数を判別でき、また、ディジタノレ回路
のみで構戒された回路のため、ゲートアレイ化が容易で
ある、といった長所を有する水平同期周波数判別回路を
提供するものである。

課題を解決するための手段上記問題点を解決するために、本発明の水平同期周波数
判別回路は、時間測定カウンタで、入力された複合同期
信号のパルス間隔を測定する周期測定部と、一定時間を
測定するためのタイマと、そのタイマによって区切られ
た一定時間ごとに、正しい数の水平同期パ）Ｖヌが入っ
てくるか否かをカウントするバノレヌ計数部という構或
を備えたものである。

作　　用上記した構戒に訃いて、周期測定部は、複合同期信号の
パノレヌが入力されるごとにそのパルスの時間間隔を測
定し、これが水平同期パルスの周期時間としてある許容
差内に収１っているか否かを調べる。許容差内であれば
、正しい水平同期パルスであると判定する。會た、パル
ス計数部は、ある一定時間、正しい数の水平同期パルス
が入ってくるか否かをカウントする。パルスの数が多す
ぎたシ少なすぎたシすると、正しい水平同期信号である
と判定しない。このようにして、パルスの周期を測定す
ることと、ある一定時間パルス数を観測することで、高
精度に水平同期パルスを判定し、またその周波数を判別
することができる。１た、本発明の回路は、全てディジ
タル回路で構戊できるので、容易にゲートアレイ化可能
である。

実施例以下、本発明の一実施例の水平同期周波数判別回路につ
いて、図面を参照しながら説明する。

第１図は本発明の第１の実施例における水平同期周波数
判別回路のブロック図を示すものである。

第１図にかいては、１１は周期測定部、１２はバノレス
計数部である。複合同期信号１４は、周期測定部１１に
入り、パルスの周期が測定される。複合同期信号１４に
含１れるパルスの中で、水平同期パルスと判断されたパ
ルス信ｆ１　５１ｄ、／＜　／Ｌ／　７．計数部１２に
入り、最終的にその水平同期周波数が判定される。１６
は周波数判定結果である。１７は内部のカウンクなどを
動作させるためのクロックで、周期測定部１１，パノレ
ヌ計数部１２，タイマ１３などに供給される。

以上のように構或された水平同期周波数判別回路につい
て、以下第１図及び第２図を用いてその動作の概略を説
明する。

第２図ａは、第１図の周期測定部１１の入出力信号を示
すものである。第２図ａの入力信号が、周期測定部１１
に入力されると、信号の立ち下がシエッジによって内部
の周期時間測定カウンタ．が起動される。このカウンタ
ぱ、クロック１７によって動作しておシ、入力信号の次
の立ち下がシエソジ１での時間間隔を測定する。得られ
た時間間隔が予め設定されていた範囲内であれば、出力
として１つのパルス信号を次段のパルス計数部に送る。

タイマ１３は、ある一定時間を測り、パルス計数部へタ
イミング信号を送る。そして、パルス計数部１２は、こ
の時間間隔ごとに周波数判別を行う。

パルス計数部１２は、内部に周期測定部１１からのバノ
レス信号を計数するカウンタを持っている。

第２図ｂは、第１図のパルス計数部１２の入出力信号を
示すもので、図の中のＡ，Ｂ，Ｃぱ、タイマ１３によっ
て区切られた一定時間間隔を示している。第２図ｂの入
力信号が、パ／レス計数部１２に入力されると、内部の
カウンタがパルスの数をカウントする。図中ＯＢの時点
では、１ず、ＡからＢの間で内部のカウンタの計数した
パルス数が多すぎたシ少なすぎたシしないかを判断し、
正しい水平同期信号であるかを判定する。そして、次の
Ｃ時点での判定に備えて、カウンタをクリアする。この
ように、パルス計数部１２は、一定時間ごとに水平同期
信号の周波数の判定た行う。

つぎに、第１図の周期測定部１１とパルス計数部１２の
内部回路について、６３．５μｓ周期の水平同期信号が
入力されているか否かを判別する回路例を用いて具体的
に説明する。

第３図ａは、周期測定部１１の回路例である。

カウンタやフリノプフロップの動作のために、３．５　
８　ＭＨｚ　　のクロック３ｏＯが供給される。入力信
号３０１の立ち下がりは、フリップフロソプ３０８で取
り込１れる。フリップフロップ３０８とフリッデフロッ
プ３０９ぱ、同期微分回路を構成しているので、入力信
号３０１の立ち下がりによって、ゲート３１０から１つ
の微分パルスを出力し、周期時間測定カウンタ３０２を
リセット、そして、１クロック遅れてフリップフロップ
３０５とフリッグプロップ３０６をリセットする。これ
らの動作によって周期時間測定カウンタ３０２はパノレ
ヌ間隔の測定を開始する。周期測定部１１のしきい値と
して、デコーダ３０３は、水平同期信号周期６３．５μ
ｓの１０７％の時間に、筐た、デコーダ３０４は９３％
の時間に設定されている。

フリップフロップ３０５の出力Ｑは、周期時間測定カウ
ンタ３０２がスタートシてから約５９μｓ後にＨｉ　ｇ
ｈ状態となり、フリップフロップ３０６の出力Ｑぱ、約
６８ｒμｓ後にＨｉｇｈ状態となるので、ゲー｝３０７
かもは、約６９μｓ後に立ち下がり、６８μｓ後に立ち
上がる信号が作られる。

入力信号３０１が再び立ち下がった時、周期時間測定カ
ウンタ３０２が６３．６μｓの９３％から１０７％の間
の値であれば、しきい値比較の役割をもつゲート３１３
を通してパノレヌ信号が１つ出力される。

なお、ゲート３１１は、周期時間測定カウンタ３０２の
リセット後、約６９μｓ後でないと次のリセットがかか
らないようにする役割をしている。

第３図ｂぱ、タイマ１３の回路例である。この実施例で
は、非同期カウンタ３２２のビット数を少なくするため
、３．５　８　ＭＨｚ　　のクロック３２１とは別に１
　５．７　５　ＫＨｚ　　のクロック３２０を外部から
供給している。カウンタ３２２の値が６３になった時、
フリップフロップ３２４　，３２５とゲー｝３２６によ
って出力３２７からは、パルスが１つ出力される。この
パルスの間隔は、約４　ｍｓとなる。

第３図Ｃは、バｌレス計数部１２の回路例である。

パルス計数部１２は、内部に周期測定部１１からノハノ
レス信号を計数するためのパルス計数カウンタ３３２を
持っている。タイマ１３は、約４ｍｓという一定時間ご
とに、フリッデフロッデ３３６にサンプリングクロック
を供給し、また、パルス計数カウンタ３３２とフリップ
フロップ３３４にリセットをかける。フリップフロッグ
３３５のサンプリング時、もし、パルス計数カウンタ３
３２の値が６６以上であれば、フリソプフロップ３３４
のＱ出力は、Ｈｉ　ｇｈ状態になっている。この状態が
サンプｐされると、フリソプフロップ３３６のＱ出力は
ａｔｇｈとなシ、６３．５μｓ周期の水平同期信号が入
力されていると判定する。

以上のように本実施例によれば、水平同期パルスの周期
を測定する周期測定部、そして、ある一定時間、正しい
数の水平同期パｐヌが入ってくるか否かをカウントする
パルス計数部という２つのブロックを備えることにより
、水平同期信号の周期性を高精度に判定し、またその周
波数を判別することができる。

以下、本発明の第２の実施例について図面を参照しなが
ら説明する。第４図は本発明の第２の実施例を示す水平
同期周波数判別回路のプロノク図である。同図において
、４１は周期測定部、４２はパμス計数部、４３はタイ
マで、以上は第１図の構或と同様な回路である。第１図
の構或と異なるのは、周期測定部２２の前処理として、
ノイズ除去部４４を設けた点である。入力される複数同
期信号４６にパルス性のノイズが多く含１れていると、
周波数判定に好ましくないので、ノイズ除去後の複合同
期信号４６が、周期測定部４１の入力として加えられる
。

ノイズ除去部４４の回路の動作を第６図の回路を用いて
具体的に説明する。第５図＆において、５０１　，５０
２　，５０３　，６０４は、フリップフロップで、シフ
トレジスタを構戒し、入力された信号は順次ここにサン
グノレされる。ゲー１−　５０５は、５０１　，５０２
　，６０３　，５０４の全てのフリップフロップのＬｏ
ｗ状態を検出し、また、ゲート６０６は、全てのＨｉｇ
ｈ状態を検出して、ＲＳフリップフロップ５０７をセッ
トリセットする。

そして、ＲＳフリノプフロップ５０７のＱには、パルス
性のノイズが取り除かれた複合同期信号が出力される。

これ以後、周波数判定筐での動作は、第１の実施例と同
じなので説明を省略する。

なお、第２の実施例に釦いて、ノイズ除去部４４の回路
は、第６図ａに示す回路としたが、第５図ｂに示す回路
でも同様の結果が得られる。

なか、ノイズ除去部４４の代わうに、周期測定部４１と
グランドの間にコンデンサを入れる構戊としても同様の
効果が得られる。

第１の実施例ふ・よび第２の実施例では、入力された複
合同期信号の水平同期周波数が、目的とする周波数であ
るか否かを判別する回路であった。

第３および第４の実施例では、複数の水平同期周波数の
中のどの周波数が入力されているかを判別する回路であ
る。

以下、本発明の第３の実施例について第６図ａを参照し
ながら説明する。同図にむいて、６０１は周期測定部、
６０２はパルス計数部、８０３はタイマで、以上は第１
図の構戒と同様な回路である。第１図の構戒と異なるの
は、周期測定部６０１とパルス計数部６０２の内部のし
きい値が、外部からの制御端子６０６によって切シ替え
られる点である。この機能により、１　５．７　５　Ｋ
Ｈｚ　，　２４．８３ＫＨｚ　，３５．５ＫＨｚなど、
複数の水平同期周波数の判別に対応できる。

第３の実施例では、しきい．値を切シ替えたが、第６図
ｂに示す実施例では、周期測定部６１１とタイマ６１３
の動作クロック６１７を切ジ替えることで、複数の水平
同期周波数の判別に対応している。６１６ぱ分周比を変
更できる分周器である。

制御端子６１８により、クロノク６１７０周波数を切り
替えている。

以下、本発明の第４の実施例について第６図Ｃを参照し
ながら説明する。同図において、６２１は周期測定部、
６２２，６２３，６２４はパ〜ス計数部、６２６はタイ
マで、以上は第１図の構或と同様な回路である。第１図
の構成と異なるのは、周期測定部６２１が複数の出力を
持つことと、複数個のパルス計数部６２２　，６２３　
，６２４を設けた点である。

周期測定部６２１の複数の出力は、それぞれ１　５．７
　５　ＫＨｚ　　用、２　４．８　３ＫＨｚ用、３　２
．８　４ＫＨｚ　　用など、各周波数に応じて用意され
ている。

複合同期信号が入力されると、その立ち下がりエッジに
よって内部の周期時間測定カウンタが起動され、次の立
ち下がりエッジ１での時間間隔を測定する。得られた時
間間隔が各周波数の周期時間６３．５μＳ　，　４０．
３μＳ，５０．５μｓの中で、何れの値の許容差内に収
１っているか判定し．適合する周波数があれば、それに
応じた出力端子に１つのバ７レス信号送り出す。

タイマ６２６は、クロックによって、ある一定時間を測
シ、パルス計数部へタイミング信号を送る。パルス計数
部は、この時間間隔ごとに周波数判定を行う。

パルス計数部６２２，６２３，６２４は、判別の対象と
なる周波数に応じて用意され、それぞれの内部には周期
測定部６２１から送られてくるパルス信号を計数するカ
ウンタがある。タイマ６２５からタイミング信号が送ら
れてきた時、各Ａのパ／レス計数部は、計数したパ〃ス
数が予め設定されている値の許容差内に収まっているか
調べ、入力水平同期信号の周波数の判別を行う。例えば
、２　４．８　３　ＫＨｚの水平周波数の複合同期信号
が入力された時、周期判定部６２１は、２　４．８　３
　ＫＨｚ　　用の出力端に最も多くのパルス信号を送り
出す。したがって、複数個ある中のパルス計数部の中で
、２　４．８　３　ＫＨｚ用のパ！レス計数部６２３の
みが、最も多くパルス信号をカウントし、水平同期周波
数を判別したことを出力する。

以上のように、周期測定部釦よびパルス計数部内部のし
きい値を選択する外部制御端子を設けることにより、複
数の水平同期周波数の判別に対応できる。１た、判別目
的とする水十同期周波数に応じて、その周波数専用の出
力端をもつ周期測定部と、複数個のパルス計数部を設け
ることで、どの水平同期周波数をもつ複合同期信号が入
力されているか判別することができる。

なふ・、第３ち・よび第４の実施例に釦いても、その入
力にノイズ除去部４４を接続した構或としてもよい。

発明の効果以上のように本発明は、水平同期パルスの周期を測定す
る周期測定部、そして、ある一定時間、正しい数の水平
同期パルスが入ってくるか否かをカウントするパルス計
数部を持っている。これらの回路によ９、入力パルスが
水平同期信号の周期として、ある許容差内に収１ってい
るか否かを測定することと、ある一定時間パルス数を観
測し、パノレヌの数が多すぎたシ少なすぎたりしないか
を調べることで、高精度に水平同期信号の周期を判定し
、またその周波数を判別することができる。

また、本発明の回路は、全てディジタノレ回路で構或さ
れているので、容易にゲートアレイ化できるという長所
を有している。

【図面の簡単な説明】

第１図は本発明の第１の実施例にかける水平同ｔＱ）．
（ｂ＞期周波数判別回路のブロック図、第２　オ仔審１図の水
平同期周波数判別回路の入出力図、第３図ａぱ周期測定
部の回路例、第３図ｂはタイマの回路例、第３図Ｃぱパ
ルス計数部の回路例、第４図は本発明の第２の実施例に
むける水平同期周波数判別回路のブロック図、第５ｄぱ
うイズ除去部の回格例、第６図ａは本発明の第３の実施
例にかける水平同期周波数判別回路のブロック図、第６
図ｂは本発明の第３の実施例と同じ機能を有する水平同
期周波数判別回路のブロック図、第６図Ｃは本発明の第
４の実施例における水平同期周波数判別回路のブロック
図、第７図は従来の水平同期周波数判別回路の回路図、
第８図はモノステープルマ従来の水平同期周波数判別回
路のタイミング図である。１１・・・・・・周期測定部、１２・・・・・・バルヌ
計数部、１３・・・・・・タイマ、３０２・・・・・・
周期時間測定カウンタ、３０３　，３０４・・・・・・
周期時間しきい値用デーコーダ、３３２・・・・・・バ
ノレス計数用カウンタ、３３３・・・・・・パｌｖ７．
数しきい値用デーコーダ、４４・・・・・・ノイズ除去
部、４１・・・・・・周期測定部、４２・・・・・・パ
ルス計数部、４３・・・・・・タイマ、５０１　，５０
２　，５０３　，５０４・・・・・・シフトレジスタ、
５１１，５１２，５１３，５１４・・・・・・シフトレ
ジスタ、６０１　，６１　１　，６２１・・・・・・周
期測定部、６０２，８１　２　，６２２　，６２３　，
６２４・・・・・・バノレス計数部、６０３　，６１　
３　，６２５・・・・・・タイマ、６０６，６１８・・
・・・・外部制御端子、６１６・・・・・・分周器、７
０．７１・・・・・・七ノステーブルマルチバイプレー
ク、７２　，７３　，１４　．７５・・・・・・トラン
ジスタ。

Claims

【特許請求の範囲】

（１）入力信号のパルス間隔を測定する時間測定カウン
タと、前記時間測定カウンタの測定した時間間隔と目的
とする水平同期周波数の周期時間とを比較し、予め設定
されたしきい値内に収まっていれば、パルス信号を出力
する周期測定部と、一定時間を測定するためのタイマと
、前記タイマによって測定した時間ごとに、前記周期測
定部からの出力パルス信号を計数するパルス計数カウン
タと、前記パルス計数カウンタの計数したパルス数が予
め設定されたしきい値内であれば、目的とする周波数を
もつ信号が入力されていると判定するパルス計数部とを
備え、未知の水平同期周波数をもつ複合同期信号が入力
された場合、前記時間測定カウンタと前記パルス計数カ
ウンタの値が、前記周期測定部とパルス計数部に設定さ
れているしきい値内に収まれば、目的とする水平同期周
波数をもつ複合同期信号が入力されていると判定するこ
とを特徴とした水平同期周波数判別回路。
（２）入力信号を格納するシフトレジスタを有し、前記
シフトレジスタの各ビットの出力の論理積をとることで
、入力された複合同期信号からパルス性のノイズを取り
除くノイズ除去部の後段に、特許請求の範囲第１項に記
載の回路を接続した水平同期周波数判別回路。
（３）特許請求の範囲第１項に記載の回路において、周
期測定部のしきい値およびパルス計数部のしきい値を切
り替える外部制御端子を有し、複数の水平同期周波数の
判別に対応できることを特徴とした水平同期周波数判別
回路。
（４）特許請求の範囲第１項に記載の回路において、複
数のしきい値をもつ周期測定部と、異なるしきい値をも
つ複数個のパルス計数部を有し、未知の水平同期周波数
をもつ複合同期信号が入力された場合、前記時間測定カ
ウンタと前記パルス計数カウンタの値を、前記周期測定
部と前記パルス計数部に設定されたしきい値に収まるか
を判定することで、複数の水平同期周波数を判別するこ
とができる水平同期周波数判別回路。