JP2650291B2 - 放送方式判別装置 - Google Patents
放送方式判別装置Info
- Publication number
- JP2650291B2 JP2650291B2 JP63008725A JP872588A JP2650291B2 JP 2650291 B2 JP2650291 B2 JP 2650291B2 JP 63008725 A JP63008725 A JP 63008725A JP 872588 A JP872588 A JP 872588A JP 2650291 B2 JP2650291 B2 JP 2650291B2
- Authority
- JP
- Japan
- Prior art keywords
- mode
- signal
- period
- count value
- processing block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Color Television Systems (AREA)
- Television Systems (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はビデオカセットレコーダ（VTR）に映像信号
を記録するときに放送方式を自動判別する放送方式判別
装置に関するものである。
を記録するときに放送方式を自動判別する放送方式判別
装置に関するものである。
従来の技術 VTRが全世界に普及していくにつれ、各放送方式に対
応したVTRが発売されてきた。また、異なる放送方式の
映像信号を同一のVTRで記録できるような機種も開発さ
れている。
応したVTRが発売されてきた。また、異なる放送方式の
映像信号を同一のVTRで記録できるような機種も開発さ
れている。
放送方式の異なる映像信号を記録するには、放送方式
を判別してVTRを各放送方式にあったサーボ系及び映像
系に切り換えなければならない。したがって、放送方式
を自動判別する装置が要望される。
を判別してVTRを各放送方式にあったサーボ系及び映像
系に切り換えなければならない。したがって、放送方式
を自動判別する装置が要望される。
放送方式の自動判別の方式として垂直同期信号の周期
を水平同期信号でカウントして判別する方式があり、既
に集積回路（IC）化されている。（例えばAN5560、松下
電子工業製、半導体集積回路6A、p251〜p253）。
を水平同期信号でカウントして判別する方式があり、既
に集積回路（IC）化されている。（例えばAN5560、松下
電子工業製、半導体集積回路6A、p251〜p253）。
NTSC方式とPAL方式では垂直同期信号の周波数が各々5
9.94Hzと50Hzと異なり、また、水平同期信号の周波数は
それぞれ15734Hz、15625Hzである。
9.94Hzと50Hzと異なり、また、水平同期信号の周波数は
それぞれ15734Hz、15625Hzである。
したがって、それぞれの垂直同期信号の周期を水平同
期信号でカウントすると262.5と312.5になる。そこで、
放送方式判別のしきい値をそれぞれのカウント値の平均
値とすると287.5とすると、このしきい値よりカウント
値が大きいときにはPAL方式となり、カウント値がしき
い値より小さいときにはNTSC方式となる。
期信号でカウントすると262.5と312.5になる。そこで、
放送方式判別のしきい値をそれぞれのカウント値の平均
値とすると287.5とすると、このしきい値よりカウント
値が大きいときにはPAL方式となり、カウント値がしき
い値より小さいときにはNTSC方式となる。
発明が解決しようとする課題 しかしながら上記のような構成では、放送方式を自動
判別するのに水平同期信号と垂直同期信号の両方の信号
を用いなければならない。また、それぞれの信号が入力
される入力端子に外付部品が必要となっている。さら
に、上記のようなICを用いればコストが高くなってしま
う。
判別するのに水平同期信号と垂直同期信号の両方の信号
を用いなければならない。また、それぞれの信号が入力
される入力端子に外付部品が必要となっている。さら
に、上記のようなICを用いればコストが高くなってしま
う。
本発明は上記課題に鑑み、放送方式の判別を水平同期
信号と垂直同期信号の両信号を用いることなく垂直同期
信号のみで自動判別できる放送方式判別装置を提供する
ものである。
信号と垂直同期信号の両信号を用いることなく垂直同期
信号のみで自動判別できる放送方式判別装置を提供する
ものである。
課題を解決するための手段 上記課題を解決するために本発明の放送方式判別装置
は、基準クロックをカウントする巡回型カウンタと、垂
直同期信号が到来するごとに前記巡回型カウンタのカウ
ント値を格納する第１のメモリ手段と、前記カウント値
を基に前記垂直同期信号の周期を算出する演算器と、NT
SC/PAL方式の各々の垂直同期信号の周期を区別するしき
い値を格納する第２のメモリ手段と、前記第２のメモリ
手段に格納された前記しきい値と前記垂直同期信号の周
期より放送方式を判別する判別手段と、前記垂直同期信
号が欠如したことを検出する欠如検出手段と、前記欠如
検出手段の出力により前記判別手段の判別出力を保持す
る保持手段と、前記判別手段の判別結果が安定したこと
を検出する出力状態検出手段とを具備し、前記出力状態
検出手段の検出出力にしたがって判別結果を出力するこ
とを特長とするものである。
は、基準クロックをカウントする巡回型カウンタと、垂
直同期信号が到来するごとに前記巡回型カウンタのカウ
ント値を格納する第１のメモリ手段と、前記カウント値
を基に前記垂直同期信号の周期を算出する演算器と、NT
SC/PAL方式の各々の垂直同期信号の周期を区別するしき
い値を格納する第２のメモリ手段と、前記第２のメモリ
手段に格納された前記しきい値と前記垂直同期信号の周
期より放送方式を判別する判別手段と、前記垂直同期信
号が欠如したことを検出する欠如検出手段と、前記欠如
検出手段の出力により前記判別手段の判別出力を保持す
る保持手段と、前記判別手段の判別結果が安定したこと
を検出する出力状態検出手段とを具備し、前記出力状態
検出手段の検出出力にしたがって判別結果を出力するこ
とを特長とするものである。
作用 本発明は上記した構成によって、基準クロック信号を
用いて垂直同期信号の周期のみを測定し、その周期とし
きい値よりNTSC/PAL方式の放送方式を判別するようにし
ているので簡単な構成で正確に放送方式を判別すること
ができる。また、通常はサーボ系で垂直同期信号の周期
を測定しているのでその測定結果を用いればしきい値を
格納しておくメモリ以外は新たに何等必要としない。さ
らに、垂直同期信号が欠如したときには、判別結果を保
持するとともに、再度垂直同期信号が入力されたときに
は安定に判別が行われたかどうか判断した後に判別結果
を出力するようにしているので、安定な判別を行なうこ
とができる。
用いて垂直同期信号の周期のみを測定し、その周期とし
きい値よりNTSC/PAL方式の放送方式を判別するようにし
ているので簡単な構成で正確に放送方式を判別すること
ができる。また、通常はサーボ系で垂直同期信号の周期
を測定しているのでその測定結果を用いればしきい値を
格納しておくメモリ以外は新たに何等必要としない。さ
らに、垂直同期信号が欠如したときには、判別結果を保
持するとともに、再度垂直同期信号が入力されたときに
は安定に判別が行われたかどうか判断した後に判別結果
を出力するようにしているので、安定な判別を行なうこ
とができる。
実施例 以下、本発明の一実施例の放送方式判別装置について
図面を参照しながら説明する。
図面を参照しながら説明する。
第１図は本発明の一実施例を示した回路構成図であ
り、１は基準クロック信号が入力される入力信号端子で
あり、２は基準クロック信号をカウントする巡回型カウ
ンタである。３は垂直同期信号（以後Vssの記号を用い
て説明する）が入力される入力端子であり、４はVss信
号が入力されるごとにフラグがセットされるフラグレジ
スタであり、５はVss信号が入力された時刻の巡回型カ
ウンタ２のカウント値を格納するラッチ回路である。６
はデータバスであり、巡回型カウンタ２、フラグレジス
タ４、ラッチ回路５、ランダムアクセスメモリ（RAM）
７（後述）、リードオンリーメモリ（ROM）８（後
述）、演算器９、（後述）、判別結果出力ラッチ回路10
（後述）がデータバス６を介して接続されておりデータ
の入出力が可能となっている。７はRAMであり、Vss信号
が入力された時刻の巡回型カウンタ２のカウント値を格
納しているラッチ回路５のデータを次のVss信号が入力
されるまで格納したり、演算に必要なデータや判別結果
などを格納している。８はROMであり、Vss信号の周期と
巡回型カウンタ２に入力される基準クロック信号の周波
数より求められた判別に必要なしきい値とNTSC方式とPA
L方式の各々のVss信号の基準の周期を格納している。９
は演算器であり、Vss信号の周期計算、ROM8に格納され
ているしきい値との比較、などを行う。10は演算器９に
よって判別された判別結果を格納する出力ラッチ回路で
あり、11は判別結果が出力される出力端子である。６か
ら９はマイクロプロセッサの一部で構成されており、以
下マイクロプロセッサを用いた放送方式判別装置につい
て説明する。
り、１は基準クロック信号が入力される入力信号端子で
あり、２は基準クロック信号をカウントする巡回型カウ
ンタである。３は垂直同期信号（以後Vssの記号を用い
て説明する）が入力される入力端子であり、４はVss信
号が入力されるごとにフラグがセットされるフラグレジ
スタであり、５はVss信号が入力された時刻の巡回型カ
ウンタ２のカウント値を格納するラッチ回路である。６
はデータバスであり、巡回型カウンタ２、フラグレジス
タ４、ラッチ回路５、ランダムアクセスメモリ（RAM）
７（後述）、リードオンリーメモリ（ROM）８（後
述）、演算器９、（後述）、判別結果出力ラッチ回路10
（後述）がデータバス６を介して接続されておりデータ
の入出力が可能となっている。７はRAMであり、Vss信号
が入力された時刻の巡回型カウンタ２のカウント値を格
納しているラッチ回路５のデータを次のVss信号が入力
されるまで格納したり、演算に必要なデータや判別結果
などを格納している。８はROMであり、Vss信号の周期と
巡回型カウンタ２に入力される基準クロック信号の周波
数より求められた判別に必要なしきい値とNTSC方式とPA
L方式の各々のVss信号の基準の周期を格納している。９
は演算器であり、Vss信号の周期計算、ROM8に格納され
ているしきい値との比較、などを行う。10は演算器９に
よって判別された判別結果を格納する出力ラッチ回路で
あり、11は判別結果が出力される出力端子である。６か
ら９はマイクロプロセッサの一部で構成されており、以
下マイクロプロセッサを用いた放送方式判別装置につい
て説明する。
以上のように構成された放送方式判別装置について以
下その動作について説明する。
下その動作について説明する。
入力端子３からVss信号が入力されるとフラグレジス
タ４にフラグがセットされると共に、その時刻の巡回型
カウンタ２のカウント値COUNT1がラッチ回路５に取り込
まれる。また、RAM7には一つ前のVss信号が入力された
ときの巡回型カウンタ２のカウント値がCOUNT0というア
ドレスのエリアに格納されているので、Vss信号の周期
は（１）式より求めることができる。
タ４にフラグがセットされると共に、その時刻の巡回型
カウンタ２のカウント値COUNT1がラッチ回路５に取り込
まれる。また、RAM7には一つ前のVss信号が入力された
ときの巡回型カウンタ２のカウント値がCOUNT0というア
ドレスのエリアに格納されているので、Vss信号の周期
は（１）式より求めることができる。
PERIOD＝COUNT0−COUNT1 ……（１） ここで、PERIODはVss信号の周期を表している。ま
た、巡回型カウンタ２はダウンカウンタとして扱ってい
る。Vss信号の周期を演算器９を用いて（１）式より求
めた後、ラッチ回路５のデータCOUNT1はRAM7のCOUNT0の
アドレスに格納され、次のVss信号が入力されるまで保
持される。
た、巡回型カウンタ２はダウンカウンタとして扱ってい
る。Vss信号の周期を演算器９を用いて（１）式より求
めた後、ラッチ回路５のデータCOUNT1はRAM7のCOUNT0の
アドレスに格納され、次のVss信号が入力されるまで保
持される。
巡回型カウンタ２に入力される基準クロック信号の周
波数をFckし、放送方式がNTSC方式の場合のVss信号の周
波数をFVss（Ｎ）とすると、Vss信号の基準周期に相当
する巡回型カウンタ２のカウント値R_PERIOD（Ｎ）は
（２）式で表される。
波数をFckし、放送方式がNTSC方式の場合のVss信号の周
波数をFVss（Ｎ）とすると、Vss信号の基準周期に相当
する巡回型カウンタ２のカウント値R_PERIOD（Ｎ）は
（２）式で表される。
R_PERIOD（Ｎ）＝Fck/FVss（Ｎ） ……（２） 同様に放送方式がPAL方式の場合にはVss信号の周波数
をFVss（Ｐ）とすると、Vss信号の基準周期に相当する
巡回型カウンタ２のカウント値R_PERIOD（Ｐ）は（３）
式で表される。
をFVss（Ｐ）とすると、Vss信号の基準周期に相当する
巡回型カウンタ２のカウント値R_PERIOD（Ｐ）は（３）
式で表される。
R_PERIOD（Ｐ）＝Fck/FVss（Ｐ） ……（３） （２）、（３）式で表されるR_PERIOD（Ｎ）,R_PERIO
D（Ｐ）の値とその平均値を放送方式判別のしきい値（T
HR）としてROM8に格納している。具体的には、Fckの周
波数を1MHzとするとFVss（Ｎ）＝59.94Hz,FVss（Ｐ）＝
50Hzと（２）、（３）式よりR_PERIOD（Ｎ）,R_PERIOD
（Ｐ）は各々（４）、（５）式のようになる。
D（Ｐ）の値とその平均値を放送方式判別のしきい値（T
HR）としてROM8に格納している。具体的には、Fckの周
波数を1MHzとするとFVss（Ｎ）＝59.94Hz,FVss（Ｐ）＝
50Hzと（２）、（３）式よりR_PERIOD（Ｎ）,R_PERIOD
（Ｐ）は各々（４）、（５）式のようになる。
R_PERIOD（Ｎ）＝16683 ……（４） R_PERIOD（Ｐ）＝20000 ……（５） したがって、しきい値（THR）は（４）、（５）式の
平均値であるから（６）式のようになる。
平均値であるから（６）式のようになる。
THR＝（16683＋20000）/2＝18342 ……（６） 次に、Vss信号が入力されたときの判別動作について
第２図のフローチャートを基に説明する。
第２図のフローチャートを基に説明する。
第２図の処理ブロック201においてVss信号が入力され
たかどうかの判断を行っている。これは、フラグレジス
タ４の値を読み込むことによってその値が‘1'か‘0'か
で判断することができる。フラグレジスタ４の値が‘1'
であればVss信号が入力されており、処理ブロック202に
進みフラグレジスタ４をリセットし、さらにVss信号が
抜けたときのカウンタDROP_C（後述）を‘0'にセットし
た後、（１）式にしたがって演算器９によりRAM7のCOUN
T0のアドレスに格納されているデータからラッチ回路５
に格納されているデータCOUNT1を減算してVss信号の周
期を求めている。
たかどうかの判断を行っている。これは、フラグレジス
タ４の値を読み込むことによってその値が‘1'か‘0'か
で判断することができる。フラグレジスタ４の値が‘1'
であればVss信号が入力されており、処理ブロック202に
進みフラグレジスタ４をリセットし、さらにVss信号が
抜けたときのカウンタDROP_C（後述）を‘0'にセットし
た後、（１）式にしたがって演算器９によりRAM7のCOUN
T0のアドレスに格納されているデータからラッチ回路５
に格納されているデータCOUNT1を減算してVss信号の周
期を求めている。
さらに、処理ブロック203においてROM8に格納されて
いるしきい値THRとの比較を行っている。ここで、THRよ
り演算器９（第２図ではAccという記号を用いてい
る。）によって求められたVss信号の周期の値が大きけ
れば処理ブロック204に移行する。すなわちPALモードと
判定したことになる。
いるしきい値THRとの比較を行っている。ここで、THRよ
り演算器９（第２図ではAccという記号を用いてい
る。）によって求められたVss信号の周期の値が大きけ
れば処理ブロック204に移行する。すなわちPALモードと
判定したことになる。
処理ブロック204においては、前回のモード（MODE_
B）がPALモードかどうかの判別を行い、PALモードであ
ればすなわちMODE_B＝‘1'であれば処理ブロック205に
移行しモードカウンタ（MODE_C）をインクリメントして
処理ブロック206に移る。ここで、MODE_B,MODE_CはRAM7
に格納されている。
B）がPALモードかどうかの判別を行い、PALモードであ
ればすなわちMODE_B＝‘1'であれば処理ブロック205に
移行しモードカウンタ（MODE_C）をインクリメントして
処理ブロック206に移る。ここで、MODE_B,MODE_CはRAM7
に格納されている。
処理ブロック206ではMODE_Cが４以上かどうかの判断
を行い、４以上であれば処理ブロック207に移行し出力
ラッチ回路10にPALモードを示す‘1'を出力すると共にM
ODE_Cを‘4'にセットして判別を終了する。また、MODE_
Cが‘4'以下であればそのまま判別は終了する。
を行い、４以上であれば処理ブロック207に移行し出力
ラッチ回路10にPALモードを示す‘1'を出力すると共にM
ODE_Cを‘4'にセットして判別を終了する。また、MODE_
Cが‘4'以下であればそのまま判別は終了する。
以上のように処理ブロック204〜207では４回連続して
PALモードと判別したかの判定を行っており４回以上連
続して同じモードと判別していれば、出力ラッチ回路10
にPALモードであることを示す‘1'を出力する処理を行
っている。ここでPALモードを示す出力を‘1'としてNTS
Cモードを示す出力を‘0'とする。
PALモードと判別したかの判定を行っており４回以上連
続して同じモードと判別していれば、出力ラッチ回路10
にPALモードであることを示す‘1'を出力する処理を行
っている。ここでPALモードを示す出力を‘1'としてNTS
Cモードを示す出力を‘0'とする。
処理ブロック204において前の判別モードMODE_Bが
‘0'すなわちNTSCモードの場合には、処理ブロック209
に移行しMODE_B＝‘1',MODE_C＝‘0'をセットして判別
を終了する。
‘0'すなわちNTSCモードの場合には、処理ブロック209
に移行しMODE_B＝‘1',MODE_C＝‘0'をセットして判別
を終了する。
次に、処理ブロック208においてラッチ回路５のデー
タCOUNT1をRAM7のCOUNT0のアドレスに格納し次のVss信
号の到来に備える。
タCOUNT1をRAM7のCOUNT0のアドレスに格納し次のVss信
号の到来に備える。
また、処理ブロック206において４回以上連続して同
じモードでなければ、処理ブロック208を実行して終了
する。
じモードでなければ、処理ブロック208を実行して終了
する。
処理ブロック203においてVss信号の周期がしきい値
（THR）より小さければ、NTSCモードと判別したことに
なり処理ブロック210に移行する。
（THR）より小さければ、NTSCモードと判別したことに
なり処理ブロック210に移行する。
処理ブロック210においては、前回のモード（MODE_
B）がNTSCモードかどうかの判別を行い、NTSCモードで
あればすなわちMODE_B＝‘0'であれば処理ブロック211
に移行しモードカウンタ（MODE_C）をインクリメントし
て処理ブロック212に移る。
B）がNTSCモードかどうかの判別を行い、NTSCモードで
あればすなわちMODE_B＝‘0'であれば処理ブロック211
に移行しモードカウンタ（MODE_C）をインクリメントし
て処理ブロック212に移る。
処理ブロック212ではMODE_Cが４以上かどうかの判断
を行い、４以上であれば処理ブロック213に移行し出力
ラッチ回路10にNTSCモードを示す‘0'を出力すると共に
MODE_Cを‘4'にセットして判別を終了する。また、MODE
_Cが‘4'以下であればそのまま判別は終了する。
を行い、４以上であれば処理ブロック213に移行し出力
ラッチ回路10にNTSCモードを示す‘0'を出力すると共に
MODE_Cを‘4'にセットして判別を終了する。また、MODE
_Cが‘4'以下であればそのまま判別は終了する。
以上のように処理ブロック210〜213では４回以上連続
してNTSCモードと判別したかの判定を行っており４回以
上連続して同じモードと判別していれば、出力ラッチ回
路10にNTSCモードであることを示す‘0'を出力する処理
を行っている。
してNTSCモードと判別したかの判定を行っており４回以
上連続して同じモードと判別していれば、出力ラッチ回
路10にNTSCモードであることを示す‘0'を出力する処理
を行っている。
処理ブロック210において前の判別モードMODE_Bが
‘1'すなわちPALモードの場合には、処理ブロック214に
移行しMODE_B＝‘0',MODE_C＝‘0'をセットして判別を
終了する。
‘1'すなわちPALモードの場合には、処理ブロック214に
移行しMODE_B＝‘0',MODE_C＝‘0'をセットして判別を
終了する。
次に、処理ブロック208においてラッチ回路５のデー
タCOUNT1をRAM7のCOUNT0のアドレスに格納し次のVss信
号の到来に備える。
タCOUNT1をRAM7のCOUNT0のアドレスに格納し次のVss信
号の到来に備える。
また、処理ブロック212において同じモードが連続し
て４回以上でなければ、処理ブロック208を実行して終
了する。
て４回以上でなければ、処理ブロック208を実行して終
了する。
以上のフローを具体的な数値を用いて説明すると、RA
M7のCOUNT0のアドレスに格納されているデータを60000
とする。次にVss信号が入力されたときの巡回型カウン
タ２のカウント値がラッチ回路５に取り込まれる。ラッ
チ回路５に取り込まれたデータCOUNT1が40000であった
とすると（１）式よりPERIOD＝20000となる。この値とT
HR＝18342と比較するとPERIODの方が大きいのでPALモー
ドと判別する。そして、処理ブロック204以下に進みそ
の時のMODE_B,MODE_Cの値にしたがって処理が行われ
る。最後に、処理ブロック208においてラッチ回路５の
値40000がRAM7のCOUNT0のアドレスに格納されてすべて
の処理が終了する。
M7のCOUNT0のアドレスに格納されているデータを60000
とする。次にVss信号が入力されたときの巡回型カウン
タ２のカウント値がラッチ回路５に取り込まれる。ラッ
チ回路５に取り込まれたデータCOUNT1が40000であった
とすると（１）式よりPERIOD＝20000となる。この値とT
HR＝18342と比較するとPERIODの方が大きいのでPALモー
ドと判別する。そして、処理ブロック204以下に進みそ
の時のMODE_B,MODE_Cの値にしたがって処理が行われ
る。最後に、処理ブロック208においてラッチ回路５の
値40000がRAM7のCOUNT0のアドレスに格納されてすべて
の処理が終了する。
処理ブロック201においてVss信号が入力されていなけ
れば処理ブロック215に移行する。処理ブロック215では
巡回型カウンタ２のカウント値を直接演算器９に読み込
み、RAM7に格納されている前回に入力されたVss信号の
カウント値COUNT0と演算しその時刻での周期を求め、そ
の周期と本来到来すべきVss信号の基準周期R_PERIOD（R
OM8に格納されている）を比較し、Vss信号が抜けたかど
うかの判断を行い、Vss信号が抜けていなければそのま
ま何もせずに終了する。Vss信号が抜けていると判断し
た場合処理ブロック216に移行し、Vss信号の抜けをカウ
ントするDROP_C（RAM7に格納されている）をインクリメ
ントするとともにCOUNT0よりVss信号の基準周期の値R_P
ERIODを減算してRAM7のCOUNT0に格納する。
れば処理ブロック215に移行する。処理ブロック215では
巡回型カウンタ２のカウント値を直接演算器９に読み込
み、RAM7に格納されている前回に入力されたVss信号の
カウント値COUNT0と演算しその時刻での周期を求め、そ
の周期と本来到来すべきVss信号の基準周期R_PERIOD（R
OM8に格納されている）を比較し、Vss信号が抜けたかど
うかの判断を行い、Vss信号が抜けていなければそのま
ま何もせずに終了する。Vss信号が抜けていると判断し
た場合処理ブロック216に移行し、Vss信号の抜けをカウ
ントするDROP_C（RAM7に格納されている）をインクリメ
ントするとともにCOUNT0よりVss信号の基準周期の値R_P
ERIODを減算してRAM7のCOUNT0に格納する。
次に処理ブロック217においてDROP_Cの値が８以上か
どうかの判断を行い、８以上であれば処理ブロック218
に移行しDROP_Cを‘8'にセットすると共にMODE_Cを‘0'
にセットして終了する。またDROP_Cが‘8'以下であれば
なにもせずに終了する。ここではVss信号が抜けたとき
には判別モードをホールドするようにしている。
どうかの判断を行い、８以上であれば処理ブロック218
に移行しDROP_Cを‘8'にセットすると共にMODE_Cを‘0'
にセットして終了する。またDROP_Cが‘8'以下であれば
なにもせずに終了する。ここではVss信号が抜けたとき
には判別モードをホールドするようにしている。
以上の説明において、モード判別を４回連続で行うの
は、判別結果が安定になったかどうかを判断するためで
ある。また、VSS信号抜けを８回連続チェックしている
のは、VSS信号にノイズが重畳して放送方式判別装置が
誤動作しないようにするためである。
は、判別結果が安定になったかどうかを判断するためで
ある。また、VSS信号抜けを８回連続チェックしている
のは、VSS信号にノイズが重畳して放送方式判別装置が
誤動作しないようにするためである。
このように、Vss信号の周期を基準クロックで計測
し、あらかじめ設定しておいたしきい値と比較すること
により容易にNTSC/PALのモードを判別することができ
る。さらに、判別した結果を複数回チェックすることに
よりノイズなどに強い正確な判別を行うことができる。
し、あらかじめ設定しておいたしきい値と比較すること
により容易にNTSC/PALのモードを判別することができ
る。さらに、判別した結果を複数回チェックすることに
よりノイズなどに強い正確な判別を行うことができる。
なお、本実施例ではしきい値をROMエリアに格納して
いるとして扱ったが、プログラムを格納しているプログ
ラムエリアにイミディエートデータとして格納しておい
ても何等差しつかえない。また、本装置をシリンダの位
相サーボに組み込めば、Vss信号が到来した時刻の巡回
型カウンタのカウント値はサーボにおいて必要なデータ
であるのでVss信号の取り込みルーチンなどが共用でき
非常に簡単な構成で本装置を構成することができる。ま
た、必要なハードウェアも共用できる。
いるとして扱ったが、プログラムを格納しているプログ
ラムエリアにイミディエートデータとして格納しておい
ても何等差しつかえない。また、本装置をシリンダの位
相サーボに組み込めば、Vss信号が到来した時刻の巡回
型カウンタのカウント値はサーボにおいて必要なデータ
であるのでVss信号の取り込みルーチンなどが共用でき
非常に簡単な構成で本装置を構成することができる。ま
た、必要なハードウェアも共用できる。
発明の効果 以上のように本発明は、基準クロックをカウントする
巡回型カウンタと、垂直同期信号が到来するごとに前記
巡回型カウンタのカウント値を格納する第１のメモリ手
段と、前記カウント値をもとに前記垂直同期信号の周期
を算出する演算器と、NTSC/PAL方式の各々の垂直同期信
号の周期を区別するしきい値を格納する第２のメモリ手
段と、前記第２のメモリ手段に格納された前記しきい値
と前記垂直同期信号の周期より放送方式を判別する判別
手段と、前記垂直同期信号が欠如したことを検出する欠
如検出手段と、前記欠如検出手段の出力により前記判別
手段の判別出力を保持する保持手段と、前記判別手段の
判別結果が安定したことを検出する出力状態検出手段と
を具備し、前記出力状態検出手段の検出出力にしたがっ
て判別結果を出力することにより、放送方式を容易に判
別できるとともに、垂直同期信号が欠如した場合には判
別結果を保持し、さらに再び垂直同期信号が入力された
ときに、安定に判別が行われたかどうかの判断を行うこ
とにより、誤った判断をしない放送方式判別操作を実現
できる。本発明では判別に垂直同期信号を用いており、
垂直同期信号の周期は通常サーボ系で周期を測定してい
るので、その測定結果を用いればしきい値を格納してお
くメモリ以外に新たに何等必要としない。
巡回型カウンタと、垂直同期信号が到来するごとに前記
巡回型カウンタのカウント値を格納する第１のメモリ手
段と、前記カウント値をもとに前記垂直同期信号の周期
を算出する演算器と、NTSC/PAL方式の各々の垂直同期信
号の周期を区別するしきい値を格納する第２のメモリ手
段と、前記第２のメモリ手段に格納された前記しきい値
と前記垂直同期信号の周期より放送方式を判別する判別
手段と、前記垂直同期信号が欠如したことを検出する欠
如検出手段と、前記欠如検出手段の出力により前記判別
手段の判別出力を保持する保持手段と、前記判別手段の
判別結果が安定したことを検出する出力状態検出手段と
を具備し、前記出力状態検出手段の検出出力にしたがっ
て判別結果を出力することにより、放送方式を容易に判
別できるとともに、垂直同期信号が欠如した場合には判
別結果を保持し、さらに再び垂直同期信号が入力された
ときに、安定に判別が行われたかどうかの判断を行うこ
とにより、誤った判断をしない放送方式判別操作を実現
できる。本発明では判別に垂直同期信号を用いており、
垂直同期信号の周期は通常サーボ系で周期を測定してい
るので、その測定結果を用いればしきい値を格納してお
くメモリ以外に新たに何等必要としない。
第１図は本発明の一実施例における放送方式判別装置の
構成図、第２図は第１図の主要部の動作を示すフローチ
ャートである。 ２……巡回型カウンタ、４……フラグレジスタ、５……
ラッチ回路、６……データバス、７……RAM、８……RO
M、９……演算器、10……出力ラッチ回路。
構成図、第２図は第１図の主要部の動作を示すフローチ
ャートである。 ２……巡回型カウンタ、４……フラグレジスタ、５……
ラッチ回路、６……データバス、７……RAM、８……RO
M、９……演算器、10……出力ラッチ回路。
Claims (2)
- 【請求項１】基準クロックをカウントする巡回型カウン
タと、垂直同期信号が到来するごとに前記巡回型カウン
タのカウント値を格納する第１のメモリ手段と、前記カ
ウント値をもとに前記垂直同期信号の周期を算出する演
算器と、NTSC/PAL方式の各々の垂直同期信号の周期を区
別するしきい値を格納する第２のメモリ手段と、前記第
２のメモリ手段に格納された前記しきい値と前記垂直同
期信号の周期より放送方式を判別する判別手段と、前記
垂直同期信号が欠如したことを検出する欠如検出手段
と、前記欠如検出手段の出力により前記判別手段の判別
出力を保持する保持手段と、前記判別手段の判別結果が
安定したことを検出する出力状態検出手段とを具備し、
前記出力状態検出手段の検出出力にしたがって判別結果
を出力することを特徴とする放送方式判別装置。 - 【請求項２】しきい値はNTSC方式の基準の垂直同期信号
の周期を基準クロックでカウントした第１のカウント値
とPAL方式の基準の垂直同期信号の周期を基準クロック
でカウントした第２のカウント値の平均値であることを
特徴とした特許請求の範囲第１項記載の放送方式判別装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63008725A JP2650291B2 (ja) | 1988-01-19 | 1988-01-19 | 放送方式判別装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63008725A JP2650291B2 (ja) | 1988-01-19 | 1988-01-19 | 放送方式判別装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01183974A JPH01183974A (ja) | 1989-07-21 |
| JP2650291B2 true JP2650291B2 (ja) | 1997-09-03 |
Family
ID=11700929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63008725A Expired - Lifetime JP2650291B2 (ja) | 1988-01-19 | 1988-01-19 | 放送方式判別装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2650291B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59193681A (ja) * | 1983-04-18 | 1984-11-02 | Sanyo Electric Co Ltd | テレビ放送方式の自動判別方式 |
| JPS61111075A (ja) * | 1984-11-05 | 1986-05-29 | Alps Electric Co Ltd | 複合映像信号判定処理方式 |
-
1988
- 1988-01-19 JP JP63008725A patent/JP2650291B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01183974A (ja) | 1989-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5309111A (en) | Apparatus for measuring skew timing errors | |
| EP0400607A2 (en) | Infrared monitoring system | |
| JP2650291B2 (ja) | 放送方式判別装置 | |
| JP2574356B2 (ja) | 放送方式判別装置 | |
| JP2574355B2 (ja) | 放送方式判別装置 | |
| JP2650290B2 (ja) | 放送方式判別装置 | |
| JPH01183972A (ja) | 放送方式判別装置 | |
| JPH01183284A (ja) | 放送方式判別装置 | |
| JPS62245870A (ja) | フイ−ルド判別方式 | |
| JP2804406B2 (ja) | パルス測定装置 | |
| JPH0721838B2 (ja) | 計測装置 | |
| JPH02162237A (ja) | 粒度分布処理装置 | |
| JP2744949B2 (ja) | ドロップアウト測定器 | |
| SU1267433A1 (ru) | Статистический анализатор распределени временных интервалов | |
| JP3332866B2 (ja) | 映像信号処理回路 | |
| JP2632841B2 (ja) | 画像評価装置 | |
| JPH0450775A (ja) | パルスデューティ判別装置 | |
| KR890009199A (ko) | 비디오 신호 분석 및 결정장치 | |
| KR930004541Y1 (ko) | 모니터용 다중모드 판별장치 | |
| JPH0357967A (ja) | 水平同期周波数判別回路 | |
| JPH0628465B2 (ja) | Ｐａｌ映像システムにおけるカラ−フイ−ルド判別回路 | |
| KR100223010B1 (ko) | 지정 필드의 비디오 동기신호발생 및 스코프 먹싱 장치 | |
| JPH0316313A (ja) | パルス欠如検出器 | |
| JPH01190095A (ja) | フィールド判別回路 | |
| JPH0714143B2 (ja) | バツフアオシレ−タ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080516 Year of fee payment: 11 |