JP2574355B2

JP2574355B2 - 放送方式判別装置

Info

Publication number: JP2574355B2
Application number: JP63007773A
Authority: JP
Inventors: 宰司國平; 博水口; 晶彦村瀬
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1988-01-18
Filing date: 1988-01-18
Publication date: 1997-01-22
Anticipated expiration: 2012-01-22
Also published as: JPH01183285A

Description

【発明の詳細な説明】産業上の利用分野本発明はビデオカセットレコーダ（VTR）に映像信号
を記録するときに放送方式を自動判別する放送方式判別
装置に関するものである。

従来の技術 VTRが全世界に普及していくにつれ、各放送方式に対
応したVTRが発売されてきた。また、異なる放送方式の
映像信号を同一のVTRで記録できるような機種も開発さ
れている。

放送方式の異なる映像信号を記録するには、放送方式
を判別してVTRを各放送方式にあったサーボ系及び映像
系に切り換えなければならない。したがって、放送方式
を自動判別する装置が要望される。

放送方式の自動判別の方式として垂直同期信号の周期
を水平同期信号でカウントして判別する方式があり、す
でに集積回路（IC）化されている。（例えばAN5560,松
下電子工業製、半導体集積回路6A、p251〜p253）。

NTSC方式とPAL方式では垂直同期信号の周波数が各々5
9.94Hzと50Hzと異なり、また、水平同期信号の周波数は
それぞれ15734Hz,15625Hzである。

したがって、それぞれの垂直同期信号の周期を水平同
期信号でカウントすると262.5と312.5になる。そこで、
放送方式判別の第１のしきい値をそれぞれのカウント値
の平均値とすると287.5とすると、この第１のしきい値
よりカウント値が大きいときにはPAL方式となり、カウ
ント値が第１のしきい値より小さいときにはNTSC方式と
なる。

発明が解決しようとする課題しかしながら上記のような構成では、放送方式を自動
判別するのに水平同期信号と垂直同期信号の両方の信号
を用いなければならない。また、それぞれの信号が入力
される入力端子に外付部品が必要となっている。さら
に、上記のようなICを用いればコストが高くなってしま
う。

本発明は上記課題に鑑み、放送方式の自動判別を水平
同期信号と垂直同期信号の両信号を用いることなく垂直
同期信号のみで自動判別できる放送方式判別装置を提供
するものである。

課題を解決するための手段上記課題を解決するために本発明の放送方式判別装置
は、基準クロックをカウントする巡回型カウンタと、垂
直同期信号が到来するごとに前記巡回型カウンタのカウ
ント値を格納する第１のメモリ手段と、前記カウント値
を基に前記垂直同期信号の周期を算出する演算器と、NT
SC/PAL方式の各々の垂直同期信号の周期を区別する第１
のしきい値と、NTSC方式の垂直同期信号の周期より短い
周期を区別する第２のしきい値と、前記第１のしきい値
と前記第２のしきい値を格納する第２のメモリ手段と、
前記垂直同期信号の周期が前記第２のメモリ手段に格納
された前記第２のしきい値より小さいときには放送方式
の判別を行わず、大きいときにのみ前記第２のメモリ手
段に格納された前記第１のしきい値と前記垂直同期信号
の周期より放送方式を判別する判別手段と、前記垂直同
期信号が欠如したことを検出する欠如検出手段と、前記
欠如検出手段により前記垂直同期信号が欠如したときに
は次の垂直同期信号が到来する時刻を予測する予測手段
を具備することを特徴とするものである。

作用本発明は上記した構成によって、基準クロック信号を
用いて垂直同期信号の周期のみを測定し、その周期が第
２のしきい値より大きいとき第１のしきい値よりNTSC/P
AL方式の放送方式を判別するようにしているので簡単な
構成で正確に放送方式を判別することができるととも
に、垂直同期信号が欠如したときでも垂直同期信号が再
び入力されれば正常に判別できる。また、通常はサーボ
系で垂直同期信号の周期を測定しているのでその測定結
果を用いればしきい値を格納しておくメモリ以外何等必
要としない。

実施例以下、本発明の一実施例の放送方式判別装置について
図面を参照しながら説明する。

第１図は本発明の一実施例を示した回路構成図であ
り、１は基準クロック信号が入力される入力信号端子で
あり、２は基準クロック信号をカウントする巡回型カウ
ンタである。３は垂直同期信号（以後Vssの記号を用い
て説明する）が入力される入力端子であり、４はVss信
号が入力されるごとにフラグがセットされるフラグレジ
スタであり、５はVss信号が入力された時刻の巡回型カ
ウンタ２のカウント値を格納するラッチ回路である。６
はデータバスであり、巡回型カウンタ２、フラグレジス
タ４、ラッチ回路５、ランダムアクセスメモリ（RAM）
７（後述）、リードオンリーメモリ（ROM）８（後
述）、演算器９（後述）、判別結果出力ラッチ回路10
（後述）がデータバス６を介して接続されておりデータ
の入出力が可能となっている。７はRAMであり、Vss信号
が入力された時刻の巡回型カウンタ２のカウント値を格
納しているラッチ回路５のデータを次のVss信号が入力
されるまで格納したり、演算に必要なデータや判別結果
などを格納している。８はROMでありVss信号の周期と巡
回型カウンタ２に入力される基準クロック信号の周波数
より求められた判別に必要な第１のしきい値とNTSC方式
とPAL方式の各々のVss信号の基準の周期を格納してい
る。９は演算器であり、Vss信号の周期計算、ROM8に格
納されている第１のしきい値との比較、などを行う。10
は演算器９によって判別された判別結果を格納する出力
ラッチ回路であり、11は判別結果が出力される出力端子
である。６から９はマイクロプロセッサの一部で構成さ
れており、以下マイクロプロセッサを用いた放送方式判
別装置について説明する。

以上のように構成された放送方式判別装置について以
下その動作について説明する。

入力端子３からVss信号が入力されうとフラグレジス
タ４にフラグがセットされると共に、その時刻の巡回型
カウンタ２のカウント値COUNT1がラッチ回路５に取り込
まれる。また、RAM7には一つ前のVss信号が入力された
ときの巡回型カウンタ２のカウント値がCOUNT0というア
ドレスのエリアに格納されているので、Vss信号の周期
は（１）式より求めることができる。

PERIOD＝COUNT0−COUNT1 ・・・・（１）ここで、PERIODはVss信号の周期を表している。ま
た、巡回型カウンタ２はダウンカウンタとして扱ってい
る。Vss信号の周期を演算器９を用いて（１）式より求
めた後、ラッチ回路５のデータCOUNT1はRAM7のCOUNT0の
アドレスに格納され、次のVss信号が入力されるまで保
持される。

巡回型カウンタ２に入力される基準クロック信号の周
波数をFckし、放送方式がNTSC方式の場合のVss信号の周
波数をFVss（Ｎ）とすると、Vss信号の基準周期に相当
する巡回型カウンタ２のカウント値Ｒ−PERIOD（Ｎ）は
（２）式で表される。

Ｒ−PERIOD（Ｎ）＝Fck/FVss（Ｎ）・・・・（２）同様に放送方式がPAL方式の場合にはVss信号の周波数
をFVss（Ｐ）とすると、Vss信号の基準周期に相当する
巡回型カウンタ２のカウント値Ｒ−PERIOD（Ｐ）は
（３）式で表される。

Ｒ−PERIOD（Ｐ）＝Fck/FVss（Ｐ）・・・・（３）（２）、（３）式で表されるＲ−PERIOD（Ｎ）,R−PE
RIOD（Ｐ）の値とその平均値を放送方式判別の第１のし
きい値（THR1）としてROM8に格納している。具体的に
は、Fckの周波数を1M HzとするとFVss（Ｎ）＝59.94Hz,
FVss（Ｐ）＝50Hzと（２）、（３）式よりＲ−PERIOD
（Ｎ）,R−PERIOD（Ｐ）は各々（４）、（５）式のよう
になる。

Ｒ−PERIOD（Ｎ）＝16683 ・・・・（４）Ｒ−PERIOD（Ｐ）＝20000 ・・・・（５）したがって、第１のしきい値（THR1）は（４）、
（５）式の平均値であるから（６）式のようになる。

THR1＝（16683＋20000）/2＝18342 ・・・・（６）次に、チャンネル切り換え時などにVss信号にノイズ
が重畳した場合には、Vss信号の周期が短くなったよう
になりTHR1だけをもとに判別を行っていればNTSC方式と
誤判別してしまう。それで、Vss信号の周期が通常ほと
んど変化しないことより、NTSC方式のVss信号の周期よ
り短い信号はノイズと判断し、誤判別しないようにしな
ければならない。Vss信号とノイズを区別するために、N
TSC方式のVss信号の基準の周期（Ｒ−PERIOD（Ｎ））の
90％を第２のしきい値（THR2）としてROM8に格納してい
る。そして、Vss信号の周期がTHR2より小さいときには
ノイズと判断して放送方式の判別を行わないようにし
て、誤判別が起こらないようにする。第２のしきい値TH
R2は（７）式で求められる。

THR2＝Ｒ−PERIOD（Ｎ）＊90/100＝15015 ・・・（７）次に、Vss信号が入力されたときの判別動作について
第２図のフローチャートを基に説明する。

第２図の処理ブロック201においてVss信号が入力され
たかどうかの判断を行っている。これは、フラグレジス
タ４の値を読み込むことによってその値が‘1'か‘0'が
で判断することができる。フラグレジスタ４の値が‘1'
であればVss信号が入力されており、処理ブロック202に
進みフラグレジスタ４をリセットし、さらにVss信号が
抜けたときのカウンタDROP−Ｃ（後述）を‘0'にセット
した後、（１）式にしたがって演算器９（第２図ではAc
cという記号を用いている。）によりRAM7のCOUNT0のア
ドレスに格納されているデータからラッチ回路５に格納
されているデータCOUNT1を減算してVss信号の周期を求
めている。

処理ブロック203では、求められたVss信号の周期がRO
M8に格納されている第２のしきい値THR2より大きいかど
うかの判断を行い、大きければ処理ブロック204に移行
する。すなわち、このブロックではVss信号の周期がTHR
2より大きければノイズ信号ではなく、本来のVss信号で
あると判断して次のブロックへ進む。もし、THR2より小
さければ、ノイズと判断して処理ブロック216に進む。

さらに、処理ブロック204においてROM8に格納されて
いる第１のしきい値THR1との比較を行っている。ここ
で、THR1より演算器９によって求められたVss信号の周
期の値が大きければ処理ブロック205に移行する。すな
わちPALモードと判定したことになる。

処理ブロック205においては、前回のモード（MODE−
８）がPALモードかどうかの判別を行い、PALモードであ
ればすなわちMODE−Ｂ＝‘1'であれば処理ブロック206
に移行しモードカウンタ（MODE−Ｃ）をインクリメント
して処理ブロック207に移る。ここで、MODE−B,MODE−
ＣはRAM7に格納されている。

処理ブロック207ではMODE−Ｃが４以上かどうかの判
断を行い、４以上であれば処理ブロック208に移行し出
力ラッチ回路10にPALモードを示す‘1'を出力すると共
にMODE−Ｃを‘4'にセットして判別を終了する。また、
MODE−Ｃが‘4'以下であればそのまま判別は終了する。

以上のように処理ブロック205〜208では４回以上連続
してPALモードと判別したかの判定を行っており４回以
上連続して同じモードと判別していれば、出力ラッチ回
路10にPALモードであることを示す‘1'を出力する処理
を行っている。ここでPALモードを示す出力を‘1'としN
TSCモードを示す出力を‘0'とする。

処理ブロック205において前の判別モードMODE−Ｂが
‘0'すなわちNTSCモードの場合には、処理ブロック210
に移行しMODE−Ｂ＝‘1',MODE−Ｃ＝‘0'をセットして
判別を終了する。

次に、処理ブロック209においてラッチ回路５のデー
タCOUNT1をRAM7のCOUNT0のアドレスに格納し次のVss信
号の到来に備える。

また、処理ブロック207において４回以上連続して同
じモードでなければ、処理ブロック209を実行して終了
する。

処理ブロック204においてVss信号の周期が第１のしき
い値（THR1）より小さければ、NTSCモードと判別したこ
とになり処理ブロック211に移行する。処理ブロック211
においては、前回のモード（MODE−Ｂ）がNTSCモードか
どうかの判別を行い、NTSCモードであればすなわちMODE
−Ｂ＝‘0'であれば処理ブロック212に移行しモードカ
ウンタ（MODE−Ｃ）をインクリメントして処理ブロック
213に移る。

処理ブロック213ではMODE−Ｃが４以上かどうかの判
断を行い、４以上であれば処理ブロック214に移行し出
力ラッチ回路10にNTSCモードを示す‘0'を出力すると共
にMODE−Ｃを‘4'にセットして判別を終了する。また、
MODE−Ｃが‘4'以下であればそのまま判別は終了する。

以上のような処理ブロック211〜214では４回以上連続
してNTSCモードと判別したかの判定を行っており４回以
上連続して同じモードと判別していれば、出力ラッチ回
路10にNTSCモードであることを示す‘0'を出力する処理
を行っている。

処理ブロック211において前の判別モードMODE−Ｂが
‘1'すなわちPALモードの場合には、処理ブロック215に
移行しMODE−Ｂ＝‘0',MODE−Ｃ＝‘0'をセットして判
別を終了する。

また、処理ブロック213において同じモードが連続し
て４回以上でなければ、処理ブロック209を実行して終
了する。

処理ブロック203においてVss信号の周期が第２のしき
い値THR2より小さければ、今回のVss信号はノイズであ
るので処理ブロック216に進み、モードカウンタMODE−
Ｃを‘0'にセットして処理ブロック209を実行して次のV
ss信号の到来に備えている。

以上のフローを具体的な数値を用いて説明すると、RA
M7のCOUNT0のアドレスに格納されているデータを60000
とする。次にVss信号が入力されたときの巡回型カウン
タ２のカウント値がラッチ回路５に取り込まれる。ラッ
チ回路５に取り込まれたデータCOUNT1が40000であった
とすると（１）式よりPERIOD＝20000となる。この値とT
HR2＝15055と比較するとPERIODの方が大きいので、Vss
信号はノイズではなかったので処理ブロック204に進
み、THR1＝18342と比較しPERIODの方が大きいのでPALモ
ードと判別する。そして、処理ブロック205以下に進み
その時のMODE−B,MODE−Ｃの値にしたがって処理が行わ
れる。最後に、処理ブロック209においてラッチ回路５
の値40000がRAM7のCOUNT0のアドレスに格納されてすべ
ての処理が終了する。

次のVss信号が入力されたときの巡回型カウンタ２の
カウント値が30000であったとすると、（１）式よりPER
IOD＝10000となる。この値とTHR2＝15015と比較するとP
ERIODの方が小さいので今回のVss信号はノイズであった
と判断して処理ブロック216に進んで後の処理が行われ
る。

処理ブロック201においてVss信号が入力されていなけ
れば処理ブロック217に移行する。処理ブロック217では
巡回型カウンタ２のカウント値を直接演算器９に読み込
み、RAM7に格納されている前回に入力されたVss信号の
カウント値COUNT0と演算しその時刻での周期を求め、そ
の周期と本来到来すべきVss信号の基準周期Ｒ−PERIOD
（ROM8に格納されている）を比較し、Vss信号が抜けた
かどうかの判断を行い、Vss信号が抜けていなければそ
のまま何もせずに終了する。Vss信号が抜けていると判
断した場合処理ブロック218に移行し、Vss信号の抜けを
カウントすDROP−Ｃ（RAM7に格納されている）をインク
リメントするとともにCOUNT0よりVss信号の基準周期の
値Ｒ−PERIODを減算してRAM7のCOUNT0に格納する。

次に処理ブロック219においてDROP−Ｃの値が８以上
かどうかの判断を行い、８以上であれば処理ブロック22
0に移行しDROP−Ｃを‘8'にセットすると共にMODE−Ｃ
を‘0'にセットして終了する。また、DROP−Ｃが‘8'以
下であればなにもせずに終了する。ここではVss信号が
抜けたときには判別モードをホールドするようにしてい
る。

このように処理ブロック217〜220では、Vss信号が欠
如して入力されなかったときにもROM8に格納しているVs
s信号の基準の周期Ｒ−PERIODを用いて、本来Vss信号が
到来すべき時刻を計算し、RAM7のアドレスCOUNT0に格納
している。そして、次のVss信号が入力されたときにもC
OUNT0を用いて正常に判別できるように基準を行ってい
る。

また、Vss信号が８回以上欠如したときにはモードカ
ウンタMODE−Ｃを‘0'にセットして放送方式判別装置の
初期化を行っている。

以上の説明において、モード判別を４回連続して行っ
たり、Vss信号の抜けを８回連続チェックしたりしてい
るのは、Vss信号にノイズなどが重畳して判別装置が誤
動作しないようにするためである。

このように、Vss信号の周期を基準クロックで計測
し、あらかじめ設定しておいた第１のしきい値（THR1）
と比較することにより容易にNTSC/PALのモードを判別す
ることができ、また周期と第２のしきい値（THR2）と比
較することによりVss信号とノイズとを区別することが
できる。さらに、判別した結果を複数回チェックするこ
とによりノイズなどに強い正確な判別を行うことができ
る。

なお、本実施例ではしきい値をROMエリアに格納して
いるとして扱ったが、プログラムを格納しているプログ
ラムエリアにイミディエートデータとして格納しておい
ても何等差しつかえない。また、本装置をシリンダの位
相サーボに組み込めば、Vss信号が到来した時刻の巡回
型カウンタのカウント値はサーボにおいて必要なデータ
であるのでVss信号の取り込みルーチンなどが共用でき
非常に簡単な構成で本装置を構成することができる。ま
た、必要なハードウェアも共用できる。

発明の効果以上のように本発明は、基準クロックをカウントする
巡回型カウンタと、垂直同期信号が到来するごとに前記
巡回型カウンタのカウント値を格納する第１のメモリ手
段（実施例ではRAM7）と、前記カウント値を基に前記垂
直同期信号の周期を算出する演算器と、NTSC/PAL方式の
各々の垂直同期信号の周期を区別する第１のしきい値
（実施例ではTHR1）と、NTSC方式の垂直同期信号の周期
より短い周期を区別する第２のしきい値（実施例ではTH
R2）と、前記第１のしきい値と前記第２のしきい値を格
納する第２のメモリ手段（実施例ではROM8）と、前記垂
直同期信号の周期が前記第２のメモリ手段に格納された
前記第２のしきい値より小さいときには放送方式の判別
を行わず、大きいときにのみ前記第２のメモリ手段に格
納された前記第１のしきい値と前記垂直同期信号の周期
より放送方式を判別する判別手段とを有しているので、
放送方式を容易にかつノイズに強く正確に判別できる。
また、前記垂直同期信号が欠如したことを検出する欠如
検出手段と、前記欠如検出手段により前記垂直同期信号
が欠如したときには次の垂直同期信号が到来する時刻を
予測する予測手段を具備しているので、垂直同期信号が
欠如したときでも速やかに正常に放送方式を判別するこ
とができる。さらに、垂直同期信号のみで放送方式を判
別できるので簡単な回路構成で放送方式判別装置を実現
できる。

【図面の簡単な説明】

第１図は本発明の一実施例における放送方式判別装置の
構成図、第２図は第１図の主要部の動作を示すフローチ
ャートである。２……巡回型カウンタ、４……フラグレジスタ、５……
ラッチ回路、６……データバス、７……RAM、８……RO
M、９……演算器、10……出力ラッチ回路。

Claims

(57)【特許請求の範囲】

【請求項１】基準クロックをカウントする巡回型カウン
タと、垂直同期信号が到来するごとに前記巡回型カウン
タのカウント値を格納する第１のメモリ手段と、前記カ
ウント値を基に前記垂直同期信号の周期を算出する演算
器と、NTSC/PAL方式の各々の垂直同期信号の周期を区別
する第１のしきい値と、NTSC方式の垂直同期信号の周期
より短い周期を区別する第２のしきい値と、前記第１の
しきい値と前記第２のしきい値を格納する第２のメモリ
手段と、前記垂直同期信号の周期が前記第２のメモリ手
段に格納された前記第２のしきい値より小さいときには
放送方式の判別を行わず、大きいときにのみ前記第２の
メモリ手段に格納された前記第１のしきい値と前記垂直
同期信号の周期より放送方式を判別する判別手段と、前
記垂直同期信号が欠如したことを検出する欠如検出手段
と、前記欠如検出手段により前記垂直同期信号が欠如し
たときには次の垂直同期信号が到来する時刻を予測する
予測手段とを有する放送方式判別装置。
【請求項２】第１のしきい値はNTSC方式の基準の垂直同
期信号の周期を基準クロックでカウントした第１のカウ
ント値とPAL方式の基準の垂直同期信号の周期を基準ク
ロックでカウントした第２のカウント値の平均値であ
り、第２のしきい値は第１のカウント値より略小さい値
であることを特徴とした特許請求の範囲第（１）項記載
の放送方式判別装置。