JPH0353637B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、構成の簡略化および集積化を促進
することができるピアノ自動演奏装置におけるソ
レノイド駆動装置に関する。

ピアノ自動演奏装置は、ピアノの各キー（鍵）
および各ペダル（以下、これらのキーおよびペダ
ルを総称して操作子と称す）の各々に対応して、
操作子駆動用のソレノイドを設け、これらのソレ
ノイドをカセツトテープあるいはフロツピイデイ
スク等に記憶されている演奏データに基づいて自
動的に駆動し、ピアノの自動演奏を行うものであ
る。

ところで、従来のピアノ自動演奏装置において
は、操作子のオン／オフに関する情報が、カセツ
トテープに、“１”（操作子オン）または“０”
（操作子オフ）の信号でシリアルに記録されてお
り、駆動すべきソレノイドは、上記シリアル情報
を操作子と同数のビツト数を有するレジスタに一
旦記憶させ、このレジスタに記憶させた情報に基
づいて指定される。しかしながら、このようなソ
レノイド指定方法は、多ビツト（例えば90ビツ
ト）のレジスタを必要とすることから、ソレノイ
ド指定回路の構成が複雑になり、特に、同指定回
路をLSI化する場合に好ましくないという問題が
ある。

この発明は、上記事情に鑑みてなされたもの
で、構成の簡略化およびLSI化の促進を目的と
し、少なくとも自動演奏ピアノの操作子コードお
よび打鍵強度を予め記憶している記憶手段と、上
記操作子コードを読出し、予め定められたテーブ
ルに従つてソレノイドアドレスに変換する変換手
段と、前記ソレノイドアドレスおよび前記打鍵強
度を曲の進行順に出力する出力手段と、前記自動
ピアノの各ソレノイド毎に配設された複数の一時
保留手段と、前記各一時保留手段のうち前記出力
手段が出力したソレノイドアドレスに対応するも
ののみを選択し、前記出力手段が出力した打鍵強
度を一時保留させる選択手段と、前記一時保留手
段内の打鍵強度に応じて、対応するソレノイドを
駆動する駆動手段とを具備している。

以下、図面を参照しこの発明の一実施例につい
て説明する。

第１図はこの発明によるソレノイド駆動方法を
適用したピアノ自動演奏装置の構成を示すブロツ
ク図である。この図において符号１はピアノの鍵
盤、符号２はペダルであり、鍵盤１の各キーおよ
びペダル２，２の各々には、近接してキーまたは
ペダル駆動用のソレノイド３が設けられている。
そして、この図に示す回路は、上述したソレノイ
ド３，３……を自動的に駆動することにより、ピ
アノの自動演奏を行うものである。

以下、第１図の各部を詳細に説明する。

まず、記憶部６は予め各ソレノイド３を駆動す
るための演奏データが楽曲の進行順に記憶されて
いるもので、例えばフロツピイデイスク装置が用
いられる。ここで、この記憶部２に記憶されてい
る演奏データについて説明する。まず、キーオン
またはペダルオンを指定する演奏データED−１
は、第２図イに示すように、オン／オフ識別コー
ド“１”と、操作子を指定する操作子コードSC
と、キーの打鍵強度を指定する打鍵強度データ
DDと、操作子を駆動すべき時刻に関する時間デ
ータTDとから構成される。なお、操作子がペダ
ルの場合は打鍵強度データDDが含まれない。
（ペダルの駆動強度は一定である。）また、キーオ
フまたはペダルオフを指定する演奏データED−
２は、第２図ロに示すように、オン／オフ識別コ
ード“０”と、操作子コードSCと、時間データ
TDとから構成される。そして、記憶部６には、
これらの演奏データEDが、順次、楽曲の進行順
に記憶されている。

操作部８は、自動演奏のスタートを指定するス
タートスイツチ、自動演奏の停止を指示するスト
ツプスイツチ、移調のキー数を指示するスライド
スイツチ等を有して構成されるもので、各スイツ
チの出力は制御回路９へ供給される。

制御回路９は、記憶部６から演奏データEDを
順次読出し、読出した演奏データEDに基づいて、
ソレノイド３を指定するソレノイドアドレス
SADおよびソレノイド駆動データSKDを各々ソ
レノイド駆動部１０へ出力するもので、例えばマ
イクロコンピユータを用いて構成される。なお、
この制御回路９については後に詳述する。メモリ
１１はデータ一時記憶用のRAM（ランダムアク
セスメモリ）である。

ソレノイド駆動部１０はソレノイド３を駆動す
るためのもので、第３図に示すように、ソレノイ
ドアドレスSADをデコードするデコーダ１３と、
ソレノイド駆動データSKDをラツチするソレノ
イド３と同数のラツチ回路１４と、このラツチ回
路１４の出力データに対応するパルス幅を有する
一定周期のソレノイド駆動信号を作成して出力す
るソレノイド３と同数の駆動信号発生回路１５と
から構成され、各駆動信号発生回路１５から出力
されるソレノイド駆動信号が各々対応するソレノ
イド３へ供給される。この場合、デコーダ１３
は、供給されたソレノイドアドレスSADに対応
するラツチ回路１４へ“１”信号を供給し、ま
た、ラツチ回路１４はデコーダ１３から“１”信
号が供給された時、ソレノイド駆動データSKD
を読込む。すなわち、ソレノイド駆動データ
SKDは、ソレノイドアドレスSADに対応するラ
ツチ回路１４に読込まれ、これにより、ソレノイ
ドアドレスSADに対応するソレノイド３が駆動
される。

次に、上記構成による回路の動作を説明する。

操作者が操作部８のスタートスイツチを押す
と、制御回路９が、まず、記憶部６の先頭番地に
記憶されている演奏データEDを読出す。ここで、
読出された演奏データが第２図イに示す演奏デー
タED−１であるとする。以後、制御回路９は、
クロツクパルスに基づいて演奏データED−１の
時間データTDに対応する時間を計測する。そし
て、時間データTDに対応する時間が経過した時
点で、次の演奏データEDを読出す。ここで、読
出された演奏データEDが第２図ロに示す演奏デ
ータED−２であるとする。以後、制御回路９は、
上記演奏データED−２の時間データTDに対応
する時間を計測すると共に、時間計測が終了した
演奏データED−１の操作子コードSCおよび打鍵
強度データDDの処理を行なう。

すなわち、まず、操作子コードSCを演算によ
りキー番号に変換する。ここで、キー番号とはピ
アノの88キーの各々に最低音キーから順次つけた
番号である。すなわち、最低音キーのキー番号が
「１」、最低音キーのキー番号が「88」となる。な
お、操作子コードがペダルの操作子コードの場合
は、この変換が行なわれない。次に、操作部８に
よつて移調が指定されている場合は、上述した変
換によつて得られたキー番号に移調すべきキー数
を加算または減算し、移調後のキー番号を得る。
次に、このキー番号またはペダルの操作子コード
をソレノイド３の各々に割り付けられているソレ
ノイドアドレスSADに変換する。なお、この変
換はROM７内に予め変換テーブルを用意してお
き、この変換テーブルを用いて行う。次に、打鍵
強度データDDをソレノイド駆動データSKDに変
換する。この変換の理由は、演奏時（データ収録
時）の打鍵強度に比例する打鍵強度データDDを
ソレノイド３の特性に合わせるためである。次
に、上述したソレノイドアドレスSADおよびソ
レノイド駆動データSKDを共にソレノイド駆動
部１０へ出力する。

ソレノイド駆動データSKDがソレノイドアド
レスSADと共にソレノイド駆動部１０へ供給さ
れると、同データSKDがソレノイドアドレス
SADに対応するラツチ回路１４に読込まれ、読
込まれたデータSADが駆動信号発生回路１５へ
供給される。駆動信号発生回路１５はデータ
SKDに対応するデユーテイ比を有するソレノイ
ド駆動信号を作成し、出力する。これにより、ソ
レノイドアドレスSADに対応するソレノイドが
ソレノイド駆動データSKDに応じた強さで駆動
される。

次に、記憶部６から読出された前記演奏データ
ED−２の時間データTDに対応する時間が経過
すると、制御回路９が次の演奏データEDを記憶
部６から読出す。以後、制御回路９は読出した演
奏データEDの時間データTDに対応する時間を
計測すると共に、演奏データED−２の処理を行
う。すなわち、まず、演奏データED−２の操作
子コードSCを、前述した場合と同様の処理過程
によりソレノイドアドレスSADに変換する。次
に、ソレノイド３をオフとするデータ（以後、オ
フデータOFDと称す）をソレノイドアデレス
SADと共に出力する。これにより、オフデータ
OFDがソレノイドアドレスSADに対応するラツ
チ回路１４に読込まれ、この結果、駆動信号発生
回路１５からソレノイドアドレスSADに対応す
るソレノイド３へ出力されていたソレノイド駆動
信号がオフとされ、同ソレノイドの駆動状態が解
除される。

以下、上述した動作が繰返えされることによ
り、ソレノイド３が自動的に駆動され、これによ
り、ピアノが自動的に演奏される。

以上説明したように、この発明によれば、少な
くとも自動演奏ピアノの操作子コードおよび打鍵
強度を予め記憶している記憶手段と、上記操作子
コードを読出し、予め定められたテーブルに従つ
てソレノイドアドレスに変換する変換手段と、前
記ソレノイドアドレスおよび前記打鍵強度を曲の
進行順に出力する出力手段と、前記自動ピアノの
各ソレノイド毎に配設された複数の一時保留手段
と、前記各一時保留手段のうち前記出力手段が出
力したソレノイドアドレスに対応するものを選択
し、前記出力手段が出力した打鍵強度を一時保留
させる選択手段と、前記一時保留手段内の打鍵強
度に応じて、対応するソレノイドを駆動する駆動
手段とを具備したので、選択手段によつて選択さ
れた一時保留手段にのみ打鍵強度が一時保留され
る。したがつて、打鍵強度を各一時保留手段の入
力側に一斉に送出するように構成することがで
き、回路構成を極めて簡略化することができる。
この結果特に、ピアノ自動演奏装置の回路各部を
LSI化する場合に好適である。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示すブロ
ツク図、第２図イ，ロは各々同実施例において用
いられる演奏データの形式を示す図、第３図は同
実施例におけるソレノイド駆動部１０の構成を示
すブロツク図である。 ３……ソレノイド、６……記憶部（記憶手段）、
９……制御回路（変換手段、出力手段）、１３…
…デコーダ（選択手段）、１４……ラツチ（一時
保留手段）、１５……駆動信号発生回路（駆動手
段）。

Claims (1)

1. 【特許請求の範囲】 １ 少なくとも自動演奏ピアノの操作子コードお
   よび打鍵強度を予め記憶している記憶手段と、 上記操作子コードを読出し、予め定められたテ
   ーブルに従つてソレノイドアドレスに変換する変
   換手段と、 前記ソレノイドアドレスおよび前記打鍵強度を
   曲の進行順に出力する出力手段と、 前記自動ピアノの各ソレノイド毎に配設された
   複数の一時保留手段と、 前記各一時保留手段のうち前記出力手段が出力
   したソレノイドアドレスに対応するもののみを選
   択し、前記出力手段が出力した打鍵強度を一時保
   留させる選択手段と、 前記一時保留手段内の打鍵強度に応じて、対応
   するソレノイドを駆動する駆動手段と、 を具備することを特徴とするピアノ自動演奏装置
   におけるソレノイド駆動装置。