JPH0351714A - センサ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、加速度や圧力を検出するためのセンサ装置に
係り、特に自動車の車体制御用やエンジン制御用に好適
なセンサ装置に関する。

〔従来の技術〕

自動車に対する各種の規制をクリアし、高まる乗り心地
や快適性の向上要求に応えるため、各種の車体制御シス
テムやエンジンの制御システムが適用されるようになっ
てきているが、このようなシステムで必要とされるセン
サに、加速度センサや半導体圧力センサがある。

そして、これらのセンサの内で、例えば加速度センサで
は、自動車用としては比較的微弱で、しかもかなり変動
周期の長い加速度を検出対象としなければならないので
、従来から半導体静電容量式加速度センサや半導体歪ゲ
ージ式加速度センサが、主として使用されている。

ところで、この種のセンサでは、主として製造時から来
る問題として、検出部（センサ素子）の特性のバラツキ
があり、従って、検出感度や零点についての何らかの調
整、いわゆる較正作業が不可欠であり、このため、検出
部からの信号を所定の信号処理回路で処理して出力する
ようにし、この回路で上記した較正を行なう方法が、従
来から広く採用されており、例えば、信号処理回路をプ
リント回路板実装で構成し、その出力調整部の抵抗素子
を選択する方法や、ハイブリッドＩＣ実装で構成して出
力調整部の抵抗素子をレーザトリミングする方法などが
知られている。

しかしながら、これらの方法は、信号処理回路部の形状
が大きく、低コスト化にも適していない。

その上、検出部と信号処理回路部との結線が長くなりや
すかったり、結線数の増加を伴ない、この結果、温度変
化や加速度による断線トラブル発生の確率が高くなるな
どの不具合がある。

一方、信号処理回路部を集積化して、そのＩＣ上に薄膜
抵抗を形成し、その抵抗値をレーザでアナログ的にトリ
ミングして較正を行なうことも考えられる。

しかしながら、このような手法では、トリミングされた
抵抗値に経年変化が現われ易く、信頼性の面で、この種
の加速度センサなどには不向きである。

なお、この種の加速度センサとして、関連する公知例と
しては、例えば、 「トランスデユーサ　°８７」 （Ｔｒａｓｄｕｓｅｒ　　’８７　　　Ｔｈｅ　　４ｔ
ｈ　　Ｉｎｔｅｒｎａｔｉｏｎａｌ　　Ｃｏｎ−ｆｅｒ
ｅｎｃｅ　ｏｎ　５ｏｌｉｄ−Ｓｔａｔｅ　５ｅｎｓｏ
ｒｓ　ａｎｄ　Ａｃｔｕａｔｏｒｓ。

１９８７年６月２〜５日　東京で開催）の３９５頁〜３
９８頁に記載の半導体静電容量式、及び同３９９頁〜４
０２真に記載の半導体歪ゲージ式のものを挙げることが
出来る。

〔発明が解決しようとする課題〕

上記従来技術は、検出部の製造時に発生する感度や零点
のバラツキの調整について充分な配慮がされておらず、
センサ装置の小型化や低コスト化の点で不利であり、且
つ、信頼性でも不充分なものしか得られないという問題
があった。

本発明の目的は、小型で、自動車などへの適用に際して
、充分な装着性が得られ、且つ、低コストで高信頼性が
容易に得られるようにしたセンサ装置を提供することに
ある。

〔課題を解決するための手段〕

上記目的を達成するため、本発明は、集積化された信号
処理回路を用い、そのＩＣ上に、外部からの選択的な通
電処理により回路構成の切換が可能なワイヤード・メモ
リ回路を形成させ、このワイヤード・メモリ回路により
上記信号処理回路の特性が選択的に切換られるようにし
たものである。

〔作用〕

上記ワイヤード・メモリ回路のメモリ状態を選択するこ
とにより、信号処理回路による信号処理特性が切換えら
れ、これにより感度や零点がディジタル的に調整される
ように働く。

従って、調整結果が安定で、経時的な変化に強く、高い
信頼性を容易に保持することが出来る。

そして、このような検出部の感度や零点のバラツキを調
整する部分が、信号処理回路を集積化したＩＣ上に形成
されているため、検出部と信号処理回路とを同一の回路
基板に搭載することが出来、センサ装置の小型化が容易
で、この結果、自動車などへの装着性の向上や低コスト
化が充分に得られる。

また、検出部と信号処理回路部との結線部分が短縮出来
、且つ、配線本数が抑えられるので、結線部でのトラブ
ル発生が無くなり、信頼性が向上する。

［実施例〕 以下、本発明によるセンサ装置について、図示の実施例
により詳細に説明する。

第１図は本発明の一実施例で、図において、１は信号処
理回路部、２は出力調整回路部、３は感度調整用パッド
列、４は零点調整用のパッド列であり、これらは集積化
されてＩＣを形成しており、このＩＣを５で表わしであ
る。

６は検出部（センサ素子）で、ＩＣ５とは導線７によっ
て接続されている。

調整用のパッド列３．４は、調整量に応じて各ビットを
構成する複数個の導電性パッドを備え、これらの導電性
パッドを選択して、それに電圧を印加することにより、
後述するように、出力調整回路部２の内部の回路メモリ
状態が切換られ、それによる感度補正特性と零点調整特
性とが、予め用意されている複数の特性のうちから選択
された、特定の１のものに固定されるように構成されて
いる。

次に、この実施例における調整操作について説明する。

上記したように、このようなセンサ装置では、検出部６
の感度や零点などの特性にバラツキの存在が、はとんど
不可避であり、これらの調整が、これも、はとんど不可
避である。

そこで、センサ装置が組立られたら、そこで調整作業に
入り、まず、装置に与えられている加速度Ｇを変化させ
、このときでの出力調整回路部２の出力信号Ｖｏｕｔを
測定する。例えば、このセンサ装置の測定範囲がＯ〜±
Ｉ　Ｏ（ｌ　Ｇ　＝９．８ｍ／Ｓ”）だったとすると、
Ｇ＝Ｏのときと、Ｇ＝±ＩＧのときの出力信号Ｖｏｕｔ
を、それぞれ測定するのである。なお、このとき、通常
の加速度センサは、その検出特性に方向性があるので、
重力による加速度を利用し、センサ素子の姿勢を変える
だけで、上記した測定を容易に実施することが出来る。

この結果、調整すべきセンサの感度特性と、零点位置が
求まる。

次に、こうしてセンサの感度特性と零点位置が求められ
たら、これらの調整に必要な補正量を計算し、それに対
応したパッドを、それぞれ感度調整用パッド列３と、零
点調整用パッド列４の中から選択する。そして、この選
択されたパッドに所定の電圧を印加し、出力調整回路部
２内の回路メモリ状態を所定のものに固定する。

この結果、信号処理回路部ｌの特性は、検出部６の感度
特性と零点位置を、予め予定されている所定の範囲内に
納めるのに合致したものに、いわばディジタル的に選択
、固定され、検出部６の感度特性と零点位置は所定の値
に調整され、較正されたことになる。

ここで、本発明の一実施例による加速度センサ装置の概
略実装構造の一例を第２図及び第３図により説明する。

これら第２図と第３図において、８はステム、９は基板
、１０はキャン、１１．１２は電源用端子、そして１３
は出力端子である。なお、第３図は、第２図のＡ−Ａ線
による平面図である。

これらの図から明らかなように、工Ｃ５と検出部６とは
基板９の上面に装着されており、これらの間は導線７に
よって接続されている。また、この基板９はステム８上
に接着されている。

そして、上記したパッドに対する選択的な通電によるデ
ィジタル的手法により、ＩＣ５の信号処理回路ｓ１の特
性が出力調整回路部２の特性の選択、固定により決定さ
れ、検出部６の較正が完了したら、キャン１０をステム
８へ気密に接着、封止してセンサ装置を得るのである。

第４図は出力調整回路部２の詳細回路図で、以下、この
第４図により説明を進めると、この出力調整回路部２は
、零点調整メモリ部１４と差動増幅器１５、感度調整メ
モリ部１６、それに差動増幅器１７とで構成されている
。

各差動増幅器１５．１７には人力抵抗と帰還抵抗とがそ
れぞれ接続されており、これらの抵抗は全て同一の抵抗
値Ｒを有するものとなっている。

そして差動増幅器１５の非反転入力へは信号処理回路部
１の出力が入力信号Ｖｉｎとして、入力抵抗を介して供
給され、この差動増幅器１５の出力が感度調整メモリ部
１６を介して差動増幅器１７に供給されるようになって
いる。

又、零点調整メモリ部１４には基準電圧Ｖｒｅｆが入力
されている。

そこで、いま、零点調整メモリ部１４の調整指数をα、
感度調整メモリ部１６の調整指数をβとして差動増幅器
１５の出力信号■。、を求めてみると、次のようになる
。

Ｖｏ＋＝Ｖｉｎ−ａ　・Ｖｒｅｆ　　　　　　・・−−
（１）そして、この（１）式の右辺、第２項のα・Ｖ　
ｒｅｆが零点調整項であり、従って、この項を変えるこ
とにより、検出部６の零点位置を調整することができる
。

しかして、この項の中で、Ｖ　ｒｅｆは基準電圧で固定
されているから、結局、零点調整メモリ部１４の調整指
数αの選択により零点位置を調整する出来ることが判る
。

次に、感度調整メモリ部１６の出力信号を■。２とする
と、 Ｖ　ｏ　＊　＝β・（α・Ｖｒｅｆ−Ｖｉｎ）　　　−
＝・・（２）となる。

この（２）式を見ると、出力信号Ｖ　ｏ　ｚは、調整指
数βに比例しているから、従って、感度調整メモリ部１
６の調整指数βを選択することにより、感度を調整する
ことが出来ることが判る。

そして、差動増幅器１７の出力信号、すなわち、この出
力調整回路部２の出力信号Ｖｏｕｔは、Ｖｏｕｔ＝β・
（Ｖｉａ　−ａ　・Ｖｒｅｆ）　　−（３）となり、こ
れは、感度調整メモリ部１６の出力信号■。２を正と負
に極性反転したものとなっている。

従って、この（３）式から、検出部６の特性に存在する
零点と感度のバラツキは、これらの零点調整メモリ部１
４と感度調整メモリ部１６の、各調整指数α、βの選択
により所定の補正が施され、較正された出力信号Ｖｏｕ
ｔとして、出力調整回路部２の出力から取り出すことが
できる。

次に、これら零点調整メモリ部１４と感度調整メモリ部
１６の詳細について説明する。

まず、第５図は零点調整メモリ部１４の一実施例の詳細
で、図において、１８は抵抗値Ｒと２Ｒの抵抗素子から
なるラダー抵抗部、１９は後述するメモリ部であり、こ
れに差動増幅器２１と、その帰還抵抗２４とで、この零
点調整メモリ部１４が構成されている。

メモリ部１９は、メモリ機能を有するスイッチ２０の配
列から形成され、この実施例では、８ビツトのスイッチ
列からなり、各スイッチ２０は、ラダー抵抗部１８の各
抵抗素子に関連して、２゜〜２７の重み付けを有してい
る。

そして、各スイッチ２０は、それぞれ３個の端子ａ、　
　ｂ、　ｃを有し、端子ａは端子す又は端子Ｃのいずれ
か一方に接続されるようになっており。

端子すは全てグランド２５に接続され、他方、端子Ｃは
差動増幅器２１の反転入力端子２３に接続されている。

なお、この差動増幅器２１の非反転入力端子２２はグラ
ンド２５に落されている。

また、これらのスイッチ２０は、上記した零点調整用パ
ッド列４（第１図）の各パッドに対する選択的な電圧印
加により、その端子す、　ｃのいずれに接続されるかが
、後述するようにして、決定されるようになっている。

従って、この零点調整メモリ部１４では、メモリ部１９
内での各スイッチ２０の切換状態により、ラダー抵抗部
１８に入力された基準電圧Ｖ　ｒｅｆの電圧分圧比が決
定され、これにより上記した調整指数αが選択できるこ
とになり、そして、差動増幅器２１の出力には、（α・
Ｖｒｅｆ）という電圧値の信号が発生することになる。

そこで、いま、図示のように、２１．２１．２４．２″
、それに２７の各ビットのスイッチ２０の端子ａが端子
す側に接続され、残りのスイッチの端子ａはＣ端子側に
接続されていたとすると、このときには、 α＝７３／２５５　　　　　　　・・・・・・（４）と
なり、差動増幅器２１の出力信号（α・Ｖｒｅｆ）は、 （ａ　・Ｖｒｅｆ）＝７３／２５５ＸＶｒｅｆとなり、
結局、メモリ部１６内でのスイッチ２０の接続状態の選
択により、ディジタル的に零点補正に必要な信号を得る
ことが出来る。

次に、第６図に感度調整メモリ部１６の一実施例を示す
。

この感度調整メモリ部１６の基本的な構成は、上記した
第５図の零点調整メモリ部１４と同じで、ラダー抵抗部
１８Ａと、８ビット分のスイッチ２０Ａからなるメモリ
部１９Ａ、それに差動増幅器２７とで構成され、これに
抵抗値が２Ｒの抵抗２６が付加された構成となっている
。

この抵抗２６は、感度調整メモリ部１６の入力端子２８
と差動増幅器２７の反転入力との間に接続されている。

そこで、いま、入力端子２８に、差動増幅器１５（第４
図）の出力信号である（Ｖｉｎ−α・Ｖｒｅｆ）が入力
されたとすると、（２）式で説明したように、この差動
増幅器２７の出力には、 Ｖ　Ｏ！　＝β・（α・■ｒｅｆ−■ｉｎ）という信号
が発生する。

一方、上記したように、メモリ部１９Ａの各スイッチ２
０Ａの選択、切換により、この感度調整メモリｓ１６で
も、その調整指数βが決定されるから、結局、このメモ
リ部１９Ａの切換状態により、検出部６の感度のバラツ
キをディジタル的に補正する調整が得られることになる
。

この第６図では、第５図と同様に、２′、２８．２４．
２６、それに２７の各ビットのスイッチ２０Ａの端子ａ
が端子す側に接続され、残りのスイッチの端子ａはＣ端
子側に接続されているから、この場合にも、上記した零
点調整の場合とほぼ同じで、調整指数βは、 β＝１＋７３／２５５　　　　　・・・・・・（５）に
なる。

つぎに、メモリｓ１９．１９Ａの実施例について説明す
る。

この実施例では、ＩＣ５の中にこれらのメモリ部が形成
され、導電性のパッドへの選択的な通電によりスイッチ
の切換状態が決定されるようになっているから、これら
のメモリ部１９．１９Ａを構成するスイッチ２０．２０
Ａとしては、ツェナー・ザラピング技法によるものとポ
リシリコン・ヒューズ技法によるものとが、とりあえず
考えられる。

まず、ツェナー・ザラピング技法によるものについて説
明すると、周知のように、第７図のように、トランジス
タのエミッタ・ベース間に電流ｌを流すと、ここでの電
圧降下Ｖは、通常、第８図の実線で示すような特性にな
る。

しかして、ここで、このトランジスタのエミッタ・ベー
ス間に、さらに大きな電圧を印加して、強制的に大電流
を供給し、ｐｎ接合を破壊すると、そのｖ−ｉ特性は、
第８図の破線で示すように変化してしまう。

従って、このトランジスタは、そのエミッタ・ベース間
への通電に対して、ｐｎ接合が破壊されてなければ比較
的大きな電圧降下Ｖを示し、破壊後は、充分に小さな電
圧降下Ｖを示すだけとなる。

なお、この破壊は不可逆的であり、ひとたび破壊したら
元には戻らない。

そこで、これを利用してスイッチ２０．２０Ａを構成す
るのである。

第９図において、２９．３０は２個のＦＥＴで、これら
によりスイッチ２０、又は２０Ａが構成される。なお、
端子ａ、　ｂ、　ｃが夫々第５図、第６図の各端子に相
当する。

次に、３１．３２はインバータで、３３はトランジスタ
、３４はパッド、そして３５は接続点を表わす。

図から明らかなように、トランジスタ３３のエミッタ・
ベース間には、ＩＣ５の電源から所定の微小値を有する
定電流ｉが常時供給されるようになっている。

そこで、いま、トランジスタ３３のｐｎ接合が破壊され
ていないとすると、第８図で説明したように、ｐｎ接合
には、かなり大きな電圧降下Ｖが現われているから、こ
のときには、接続点３５はハイレベルになり、従って、
ＦＥＴ２９のゲートはハイレベル、ＦＥＴ３０のゲート
はローレベルになるので、ＦＥＴ２９はオン、ＦＥＴ３
０はオフされ、この結果、スイッチ２０は端子ａが端子
すに接続されている状態に選択される。

つぎに、パッド３４に所定の電圧を印加し、これにより
トランジスタ３３のエミッタ・ベース間のｐｎ接合に大
電流を流し、この接合を破壊しておいたとする。

そうすると、今度は、第８図から明らかなように、接続
点３５の電位はローレベルに保たれ、この結果、ＦＥＴ
２９はオフ、ＦＥＴ３０がオンになり、結局、このとき
はスイッチ２０の端子ａがＣ端子に接続されている状態
に選択されることになる。

従って、この第９図に示すスイッチ２０．２０Ａを、第
５図及び第６図のメモリ部１９と１９Ａの各スイッチと
して適用し、パッド３４をそれぞれ第１図の感度調整用
パッド列３及び零点調整用パッド列４の各パッドとして
適用するように構成すれば、上記したように、所定の感
度補正量と所定の零点補正量に応じて、各パッド列３．
４のなかの補正量に対応したパッド３４を選択し、それ
に通電してやれば、各メモリ部１９．１９Ａのなかの接
続状態が決定され、それぞれの調整指数α、βが選択さ
れるので、上記したように、ディジタル的に検出部６の
較正を行なうことが出来る。

そして、このツェナー・ザラピング技法によるスイッチ
の選択切換は、一種のディジタル的なメモリとして機能
し、極めて信頼性が高く、従って、継時的な特性変化な
どの虞れは全く無い。

次に、ポリシリコン・ヒューズ技法によるスイッチにつ
いて、第１０図により説明する。

この第１０ずにおいて、３６は電流制限用の抵抗で、３
７がポリシリコン・ヒューズであり、その他は第９図の
場合と同じである。

これらのポリシリコン・ヒューズ３７と抵抗３６は共に
ＩＣ５のチップ上に形成しであるが、ポリシリコン・ヒ
ューズ３７は、それに所定値以上の電流を流すと溶断し
、断線状態にすることが出来る。

第１１図は、このポリシリコン・ヒューズ３７の溶断状
態と不溶断状態を示したもので、３８はグランド用のパ
ッドである。

従って、この実施例では、ポリシリコン・ヒューズ３７
が溶断される前は、接続点３５の電位状態はローレベル
に保たれ、パッド３４に通電してポリシリコン・ヒュー
ズ３７を溶断した後は、接続点３５がハイレベルになる
ため、パッド３４に対して通電するか否かにより、ＦＥ
Ｔ２９と３０のいずれをオンに、そしていずれをオフに
するかを選択することが出来、スイッチ２０．２０Ａを
得ることが出来る。

そして、このポリシリコン・ヒューズ３７の溶断、不溶
断も、ディジタル的なメモリの一種として機能し、従っ
て、極めて高い信頼性を得る較正とが出来る。

第２図は本発明を加速度センサ装置として構成した場合
の一実施例で、図において、検出部６が加速度センサ素
子で、半導体静電容量方式のものであり、２枚のガラス
基板３９．４１の間にシリコン板４０を挾んだ三層構造
に作られている。

シリコン板４０には、エツチング加工によりカンチレバ
一部４２と、電極兼重錘の機能をはだす可動電極部４３
とが形成されており、これに対応して各ガラス基板３９
．４１の内面には、それぞれ固定電極４４が設けである
。

従って、図の矢印方向に加速度Ｇが加えられると、可動
電極部４３が、図で上下に変位し、固定電極４４との間
に存在する静電容量が変化するので、この静電容量の変
化により加速度Ｇを検出する。

この検出部６は３本の導Ｍ４５によりＩＣ５に接続され
るが、このＩＣ５には、ΔＣ検出器４６と、増幅器４７
、パルス幅変調器４８．インバータ４９．それにローパ
スフィルタ５０が形成されており、これらにより第１図
で説明した信号処理回路部ｌを構成し、これにより、検
出信号Ｖｉｎが出力されるようになっている。

ここで、検出部６による検出動作について説明すると、
まず、シリコン板４０の電位を５■に保ちながら、パル
ス幅変調器４８から第１３図に示すような矩形波電圧Ｖ
８を固定電極４４に印加する。なお、インバータ４９の
出力は、この矩形波電圧■、の位相が反転された電圧と
なるので、バーを付して表わしである。

この状態で加速度Ｇが加わると、上記したように可動電
極ｓ４３が変位し、固定電極４４との間の静電容量Ｃ１
と０２が変化する。そこで、これらの差ΔＣを、ΔＣ検
出器４６により、スイッチト・キャパシタ方式により検
出するようになっている。

そして、この容量差ΔＣがゼロに収斂するように、すな
わち、加速度Ｇの大きさや方向によらず、つねに可動電
極部４３が、固定電極４４から等間隔の位置を保つよう
に、静電気力による電子的サーボ制御が掛けられている
。

この電子的サーボ制御は、ΔＣ検出器４６の出力を増幅
器４７からパルス幅変調器４８に入力し、これにより矩
形波電圧■、のパルス幅を制御することにより行なわれ
る。そして、この結果、矩形波電圧■寵のパルス幅が、
第１３図に示すように、加速度Ｇの大きさにより変化す
ることになる。そこで、この矩形波電圧Ｖｌをローパス
・フィルタ５０を介して取り出すと、加速度Ｇに対応し
た直流電圧からなる検出出力信号Ｖｉｎを得ることが出
来る。

第１３図に示すように、矩形波電圧Ｖｉｎは、周期が５
０μ秒、つまり周波数は２０ＫＨｚのもので、これのパ
ルス幅が加速度Ｇに比例して変化し、図示のように、正
の加速度Ｇではパルス幅が減少し、負の加速度Ｇでは、
反対に増加する。

そして、この出力信号Ｖｉｎは出力調整回路部２に入力
され、上記したように正しい状態に、感度と零点が較正
された出力信号■ｏｕもが得られるのである。

次に、この実施例による較正結果について説明する。

まず、第１４図の破線は、出力調整回路部２による調整
が行なわれる前の特性で、これが調整したことにより実
線で示す所望の特性にすることが出来た。すなわち、出
力調整回路部２により、感度と零点を調整することによ
り、加速度Ｇが−ＩＧ（７）とき１．ＯＶ、ｏＧのとき
２．５■、そして＋ＩＧのとき４．０■の出力電圧Ｖｏ
ｕｔを得ることが出来た。

次に、第１５図は、１０個のサンプルについて、本発明
の実施例により感度を調整する前と後とでの、バラツキ
の程度を示したもので、調整前には、感度のバラツキが
±２５％にもわたっていたのが、調整後は、±１％以下
のバラツキに容易に抑えることが出来た。

次に、第１６図は、本発明の他の一実施例で、この実施
例が第１図の実施例と異なる点は、カンチレバ一部４２
と、電極兼重錘の機能をはだす可動電極部４３とからな
る静電容量型の加速度検出部６をＩＣ５上に、信号処理
回路部１や出力調整回路部２と一緒に搭載したところに
あり、その他の構成は同じである。

従って、この第１６図の実施例によれば、第１図の実施
例が有する効果に加えて、センサ装置全体の小型化がさ
らに容易になり、自動車用などとして実装面での自由度
をさらに広く得ることが出来るという効果が期待出来る
。

なお、この実施例では、第１６図から明らかなように、
カンチレバ一部４２の固定端部の近傍に半導体歪ゲージ
５５を形成することにより、半導体歪ゲージ式加速度セ
ンサとして、本発明を実施することが出来る。

さらに、第１７図は、本発明を半導体圧力センサに適用
した場合の一実施例で、検出すべき圧力が作用する薄い
膜状の、はぼ方形をしたダイアフラム５６の周辺に４個
の半導体歪ゲージ５７を設け、圧力センサとしたもので
あり、その他の構成や効果などについては、これも第１
図の実施例と同じであり、ディジタル的な感度や零点の
調整による高い信頼性などが容易に期待できる。

〔発明の効果〕

本発明によれば、検出素子製造時などに発生する、感度
や零点などの検出特性のバラツキを、ディジタル的に調
整することが出来るので、高い信頼性を容易に保つこと
ができ、小型で自動車などへの装着性に優れ、しかも低
コストの各種センサを容易に提供することができる。

【図面の簡単な説明】

第１図は本発明によるセンサ装置の一実施例を示すブロ
ック図、第２図は本発明の一実施例の実装構造を示す側
断面図、第３図は同じく正断面図、第４図は出力調整回
路部の一実施例を示す回路図、第５図は零点調整メモリ
部の一実施例を示す回路図、第６図は感度調整メモリ部
の一実施例を示す回路図、第７図及び第８図はツェナー
・ザラピング技法の説明図、第９図はツェナー・ザラピ
ング技法によるスイッチ回路の一実施例を示す回路図、
第１０図はシリコン・ヒユーズ技法によるスイッチ回路
の一実施例を示す回路図、第１１図はシリコン・ヒユー
ズ技法の説明図、第１２図は本発明を半導体静電容量式
加速度センサ装置として具体化した一実施例の説明図、
第１３図は動作説明用の電圧波形図、第１４図及び第１
５図はそれぞれ効果説明用の特性図、第１６図は本発明
による加速度センサの他の一実施例を示す説明図、第１
７図は本発明を半導体圧力センサとして実施した場合の
説明図である。 １・・・・・・信号処理回路部、２・・・・・・出力調
整回路部、３・・・・・・感度調整用パッド列、４・・
・・・・零点調整用パッド列、５・・・・・・ＩＣ１６
・・・・・・検出部、７・・・・・・導線、１４・・・
・・・零点調整メモリ部、１６・・・・・・感度調整メ
モリ部、１８・・・・・・ラダー抵抗部、１９・・・・
・・メモリ第１図 １・・・・信号処Ｕ可絡舒 ２・・・・土乃謁艷回シＩ洋 ３・・・・苑、膚ち５！！用バツＦ゛ケＪ４・・・・隼
＝、Ｗ＋虻用バツＦ列 ５・・・・ＩＣ ６・・・・蹟呂舒 ７・・・・導１痰 部、 ２０・・・・・・スイッチ。 第２図 第３図 １１・・・電源用ｎ４＋ １２・・・・を派閉旙手 Ｉ３・・・比力濡手 第７図 第８図 Ｖ 第９図 ３５ 捧蟻市。 第１０図 第１１ 図 第１４因 第１５図 ５０ −２５　　０　　　＋２５ 感度（％） ＋５０ 第１２図 第１３図 第１６図 第１７図

Claims (1)

1. 【特許請求の範囲】 １、検出部と集積化した信号処理回路とを備え、信号処
   理特性の調整により検出特性を較正する方式のセンサ装
   置において、上記信号処理回路に、外部からの選択的な
   通電処理により回路構成の切換が可能なワイヤード・メ
   モリ回路を設け、上記信号処理回路による信号処理特性
   が上記ワイヤード・メモリ回路によって決定されるよう
   に構成したことを特徴とするセンサ装置。 ２、請求項１の発明において、上記ワイヤード・メモリ
   回路での回路構成の切換が、ツェナーザッピング及びポ
   リシリコン・ヒューズの少なくとも一方により行なわれ
   るように構成したことを特徴とするセンサ装置。 ３、請求項１又は２の発明において、上記信号信号回路
   が形成されている集積回路に複数の導電性パッドを配設
   し、上記選択的な通電処理が、これら複数の導電性パッ
   ドの選択されたものに対する電圧印加処理により行なわ
   れるように構成したことを特徴とするセンサ装置。 ４、請求項１乃至３のいずれかの発明において、上記検
   出部が、加速度検出用センサ素子及び圧力検出用センサ
   素子の一方であることを特徴とするセンサ装置。 ５、請求項４の発明において、上記加速度検出用センサ
   素子が静電容量方式及び歪ゲージ方式の少なくとも一方
   のセンサ素子であることを特徴とするセンサ装置。