JPH0350916A

JPH0350916A - 多機能多数決装置

Info

Publication number: JPH0350916A
Application number: JP18480189A
Authority: JP
Inventors: Atsushi Itsukaichi; 五日市　敦
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-07-19
Filing date: 1989-07-19
Publication date: 1991-03-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、高い信頼性が要求されるシステムの制御装
置等２例えば宇宙搭載機器の複数の中央演算装置の演算
結果を多数決により採択するような場合に使用される多
機能多数決装置に関する。

（従来の技術）一般に、多数決回路は第２図に示すように構成されてい
る。第２図において、入力端１１の信号はアンド回路１
４の一方とアンド回路１６の他方に入力され、入力端１
３の信号はアンド回路１５の一方とアンド回路１４の他
方に入力され、入力端１３の信号はアンド回路１６の一
方とアンド回路１５の他方に入力される。そして、アン
ド回路１４，１５．１６の出力は、オア回路１７を介し
て出力端１８に導出される。この３重多数決回路による
と、入力端１１，１２．１３に入力する“０”または“
１”の信号のうち数が多い方の多数決結果を出力端１８
に得ることができる。

（発明が解決しようとする課題）従来の多数決回路において、例えば入力端１１．１２．
１３にそれぞれ冗長なＣＰＵＩ、ＣＰＵ２．ＣＰＵ３か
らの計算結果を入力するものとし、例えばＣＰＵ３が故
障したとすると、出力端１８には正常な出力を得ること
ができる。しかし、この状態で運転を続けて、例えばＣ
ＰＵ２にも故障が生じたとすると、出力端１８の結果は
全く誤ったものとなる。また、宇宙機器のように簡単に
修理ができないような宇宙空間になるものの管理対策と
しては、多数決が得られないからといって上記のＣＰＵ
をすべて停止することはできず、１つでも正常なものが
あればこれを活用して運転を続けることが要望されてい
る。

そこでこの発明は、上記のような事情に対処すべくなさ
れたもので、複数の入力信号の多数決を得る場合、多数
決結果とは異なる入力信号（信号発生源が故障したと見
られるような信号）を検出しやすくし、これにより故障
信号源の排除を可能とし、更に最終的に正常な信号源が
１つ残ったとしてもこれを有効に利用することができる
多機能多数決装置を提供することを目的とする。

［発明の構成］（課題を解決するための手段）この発明は、複数の入力信号の多数決をとることにより
、多数決結果を得る多数決装置において、前記複数の入力信号のうちのいずれの信号を採用して多
数決を得るかを示す採択信号入力手段と、この採択信号
入力手段により前記入力信号が３以上選択されていると
きはその３入力信号の多数決を得、１つが選択されてい
るときはそのまま入力信号を出力する多数決回路部と、
この多数決回路部から得られた多数決結果と、前記入力
信号との排他的論理和を取り、多数決結果と異なる入力
信号を検出する手段とを備えるものである。

（作用）上記の手段により、多数決結果と異なる入力信号を検出
して、少なくとも、その入力信号を採用しないようにす
ることができ、多数決が取れない場合（例えば入力信号
“０゛と“１”の数が同数の場合）、比較手段により以
前にエラーと見なされた入力信号と正しいと見なされて
いる入力信号との比較を行なうことにより、更に新しく
エラーとなっている入力信号を検出することができ。

最終的に１つの入力信号のみが正しい状況となっても、
この信号を採用することができる。

（実施例）以下、この発明の実施例を図面を参照して説明する。

第１図はこの発明の一実施例である。入力部２１．２２
，２３．２４にはそれぞれ例えば電子計算機のＣＰＵに
よる演算結果が入力される。各ＣＰＵは、全く同じ内容
の計算を行なうもので、１つが主系、残りが冗長系であ
る。各入力部２１〜２４は、多数決回路１００に接続さ
れている。

更に、この多数決回路１００には、いずれの入力信号Ａ
−Ｄを採用するかを決めるための採択信号ａ　−ｄが供
給されている。採択信号ａ−ｄは、多数決制御部３００
から出力され、後述する状況に応じて自由に採用信号を
決定することができる。

ここで、信号ａは入力信号Ａに対応し、信号すは入力信
号Ｂに対応し、信号Ｃは入力信号Ｃに対応し、信号ｄは
入力信号りに対応させられ、信号ａ〜ｄのハイレベルに
対応する入力信号が多数決回路１００に取込まれる。

多数決回路１００は、通常動作においては、入力信号の
多数決を取り、その多数決結果を出力部４３に出力する
。多数決回路１００は、アンド回路２５．２６．２７．
２９．３０．３２．３３゜３ｇ、３９．４０と、オア回
路２８，３１，３４゜３５．３６，３７．４１により構
成されている。

多数決回路１００から得られた多数決結果は、排他的論
理和回路５１〜５４の各一方の端子にも供給されている
。排他的論理和回路５１〜５４の各他方の端子には、そ
れぞれ入力部２４．２３゜２２．２１が接続されている
。したがって、多数決結果が得られた後に、排他的論理
和回路５１〜５４の各出力を見れば、多数決結果と異な
る入力信号を検出することができる。この検出情報は、
多数決制御部３００に入力され記憶される。

更に、入力信号Ａ−Ｄは、比較手段に供給される。比較
手段は、複数の入力信号の２つずつを組合わせる排他的
論理和回路６１〜６６で構成され、組合わせられた入力
信号が同じであるか否かを比較している。比較結果は、
デコーダ６０を介して出力される。さらに、デコーダ６
０には、採択信号ａ−ｄも供給されている。そして、例
えば採択信号ａとｂがハイレベルのときは信号ＡとＢを
比較している排他的論理和回路６１の出力が導出される
。採択信号ａとｄがハイレベルのときは信号ＡとＤを比
較している排他的論理和回路６３の出力が導出される。

この比較結果、２入力信号が同じ内容ののときは出力が
得られず、異なるとときに得られる。この結果も、多数
決制御部３００１：格納される。

さらに、この実施例では多数決回路２００が設けられる
。この多数決回路２００は、多数決回路１００と全く同
様な構成であり、同じである筈である。しかし、多数決
回路の故障も考えられるので各結果は、比較器４４にお
いて同一か否かの判定が行われる。異なる場合には、ハ
イレベルの出力を得ることができる。

この実施例は上記のように構成される。

次に、使用状態における動作について説明する。

■　今、入力部２１〜２４がＣＰＵＩ〜ＣＰＵ４の出力
端子に接続されているものとし、各ＣＰＵ１−ＣＰＵ４
は、冗長系として働き、全く同じ内容を演算しているも
とする。さらに、採択信号ａ〜Ｃがハイレベルに設定さ
れ、入力信号Ａ−Ｃの多数決がとられるものとする。ま
たこのような通常の多数決を取る動作のときは、デコー
ダ６０は多数決制御回路３００により出力禁止されてい
る。

通常の多数決を取る動作のときは、信号Ａ−Ｃの“０″
又は“１°の多い方が多数決結果として出力部４３に出
力される。

■　多数決を取っている期間は、多数決結果からいずれ
の入力信号が多数決結果と異なるかを例えばチエツク期
間に調べることができる。

即ち、この場合は、多数決結果と各入力信号Ａ〜Ｃが排
他的論理和回路５１〜５４に入力されているので、多数
決を取った後に該排他的論理和回路の各出力を判定すれ
ば良い。多数決結果と異なる入力があった場合、その入
力に対応する排他的論理和回路の出力は“１”となって
いる。

ここで、例えば入力信号Ｃが多数決結果と異なっており
、このような判定が複数回繰返されたとする。すると、
信号Ｃを出力しているＣＰＵは、故障あるいはなんらか
の異常を発生している可能性が高い。そこで、このよう
な場合は、多数決制御部３００は、多数決をとる対象と
して入力信号Ａ、Ｂ、Ｄを採用するように切換えること
ができる。このように、このシステムは、多数決結果と
異なる入力信号が存在する場合、その採用を止めるよう
に切換えることができる。

■　次に、■の状態で多数決処理を行ない、チエツク期
間になったときに信号りを出力してるＣＰＵも故障ある
いは異常を発生している可能性が高いと判断された場合
について説明する。この場合に、信号りの採用を止めて
、信号ＡとＢを採用するようにうると入力が偶数である
ために多数決を決定することができない。

このような場合は、まず、採択信号ａ　−ｄが切換えら
れて信号ＡとＢが同一か否かの判定がなされる。つまり
、排他的論理和回路６１の出力がデコーダで選択される
。信号ＡとＢが同一であれば。

出力は′０゛である。しかし異なる場合は出力は“１“
どなる。このときは、多数決回路１００の出力もスイッ
チ４２が制御されることによりディセーブルされる。

信号ＡとＢが同じである場合には、ＣＰＵＩとＣＰＵ２
とは正常に働いていることを意味する。

従って、多数決回路１００の出力としては、いずれを選
択しても良く、例えば採択信号ａのみがイネーブルとさ
れ、他は排除される。この結果、多数決回路１００はバ
ッファ回路として動作する。

しかし、信号ＡとＢが異なる場合には、いずれがエラー
であるのかを調べる必要がある。このような場合は、チ
エツク期間に次のような処理が行われる。即ち、今、採
択信号ａ　−ｄが切換えられて、信号ＡとＣが選択され
たとする。すると、信号Ｃはエラーである筈であるから
、信号Ａが正しいならば排他的論理和回路６２の出力は
“０“となる筈である。しかし信号Ａもエラーであるな
らば排他的論理和回路６２の出力は“０”となる。

次に、採択信号ａ　−ｄが切換えられて、信号ＢとＣが
選択されたとする。すると、信号Ｃはエラーである筈で
あるから、信号Ｂが正しいならば排他的論理和回路６２
の出力は“０”となる筈である。

しかし信号Ｂもエラーであるならば排他的論理和回路６
２の出力は“０”となる。

このように、排他的論理和回路６１〜６６及びデコーダ
６０は、採用すべき２つの入力信号が残った場合に、正
常な信号を決定するのに用いられる。また、最終的に１
つの信号の採用が決まった場合には、多数決回路はバッ
ファ回路として働くようになる。

上記したように、この多数決回路装置によると、６皿の
機能を持たせることができる。つまり、通常の多数決処
理機能と、多数決結果と異なる入力を検出する機能と、
多数決結果と異なる入力を排除していき、２つの入力が
残ったときにいずれかを選択してバッファ回路として働
く機能である。

このために、例えば宇宙空間の衛星内部の制御機器に使
用される複数のＣＰＵの演算結果の多数決を取る装置と
しては極めて有効である。

［発明の効果］以上説明したようにこの発明は、複数の入力信号の多数
決を得る場合、多数決結果とは異なる入力信号（信号発
生源が故障したと見られるような信号）を検出しやすく
し、これにより故障信号源の排除を可能とし、更に最終
的に正常な信号源が１つ残ったとしてもこれを有効に利
用することができる多機能多数決装置を得ることができ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図は従
来の多数決回路を示す回路図である。１００．２００・・・多数決回路、３００・・・多数決
制御部、２１〜２４・・・入力部、２５，２６，２７゜
２９、．３２，３３，３８．４０・・・アンド回路、２
８．３１，３４，３５，３６，３７．４１・・・オア回
路、５１〜５４．６１〜６６・・・排他的論理和回路。

Claims

【特許請求の範囲】

（１）複数の入力信号の多数決を取ることにより、多数
決結果を得る多数決装置において、前記複数の入力信号のうちのいずれの信号を採用して多
数決を得るかを示す採択信号入力手段と、この採択信号
入力手段により前記入力信号が３以上選択されていると
きはその３入力信号の多数決を得、１つが選択されてい
るときはそのまま入力信号を出力する多数決回路部と、この多数決回路部から得られた多数決結果と、前記入力
信号との排他的論理和を取り、多数決結果と異なる入力
信号を検出する手段とを具備したことを特徴とする多機
能多数決装置。
（２）上記多数決回路部は、前記入力信号を共通として
複数設けられ、各多数決回路の多数決結果が同じか否か
を検出する多数決結果比較手段を備えたことを特徴とす
る請求項第１項記載の多機能多数決装置。
（３）前記採択信号入力手段により前記複数の入力信号
のうちいずれか２つを選択さえる手段と、上記複数の入
力信号のすべてを２つずつ組合わせて、組合わせられた
信号が同じか否かを検出する比較手段と、この比較手段
から得られた各結果のうち、前記採択信号入力手段によ
り選択した２入力信号の結果を選択導出する手段とを具
備したことを特徴とする請求項第１項記載の多機能多数
決装置。
（４）複数の入力信号の多数決を取ることにより、多数
決結果を得る多数決装置において、前記複数の入力信号のうちのいずれの信号を採用して多
数決を得るかを示す採択信号入力手段と、この採択信号
入力手段により前記入力信号が３以上選択されていると
きはその３入力信号の多数決を得、１つが選択されてい
るときはそのまま入力信号を出力する多数決回路部と、この多数決回路部から得られた多数決結果と、前記入力
信号との排他的論理和を取り、多数決結果と異なる入力
信号を検出する手段と、前記採択信号入力手段が２入力信号を選択しているとき
は、該２入力信号が同じか否かを検出し異なる場合は前
記多数決回路の出力を無能にする手段とを具備したこと
を特徴とする多機能多数決装置。