JPH0350862A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0350862A JPH0350862A JP18797789A JP18797789A JPH0350862A JP H0350862 A JPH0350862 A JP H0350862A JP 18797789 A JP18797789 A JP 18797789A JP 18797789 A JP18797789 A JP 18797789A JP H0350862 A JPH0350862 A JP H0350862A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polysilicon
- polysilicon film
- oxidation
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 86
- 229920005591 polysilicon Polymers 0.000 claims abstract description 86
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 12
- 230000003647 oxidation Effects 0.000 claims description 30
- 238000007254 oxidation reaction Methods 0.000 claims description 30
- 230000002265 prevention Effects 0.000 claims description 23
- 238000000059 patterning Methods 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- -1 Boron ions Chemical class 0.000 description 1
- 206010010071 Coma Diseases 0.000 description 1
- 241000087799 Koma Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造方法、更に詳しく言えば、半導体基板
上にポリシリコン膜からなる抵抗や電極を形成する半導
体装置の製造方法に関し、半導体基板表面の平坦化を維
持し、かつポリシリコン膜からなる抵抗値のバラツキを
低減し、パターンの微細化をはかることができる半導体
装置の製造方法を提供することを目的とし、基板上にポ
リシリコン膜を形成する工程と、前記ポリシリコン膜上
に酸化阻止膜を形成する工程と、前記酸化阻止膜をパタ
ーニングする工程と、前記酸化阻止膜をマスクとして前
記ポリシリコン膜を選択的に除去し、開口部を形成する
工程と、前記酸化阻止膜を残したまま開口部の側壁のポ
リシリコン膜を酸化し、前記開口部内をシリコン酸化膜
で埋める工程とを含み構成する。
上にポリシリコン膜からなる抵抗や電極を形成する半導
体装置の製造方法に関し、半導体基板表面の平坦化を維
持し、かつポリシリコン膜からなる抵抗値のバラツキを
低減し、パターンの微細化をはかることができる半導体
装置の製造方法を提供することを目的とし、基板上にポ
リシリコン膜を形成する工程と、前記ポリシリコン膜上
に酸化阻止膜を形成する工程と、前記酸化阻止膜をパタ
ーニングする工程と、前記酸化阻止膜をマスクとして前
記ポリシリコン膜を選択的に除去し、開口部を形成する
工程と、前記酸化阻止膜を残したまま開口部の側壁のポ
リシリコン膜を酸化し、前記開口部内をシリコン酸化膜
で埋める工程とを含み構成する。
本発明は、半導体装置の製造方法、更に詳しく言えば、
半導体基板上にポリシリコン膜からなる抵抗や電極を形
成する半導体装置の製造方法に関する。
半導体基板上にポリシリコン膜からなる抵抗や電極を形
成する半導体装置の製造方法に関する。
〔従来の技術〕
第４図（ａ）〜（ｈ）は、Ｓｉ基板上にポリシリコンか
らなる抵抗を作製する方法を説明する断面図である。
らなる抵抗を作製する方法を説明する断面図である。
まず、同図（ａ）に示すように、Ｓｉ基板１上のＳｉＯ
□膜２の上にポリシリコン膜３を形成する。
□膜２の上にポリシリコン膜３を形成する。
次に、ポリシリコン膜３上に５ｉｓＮｎ ｌ１ｆｆ４を
形成した（同図（ｂ））後、この５ｉｓＮ４膜４をパタ
ーニングして、抵抗を形成する部分のＳｉＪ＜膜４のみ
を残す（同図（Ｃ））。
形成した（同図（ｂ））後、この５ｉｓＮ４膜４をパタ
ーニングして、抵抗を形成する部分のＳｉＪ＜膜４のみ
を残す（同図（Ｃ））。
続いて、同図（ｄ）に示すように、残存するＳｉ３Ｎ４
膜４をマスクとしてポリシリコン膜３を酸化してｓ＋ｏ
、Ｉ？！ｓを形成し、互いにｖ４接するポリシリコン膜
３ａ、３ｂ及び３ｃを電気的に分離する。
膜４をマスクとしてポリシリコン膜３を酸化してｓ＋ｏ
、Ｉ？！ｓを形成し、互いにｖ４接するポリシリコン膜
３ａ、３ｂ及び３ｃを電気的に分離する。
次に、同図（ｅ）に示すように、抵抗領域、ベース引出
し電極、その他の領域として残存するポリシリコン膜３
ｂ、３ｃ、３ａ中にボロンのイオン注入を行う。
し電極、その他の領域として残存するポリシリコン膜３
ｂ、３ｃ、３ａ中にボロンのイオン注入を行う。
続いて、同図（ｆ）に示すように、Ｓｉ、Ｎ、膜４を除
去してポリシリコンからなる抵抗やベース引出し電極の
作製が完了する。
去してポリシリコンからなる抵抗やベース引出し電極の
作製が完了する。
次に、同図（ｇ）に示すように、眉間絶縁膜７を形成し
た後、コンタクト用の開口部７ａを形成する。続いて、
ＡＩ膜８を堆積した後、レジスト膜９を形成する。次い
で、レジスト膜９をパターニングした後、ＡＩ配線８ａ
を形成するため、反応ガスによりＡｔ膜８を選択的にエ
ツチングする。
た後、コンタクト用の開口部７ａを形成する。続いて、
ＡＩ膜８を堆積した後、レジスト膜９を形成する。次い
で、レジスト膜９をパターニングした後、ＡＩ配線８ａ
を形成するため、反応ガスによりＡｔ膜８を選択的にエ
ツチングする。
その後、レジスト膜９を除去して半導体装置が完成する
（同図（ｈ））。
（同図（ｈ））。
ところで、ポリシリコン膜３を電気的に分離するための
選択酸化の際、第４図（ｆ）に示すように、酸化した部
分には元のポリシリコン膜３の膜厚に対してほぼ倍の膜
厚の５ｉｆｔ膜６が形成される。
選択酸化の際、第４図（ｆ）に示すように、酸化した部
分には元のポリシリコン膜３の膜厚に対してほぼ倍の膜
厚の５ｉｆｔ膜６が形成される。
このため、同図（ｇ）に示すように、後に、眉間絶縁膜
７を介して形成される配線としてのＡ！膜８をパターニ
ングする際、段差のためこの部分Ａのレジスト膜９は薄
くなり、この部分ＡのＡｌ１ｐＪ ８は反応ガスにおか
されてエツチングされてしまうことがある。その結果、
ＡＩ配線８ａの膜厚が薄くなって抵抗値が高くなったり
、最悪の場合断線してしまうという問題がある。
７を介して形成される配線としてのＡ！膜８をパターニ
ングする際、段差のためこの部分Ａのレジスト膜９は薄
くなり、この部分ＡのＡｌ１ｐＪ ８は反応ガスにおか
されてエツチングされてしまうことがある。その結果、
ＡＩ配線８ａの膜厚が薄くなって抵抗値が高くなったり
、最悪の場合断線してしまうという問題がある。
また、抵抗形成のため残したポリシリコン膜３ｂは選択
酸化によって５ｉＪ４膜４の端部から５ｔＪａ膜４の下
を横方向に酸化が進み、同図（ｄ）に示すように、ポリ
シリコン膜３ｂ上部ではポリシリコン膜３ｂの幅は初期
値と比較して大幅に減少している。このため、抵抗値が
大幅に変化するという問題がある。
酸化によって５ｉＪ４膜４の端部から５ｔＪａ膜４の下
を横方向に酸化が進み、同図（ｄ）に示すように、ポリ
シリコン膜３ｂ上部ではポリシリコン膜３ｂの幅は初期
値と比較して大幅に減少している。このため、抵抗値が
大幅に変化するという問題がある。
これを解決するため、最初に残すべきポリシリコン膜３
ｂの幅を大きくするとパターンの微細化ができないとい
う問題が起こる。
ｂの幅を大きくするとパターンの微細化ができないとい
う問題が起こる。
これらの問題を解決するため、ポリシリコン膜をエツチ
ングで除去することにより分離領域を形成すると、この
部分が凹状にへこみ段差が生じる。
ングで除去することにより分離領域を形成すると、この
部分が凹状にへこみ段差が生じる。
このため、上に形成されるＡｌ膜が薄くなったり、断線
したりするという問題がある。
したりするという問題がある。
本発明は、かかる従来の問題点に鑑みてなされたもので
あり、半導体基板表面の平坦化を維持し、かつポリシリ
コン膜からなる抵抗値のバラツキを低減し、パターンの
微細化をはかることができる半導体装置の製造方法を提
供することを目的とするものである。
あり、半導体基板表面の平坦化を維持し、かつポリシリ
コン膜からなる抵抗値のバラツキを低減し、パターンの
微細化をはかることができる半導体装置の製造方法を提
供することを目的とするものである。
上記課題は、第１に、第１図（ａ）〜（ｅ）の第１の発
明の半導体装置の製造方法の原理図に示すように、基板
１０上にポリシリコン膜１１を形成する工程と、前記ポ
リシリコン膜１１上に酸化阻止膜１２を形成する工程と
、前記酸化阻止膜１２をパターニングする工程と、前記
酸化阻止Ｗｉ１２ａ、１２ｂをマスクとして前記ポリシ
リコン膜１１を選択的に除去し、開口部１３を形成する
工程と、前記酸化阻止膜１２ａ、１２ｂを残したまま開
口部１３の側壁のポリシリコン膜１１ａ 、 １１ｂ
合成化し、前記開口部１３内をシリコン酸化膜１４で埋
める工程とを有することを特徴とする半導体装置の製造
方法によって解決され、 第２に、第２図（ａ）〜（ｆ）の第２の発明の半導体装
置の！！ｌ！遣方法の原理図に示すように、基板１０上
にポリシリコン膜１１を形成する工程と、前記ポリシリ
コンＩｔ！１１上に酸化阻止膜１２を形成する工程と、
前記酸化阻止膜１２をパターニングする工程と、前記酸
化阻止膜１２ｃ、１２ｄをマスクとして前記ポリシリコ
ン膜ＩＩを選択的に除去し、開口部１３を形成する工程
と、前記開口部１３の両側のポリシリコン膜１１ｃ 、
１１ｄのうち、一方のポリシリコン膜１１ｃ上の酸化
阻止膜１２ｃを除去する工程と、前記酸化阻止膜１２ｄ
をマスクとして前記基板１０上のポリシリコン膜１１ｃ
、 １１ｄを酸化し、少なくとも前記開口部１３内を
シリコン酸化膜１６で埋める工程とを有することを特徴
とする半導体装置の製造方法によって解決される。
明の半導体装置の製造方法の原理図に示すように、基板
１０上にポリシリコン膜１１を形成する工程と、前記ポ
リシリコン膜１１上に酸化阻止膜１２を形成する工程と
、前記酸化阻止膜１２をパターニングする工程と、前記
酸化阻止Ｗｉ１２ａ、１２ｂをマスクとして前記ポリシ
リコン膜１１を選択的に除去し、開口部１３を形成する
工程と、前記酸化阻止膜１２ａ、１２ｂを残したまま開
口部１３の側壁のポリシリコン膜１１ａ 、 １１ｂ
合成化し、前記開口部１３内をシリコン酸化膜１４で埋
める工程とを有することを特徴とする半導体装置の製造
方法によって解決され、 第２に、第２図（ａ）〜（ｆ）の第２の発明の半導体装
置の！！ｌ！遣方法の原理図に示すように、基板１０上
にポリシリコン膜１１を形成する工程と、前記ポリシリ
コンＩｔ！１１上に酸化阻止膜１２を形成する工程と、
前記酸化阻止膜１２をパターニングする工程と、前記酸
化阻止膜１２ｃ、１２ｄをマスクとして前記ポリシリコ
ン膜ＩＩを選択的に除去し、開口部１３を形成する工程
と、前記開口部１３の両側のポリシリコン膜１１ｃ 、
１１ｄのうち、一方のポリシリコン膜１１ｃ上の酸化
阻止膜１２ｃを除去する工程と、前記酸化阻止膜１２ｄ
をマスクとして前記基板１０上のポリシリコン膜１１ｃ
、 １１ｄを酸化し、少なくとも前記開口部１３内を
シリコン酸化膜１６で埋める工程とを有することを特徴
とする半導体装置の製造方法によって解決される。
第１の発明の半導体装置の製造方法によれば、酸化阻止
膜１２ａ、１２ｂをマスクとして絶縁分離すべき部分の
ポリシリコン膜を除去して開口部１３を形成した後、開
口部１３の側壁を酸化しているので、酸化は開口部１３
の側壁から側壁の面に対して平行に横方向に進む。
膜１２ａ、１２ｂをマスクとして絶縁分離すべき部分の
ポリシリコン膜を除去して開口部１３を形成した後、開
口部１３の側壁を酸化しているので、酸化は開口部１３
の側壁から側壁の面に対して平行に横方向に進む。
このため、酸化されずに残るポリシリコン膜１１ｃ 、
１１ｄは断面形状が矩形になるので、抵抗として用い
る場合、抵抗値の設計が容易に行え、かつ作製される抵
抗値のバラツキは小さいものとなる。
１１ｄは断面形状が矩形になるので、抵抗として用い
る場合、抵抗値の設計が容易に行え、かつ作製される抵
抗値のバラツキは小さいものとなる。
また、酸化は通常、元のポリシリコンの表面に対してポ
リシリコン内部の酸化膜厚とほぼ同じ膜厚の酸化膜がポ
リシリコンの外側に成長する。従って、開口部１３内に
形成される酸化膜は、側壁に露出しているポリシリコン
表面から開口部１３内部に向かって成長することになる
ので、このポリシリコン膜を開口部１３の幅の約半分に
相当する厚さ程度酸化すればよい。これにより、開口部
１３の幅を小さくすればするほど、酸化膜がポリシリコ
ンを侵食する幅を小さくすることができるので、微細化
に有利である。
リシリコン内部の酸化膜厚とほぼ同じ膜厚の酸化膜がポ
リシリコンの外側に成長する。従って、開口部１３内に
形成される酸化膜は、側壁に露出しているポリシリコン
表面から開口部１３内部に向かって成長することになる
ので、このポリシリコン膜を開口部１３の幅の約半分に
相当する厚さ程度酸化すればよい。これにより、開口部
１３の幅を小さくすればするほど、酸化膜がポリシリコ
ンを侵食する幅を小さくすることができるので、微細化
に有利である。
更に、もともと開口部１３はポリシリコン膜が除去され
ているので、この開口部１３に開口部１３の側壁から横
方向に形成されるシリコン酸化膜１４の膜厚はほぼ元の
ポリシリコン膜１１の膜厚程度になる。従って、従来の
場合と異なり、表面には開口部１３形成による凹状の段
差や選択的なシリコン酸化膜の形成による凸状の段差が
生じることはなく、平坦化が保たれる。
ているので、この開口部１３に開口部１３の側壁から横
方向に形成されるシリコン酸化膜１４の膜厚はほぼ元の
ポリシリコン膜１１の膜厚程度になる。従って、従来の
場合と異なり、表面には開口部１３形成による凹状の段
差や選択的なシリコン酸化膜の形成による凸状の段差が
生じることはなく、平坦化が保たれる。
また、第２の発明の半導体装置の製造方法は、抵抗や電
極を形成するために残すべきポリシリコン膜の間隔が比
較的離れている場合に有効である。
極を形成するために残すべきポリシリコン膜の間隔が比
較的離れている場合に有効である。
即ち、残すべきポリシリコン膜１１ｄと不図示の他の残
すべきポリシリコン膜との間に、残すべきポリシリコン
膜１１ｄと開口部１３で分離された別のポリシリコン膜
１１ｅを残す。そして、別のポリシリコン膜１１ｃ上の
酸化阻止膜１２ｃを除去して酸化することにより、開口
部１３は残すべきポリシリコン膜１１ｄ及び別のポリシ
リコン膜１１ｃの側壁に形成されるシリコン酸化膜１５
ｂによって埋まり、別のポリシリコン膜上も酸化膜１５
ａで被覆される。
すべきポリシリコン膜との間に、残すべきポリシリコン
膜１１ｄと開口部１３で分離された別のポリシリコン膜
１１ｅを残す。そして、別のポリシリコン膜１１ｃ上の
酸化阻止膜１２ｃを除去して酸化することにより、開口
部１３は残すべきポリシリコン膜１１ｄ及び別のポリシ
リコン膜１１ｃの側壁に形成されるシリコン酸化膜１５
ｂによって埋まり、別のポリシリコン膜上も酸化膜１５
ａで被覆される。
これにより、残すべきポリシリコン膜１１ｄとその他の
残すべきポリシリコン膜との間は絶縁分離されるととも
に、開口部１３部はほぼ元のポリシリコン膜１１の膜厚
と同程度の膜厚のシリコン酸化膜１５ａで埋められる。
残すべきポリシリコン膜との間は絶縁分離されるととも
に、開口部１３部はほぼ元のポリシリコン膜１１の膜厚
と同程度の膜厚のシリコン酸化膜１５ａで埋められる。
従って、表面は平坦に保たれる。
また、第１の発明の場合と同様に、残すべきポリシリコ
ン膜１１ｄの断面形状は矩形になるので、抵抗として用
いる場合、抵抗値の設計が容易に行え、かつ作製される
抵抗値のバラツキは小さいものとなる。
ン膜１１ｄの断面形状は矩形になるので、抵抗として用
いる場合、抵抗値の設計が容易に行え、かつ作製される
抵抗値のバラツキは小さいものとなる。
以下、本発明を図示の一実施例により具体的に説明する
。
。
第３図（ａ）〜（ｈ）は、第１及び第２の発明の製造方
法を半導体基板上にポリシリコン膜からなる抵抗と引出
し電極を形成する場合に適用した実施例を説明する断面
図である。
法を半導体基板上にポリシリコン膜からなる抵抗と引出
し電極を形成する場合に適用した実施例を説明する断面
図である。
同図（ａ）は、通常の工程で作成されたポリシリコン膜
形成前の半導体基板を示す断面図で、図中符号１６はｐ
型のＳｉ基板、１８はｎ°型の埋込層１７を介してｐ型
のＳｉ基板１６上に形成されたｎ−型のＳｉエピタキシ
ャル層、１９はＳｉエピタキシャル層１日の表面に選択
的に形成されたフィールド酸化膜、２０はフィールド酸
化膜１９によって挟まれ、後にベース領域及びエミッタ
領域が形成されるベース／エミッタ形成部、２１はコレ
クタ引出し領域２２が形成されたコレクタ形成部である
。
形成前の半導体基板を示す断面図で、図中符号１６はｐ
型のＳｉ基板、１８はｎ°型の埋込層１７を介してｐ型
のＳｉ基板１６上に形成されたｎ−型のＳｉエピタキシ
ャル層、１９はＳｉエピタキシャル層１日の表面に選択
的に形成されたフィールド酸化膜、２０はフィールド酸
化膜１９によって挟まれ、後にベース領域及びエミッタ
領域が形成されるベース／エミッタ形成部、２１はコレ
クタ引出し領域２２が形成されたコレクタ形成部である
。
このＳｉ基板１６上に、同図（ｂ）に示すように、まず
Ｓｉｇｎガスを用いた減圧ＣＶＤ法により、膜厚５００
０人のポリシリコン膜２３を形成する。
Ｓｉｇｎガスを用いた減圧ＣＶＤ法により、膜厚５００
０人のポリシリコン膜２３を形成する。
続いて、同図（Ｃ）に示すように、ジクロルシラン（Ｓ
ｉＨ２Ｃｌオ）ガスを用いた減圧ＣＶＤ法により、膜厚
１０００人のＳｉ＋Ｎａ膜２４を形成する。
ｉＨ２Ｃｌオ）ガスを用いた減圧ＣＶＤ法により、膜厚
１０００人のＳｉ＋Ｎａ膜２４を形成する。
その後、同図（ｄ）に示すように、不図示のパターニン
グされたレジスト膜をマスクとしてＣＦ。
グされたレジスト膜をマスクとしてＣＦ。
ガスを用いた反応性スパッタエツチング法により５ｉＪ
ａ膜２４を除去する。
ａ膜２４を除去する。
次に、同図（ｅ）に示すように、残存したＳｉＪ。
１！２４ａ、２４ｂ、２４ｃ、２４ｄをマスクとしてＣ
Ｆ、ガスを用いた反応性スパンタエッチング法によりポ
リシリコン膜２３を除去し、幅０．５μｍの開口部２５
ａ、２５ｂ、 ２５ｃ、 ２５ｄを形成する。
Ｆ、ガスを用いた反応性スパンタエッチング法によりポ
リシリコン膜２３を除去し、幅０．５μｍの開口部２５
ａ、２５ｂ、 ２５ｃ、 ２５ｄを形成する。
これにより、後にコレクタ引出し電極２３ｄ、ベース引
出し電極２３ｃ１幅２μｍの抵抗となる部分２３ｂ及び
分Ｈ’ｙＴＩ域となる部分２３ａに分離される。
出し電極２３ｃ１幅２μｍの抵抗となる部分２３ｂ及び
分Ｈ’ｙＴＩ域となる部分２３ａに分離される。
次いで、分Ｈｉｆｌ域となる部分のポリシリコン膜２３
ａ上の５ｉＪａ膜２４ａのみを除去する。
ａ上の５ｉＪａ膜２４ａのみを除去する。
続いて、同図（ｆ）に示すように、このＳｔ基板１６を
酸素雰囲気中で１０００°Ｃに加熱し、少なくとも開口
部２５ａ、２５ｂ、２５ｃ、２５ｄが５ｉＯ１膜で埋ま
る程度に、残存する５ｉｚＮ４膜２４ｂ、 ２４ｃ、
２４ｄをマスクとしてポリシリコン１１１２３ｄ、２３
ｃ、２３ｂ 、２３ａを酸化する。
酸素雰囲気中で１０００°Ｃに加熱し、少なくとも開口
部２５ａ、２５ｂ、２５ｃ、２５ｄが５ｉＯ１膜で埋ま
る程度に、残存する５ｉｚＮ４膜２４ｂ、 ２４ｃ、
２４ｄをマスクとしてポリシリコン１１１２３ｄ、２３
ｃ、２３ｂ 、２３ａを酸化する。
このとき、開口部２５ａ 、 ２５ｂ 、 ２５ｃ 、
２５ｄでは開口部２５ａ、２５ｂ、２５ｃ、２５ｄの
側壁の面に垂直な方向に酸化が進み、酸化された面は側
壁の面に平行になる。
２５ｄでは開口部２５ａ、２５ｂ、２５ｃ、２５ｄの
側壁の面に垂直な方向に酸化が進み、酸化された面は側
壁の面に平行になる。
また、酸化は通常、元のポリシリコンの表面に対してポ
リシリコン内部の酸化膜厚とほぼ同じＷｉ厚の酸化膜が
ポリシリコンの外側に成長する。従って、開口部２５ａ
、 ２５ｂ 、 ２５ｃ 、 ２５ｄ内に形成される
酸化膜は、側壁に露出しているポリシリコン表面から開
口部２５ａ、２５ｂ、２５ｃ、２５ｄ内部に向かって成
長することになるので、幅０．５ ｐｍの開口部２５ａ
、 ２５ｂ 、 ２５ｃ、２５ｄを埋めるためには、
側壁表面から横方向に少なくとも０．２５μｍのポリシ
リコン膜を酸化するだけでよい。
リシリコン内部の酸化膜厚とほぼ同じＷｉ厚の酸化膜が
ポリシリコンの外側に成長する。従って、開口部２５ａ
、 ２５ｂ 、 ２５ｃ 、 ２５ｄ内に形成される
酸化膜は、側壁に露出しているポリシリコン表面から開
口部２５ａ、２５ｂ、２５ｃ、２５ｄ内部に向かって成
長することになるので、幅０．５ ｐｍの開口部２５ａ
、 ２５ｂ 、 ２５ｃ、２５ｄを埋めるためには、
側壁表面から横方向に少なくとも０．２５μｍのポリシ
リコン膜を酸化するだけでよい。
このことは、開口部２５ａ、２５ｂ、２５ｃ、２５ｄの
幅を小さくすればするほど、５ＬＮａ膜２４ｂ、 ２４
ｃ、 ２４ｄ下のポリシリコン膜２３ｄ、 ２３ｃ、
２３ｂ、 ２３ａが酸化によって侵食される幅を小さく
することができ、微細化に有利であることを示している
。
幅を小さくすればするほど、５ＬＮａ膜２４ｂ、 ２４
ｃ、 ２４ｄ下のポリシリコン膜２３ｄ、 ２３ｃ、
２３ｂ、 ２３ａが酸化によって侵食される幅を小さく
することができ、微細化に有利であることを示している
。
更に、開口部２５ａ、２５ｂ、２５ｃ、２５ｄのＳｉｎ
。膜２６ｅ、２６ｂ、 ２６ｅ、 ２６ｄの膜厚は元の
ポリシリコン膜２３の膜厚約５０００人とほぼ等しくな
り、平坦度が大幅に向上している。
。膜２６ｅ、２６ｂ、 ２６ｅ、 ２６ｄの膜厚は元の
ポリシリコン膜２３の膜厚約５０００人とほぼ等しくな
り、平坦度が大幅に向上している。
また、分離領域となる部分のポリシリコン膜２３ａには
上面にもＳｉＯ□膜２６ａが形成されるが、元のポリシ
リコン膜２３ａの膜厚よりも約２５００人だけ厚くなっ
ているに過ぎない。これは従来の場合と比較して約２５
００人だけ薄くなっており、平坦度が改善されている。
上面にもＳｉＯ□膜２６ａが形成されるが、元のポリシ
リコン膜２３ａの膜厚よりも約２５００人だけ厚くなっ
ているに過ぎない。これは従来の場合と比較して約２５
００人だけ薄くなっており、平坦度が改善されている。
第１の手だ月の半４１嗜遂！の製造方５表を註ψ月する
原凋酬酌狛の第１図 第１の発鳴の半博元ト浸！のＷシ友を説用する原振曲預
在コ第１図 第 図 第２の発明の半導体装！の製造方シムを説用１３扉、列
■畔面図第２図 ↓↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ｆ＜ｏンイオン 硬粂副の半相！ｏ製、造方ン表１説明する断面図第４図 技＃倒０．４４休装置２Ｕ道方表を記例する断面虐第４
０
原凋酬酌狛の第１図 第１の発鳴の半博元ト浸！のＷシ友を説用する原振曲預
在コ第１図 第 図 第２の発明の半導体装！の製造方シムを説用１３扉、列
■畔面図第２図 ↓↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ｆ＜ｏンイオン 硬粂副の半相！ｏ製、造方ン表１説明する断面図第４図 技＃倒０．４４休装置２Ｕ道方表を記例する断面虐第４
０
Claims (2)
- （１）基板（１０）上にポリシリコン膜（１１）を形成
する工程と、 前記ポリシリコン膜（１１）上に酸化阻止膜（１２）を
形成する工程と、 前記酸化阻止膜（１２）をパターニングする工程と、 前記酸化阻止膜（１２ａ）、（１２ｂ）をマスクとして
前記ポリシリコン膜（１１）を選択的に除去し、開口部
（１３）を形成する工程と、 前記酸化阻止膜（１２ａ）、（１２ｂ）を残したまま開
口部（１３）の側壁のポリシリコン膜（１１ａ）（１１
ｂ）を酸化し、前記開口部（１３）内をシリコン酸化膜
（１４）で理める工程とを有することを特徴とする半導
体装置の製造方法。 - （２）基板（１０）上にポリシリコン膜（１１）を形成
する工程と、 前記ポリシリコン膜（１１）上に酸化阻止膜（１２）を
形成する工程と、 前記酸化阻止膜（１２）をパターニングする工程と、 前記酸化阻止膜（１２ｃ）（１２ｄ）をマスクとして前
記ポリシリコン膜（１１）を選択的に除去し、開口部（
１３）を形成する工程と、 前記開口部（１３）の両側のポリシリコン膜（１１ｃ）
、（１１ｄ）のうち、一方のポリシリコン膜（１１ｃ）
上の酸化阻止膜（１２ｃ）を除去する工程と、 前記酸化阻止膜（１２ｄ）をマスクとして前記基板（１
０）上のポリシリコン膜（１１ｃ）、（１１ｄ）を酸化
し、少なくとも前記開口部（１３）内をシリコン酸化膜
（１５）で埋める工程とを有することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18797789A JPH0350862A (ja) | 1989-07-19 | 1989-07-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18797789A JPH0350862A (ja) | 1989-07-19 | 1989-07-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0350862A true JPH0350862A (ja) | 1991-03-05 |
Family
ID=16215452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18797789A Pending JPH0350862A (ja) | 1989-07-19 | 1989-07-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0350862A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002223669A (ja) * | 2000-11-30 | 2002-08-13 | Daiwa Seiko Inc | 釣用疑似餌及びそれに用いられる錘体 |
-
1989
- 1989-07-19 JP JP18797789A patent/JPH0350862A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002223669A (ja) * | 2000-11-30 | 2002-08-13 | Daiwa Seiko Inc | 釣用疑似餌及びそれに用いられる錘体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940009759A (ko) | 반도체 장치의 필드 산화막 형성 방법 | |
| JPS62290146A (ja) | 半導体装置の製造方法 | |
| JPS62126637A (ja) | 開孔の形成方法 | |
| JPS61214446A (ja) | 半導体装置の製造方法 | |
| JPH06216120A (ja) | 集積回路の電気的分離構造の形成方法 | |
| US4885261A (en) | Method for isolating a semiconductor element | |
| JPH0350862A (ja) | 半導体装置の製造方法 | |
| JP4989817B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06326091A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JPS6358370B2 (ja) | ||
| JPS61119056A (ja) | 半導体装置の製造方法 | |
| JP2975496B2 (ja) | 素子分離構造の形成方法 | |
| JPS6231492B2 (ja) | ||
| JPH01179431A (ja) | 半導体装置の製造方法 | |
| JPH03153031A (ja) | 半導体装置の製造方法 | |
| JPH0422021B2 (ja) | ||
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPS63287024A (ja) | 半導体装置の製造方法 | |
| JP2874070B2 (ja) | 半導体装置の製造方法 | |
| JPS58157137A (ja) | 半導体装置の製造方法 | |
| JPS61174649A (ja) | 半導体装置 | |
| JPS62296537A (ja) | 選択酸化膜の製造方法 | |
| JPH01244636A (ja) | 半導体装置の製造方法 | |
| JPH05109881A (ja) | 半導体装置の製造方法 | |
| JPS63240042A (ja) | 半導体装置の製造方法 |