JPH03506088A - 行列乗算を行うためのプログラム可能なディジタル回路 - Google Patents
行列乗算を行うためのプログラム可能なディジタル回路Info
- Publication number
- JPH03506088A JPH03506088A JP2507571A JP50757190A JPH03506088A JP H03506088 A JPH03506088 A JP H03506088A JP 2507571 A JP2507571 A JP 2507571A JP 50757190 A JP50757190 A JP 50757190A JP H03506088 A JPH03506088 A JP H03506088A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- signal
- programmable
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5443—Sum of products
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
′−1乗 を′−゛ためのプログラム可2なディジ ルロ主所Ω背屡
発盟Ω公野
この発明はディジタル信号処理の分野に、且つ特に、カラービデオ信号処理に使
用される形式の係数行列による複数のディジタル信号の行列乗算に関係している
。
背員Ω技街
補正マトリックスは種種のカラービデオ応用において有用である。例えば、赤、
緑及び青のビデオ信号をY(輝度)及び■、Q(クロミナンス)信号に変換する
ために変換マトリックスが使用される。使用されている特定の表示装置の蛍光物
質組の色度に対するビデオカメラのスペクトル感度を補正するためにカラー補正
マトリックスが使用される。別の用途はフィルム−ビデオ変換についての過程で
あって、これにおいてはカラー補正マトリンクスがフィルム走査信号について動
作してビデオ表示に対するフィルム測定を補正する。
マトリックスを一つ又はユニの集積回路で実現することは空間及び効率の理由の
ために望ましい。通常の方策は乗算器、例えば九つの乗算器の配列を用いて3×
3マトリツクスを実現することである。これは(集積回路において)非常に多量
の回路面積を使用する。乗算器はROM(固定記憶装置)探索表で置き換えられ
ることができる。これもやはりあまりにも多量の面積を必要とする。別の方策は
簡単な移動演算によって行列(マトリックス)係数を近位するが、これは1/3
21/16.1/8.1/4.1/2.12などのような「二進」行列係数級数
を与えるレジスタ間の「配線式」右(又は左)送り接続によってディジタル的に
実現されることができる。そのような良(ない係数確度は選択された係数を加え
合わせることによって改善され得るが、これは多くの加算器及び多くのシフトを
必要とする。
やはり又、あまりにも多量の面積が必要とされる。
米国特許第4507676号には、各係数を二つの部分、すなわち二進値部分及
び残り部分に分割する妥協解決策が開示されている。二進値部分は「配線式」右
送りによって実現され且つ残り部分はROM探索表によって実現される。そのよ
うな方策は付加的な確度を与えるが、ROM探索表を全く除去することが望まし
いであろう。更に、ビデオマトリックスに対する異種の応用を考慮して、最小限
の設計変更で種種の応用に対して使用され得る万能マトリックスチップを持つこ
とは大いに望ましいであろう。
発皿Ω要約
この発明は、確度の増大及びマトリックス実現の容易さのために縦続接続に向い
ている簡単な面積節約形態においてシフト及び演算関数をマスクプログラムする
ことによって従来の技術から外れている。この取組み方の基礎は、二つの「配線
式」シフト入力を加算又はMXすることによって、非常に少量の回路構成により
所望の行列係数の大部分を得ることが可能であるという理解である。例えば、二
つの入力ディジタル信号はプログラム可能なビットシフトに従ってプログラムに
可能な2のべきによって別別に乗算又は除去されて、第1及び第2の中間信号を
与える。これらの中間信号は次にプログラム可能な演算関数、例えば加算又は減
算、に従って算術的に組み合わされて積信号を与える。演算関数を選択し且つシ
フトのビット長を規定することによって、乗算係数、又はそれの成分が確立され
る。
このプログラム可能な回路は、マトリックス出力信号を与える一つの回路を除い
たすべてのものに対して一つの回路の出力が別の回路の入力になるように複数の
同様の回路が縦続接続されている「積み木」になっている。そのような方法で、
各係数の確度を改善することができ、且つマトリックスの少なくとも一つのチャ
ネル(行)を実現することができる。複数の信号チャネルの全域で幾つかの縦続
接続のチェーンを並列に駆動することによって多行マトリックスが得られる。
区夏■簡単在説朋
この発明は図面に関連して説明されるが、この図面中、図1は色補正を行うため
の多チヤネルビデオマトリックス回路の構成図であり、図2は図1に示された赤
チャネルにおけるプログラム可能なマトリックスの詳細図であり、又
図3は図2に示されたプログラム可能な回路ブロックの一つを図示している。
のラ な−日
まず図1に言及すると、行列(マトリックス)係数が特定の蛍光体表示装置の色
度に対するビデオカメラのスペクトル感度を補正する典型的なビデオマトリック
ス応用装置が示されている。マトリックスは図示されたように別別の赤、緑及び
青のチャネルにおいて実現されている。ビデオカメラ(図示されていない)がら
の−組の入力信号P’ i、G’ i、及びB′ iは別別のROM (固定記
憶語り探索表10.12及び14に加えられ、そしてこれらは入力信号を入力数
学空間から線形数学空間に変換する。採択実施例は対数的入力信号について使用
されているので、表10.12及び14はそれぞれの入力対数信号を一組の線形
信号R1、Gi、及びBiに変換する。色補正マトリックスはプログラム可能な
赤チャネルマトリックス16、プログラム可能な緑チャネルマトリックス18、
及びプログラム可能な青チャネルマトリックス20によって別別のチャネルにつ
いて行ごとに実現される。線形信号Ri、Gi及びBiは係数aijの配列によ
る乗算のためにマトリックス16.18及び20のそれぞれに加えられる。色補
正マトリックス演算は方程式(1)に示されている。
Ro an act air RiGo = act a
tz a3!Gt (1)Bo an3 ats
a3s Biここで、Ro、、Go及びBoはそれぞれのマトリックス回路
16.18及び20から出力された信号である。
係数aijは、テレビジョン表示装置に使用された蛍光物質の色濃合物関数並び
に光学系及びセンサを含むビデオカメラからの三つのカラー信号のスペクトル感
度に依存している。係数は正又は負であることができる。一般に、負の対角外れ
係数は画像の色彩度を増大する。所与の行の係数の和を1に等しく保つことが通
常望ましいので、対角係数は負の対角外れ係数を相殺するために1より大きくさ
れる。この実施例においては、係数は色表現及び色彩度の改善のために方程式(
2)に示されたように選択される。
Ro 13/8 −1/4 −3/8 RiGo −−1/
16 21/16 −1/4 Gi (2)Bo
−1/32 −1/2 49/32 Biここで、係数aiJはS
MPTE r CJ蛍光体表示装置、すなわち、映画テレビジョン技術者協会
(Soctetyof Mot、ion Picture and T
e1evision Engineers)によって確立された蛍光体特性、
に関して色補正のために選択されている。
各マトリックス16.18及び20は行列乗算のそれぞれの行を実施する。この
理由のために、すべての信号Ri、Gi及びBiは各マトリックス16.18及
び20に加えられる。行列演算は、(赤チャネルに対して)図2に示されたよう
にパイプライン方式及び並列方式と共に束縛シフト及び加!、4算演算を使用す
る。このアーキテクチャは乗算器の使用を回避する。係数は+/−1/32と+
/−2との間で離散的(必ずしも等しくはない)増分においてメタルマスクプロ
グラム可能である。このプログラム可能なことはマトリックス回路が単一のマス
クを変えることによって種種のイメ・−ジセンサ・スペクトル感度について又は
種種の形式の表示装置について使用されることを可能にする。マトリックス出力
信号Ro、Go及びBoは次にそれぞれの線形−ガンマROM探索表22.24
及び26においてガンマ補正されるが、これらの探索表は入力における信号電圧
とシステムの出力における光値との間の非線形コントラスト関係を調整するため
に適当な曲線形状変換を与える。ガンマ補正された出力信号P’o 、G’o
、 B’ oはビデオ表示装置(図示されていない)に適当に接続されている。
図1においては、全マトリックスが三つの1×3マトリツクスチヤネルにおいて
実現されて示されている。今度は図2に言及すると、]×3赤マトリンクスチャ
ぶルが更に詳細に示されている。赤マトリックスチャぶル(並びに緑及び青のマ
トリックスチャネル)はメタルマスクプログラム可能なシフト/加:[/M算デ
ィジタルブロックを含んでおり、この各ブロックは基本的には同しであって参照
文字30で同定されている。各ディジタルブロック30には、各レジスタがプロ
グラムされたシフトを除いては基本的に同しである。マスクプログラム可能な入
力シフトを持った二つのレジスタ32と、マスクプログラム可能な演算装置34
とがある。レジスタ32は図示のような除算、すなわち、1/2に対しては1ビ
ツト、1/4に対し7ては2ビツト、1/8に対しては3ビツトなどのシフト、
を与えるようにマスクプログラムされている。演算装置34にはデータ人力a及
びbがあって1.入力すはそれの制御入力a/Sのマスクプログラミングによっ
て否定されることができる。
図2に示されたように、ディジタルブロック30は縦続接続されており、これに
より最後のディジタルブロック30を除いて一つのものの出力が別のものの入力
になっており、最後のものはマトリックス出力信号Ro、(すなわち、Ro =
13/8Ri −/4 G i −3/8B i )を与える。更に、対角係
数all(方程式(1))は二つのブロック30a及び30bの縦続接続構成3
6によって計算されることが示されている。構成36によれば、赤火力信号Ri
は上流のディジタルブロック30aの両入力と次の下流のブロック30bの一つ
の入力とに導かれる。これは1より大きい係数を与えるのに有効である。緑及び
青チャネルマトリックスは図2に示されたものと同しアーキテクチャで実現され
るが、但し縦続接続構成36は赤火力信号Riに対する代わりにそれぞれ緑又は
貴人力信号Chi又はBiに対して準備されている。シフト及び演算機能はもち
ろん所望の係数を得るために必要に応して変更される。
図3はディジタルブロック30の一つを更に詳細に示している。入カビット解像
度mおよび出カビノド解像度nはブロック30が圓2に示されたようにマトリッ
クスチャネルにおける入力、中間又は出力ブロックのいずれであるかに依存し2
ている。例えば、入力R1、Gi及びBiに接続されたブロック30はn−10
人カビ/ト及びm=12出カビノドを持っている。図3はブロック30の内部構
成、及びマトリックス係数r7/32Jがマスクプログラムされる方法を示して
いる。
レジスタ32は「配線式」入力40a及び40bとして同定されたマスクプログ
ラム可能な入力配列を備えている。単純なメタル(金属)マスクレベル変更によ
って、プログラム可能な2のべきによる乗算又は除算、ある数(n)の左シフト
に対しては2″による乗算又はある数(n、)の右シフトに対してば1/2′に
よる除算、が与えられる。
演算装置34には加算器42、及びnの排他的NORゲートの配列44があって
、これらは−緒に2の補数加算器を形成している。加算器42はnビ、1・の一
つの入力aが「a」レジスタ32の出力に接続され且つnビットの第2人力すが
NORゲートの配列44に接続されており、これは次に「b」レジスタ32の出
力に接続されている。NORゲートの配列44及び加算器42は符号発生器46
から否定入力ADD/SUB (図2の「a/s」)を受ける。「7/32Jの
マスクプログラミングのためには、入力40aが単純なメタルマスクレベル変更
により右に2場所シフトしてrX 1/4Jを実現するように[配線jされ且つ
入力40bが右に5場所シフトしてrx 1/32 Jを実現するように「配線
」される。このようにシフトにおいてバイパスされた最上位ピノl−(MSB)
はディジタル「ゼロ」を「配線コすることによってゼロにセントされる。符号発
生器46は否定(「×−1/32 Jを与える)を実現するためにディジタル「
1」(νcc)に「配線」される。これは、ADD/SUB線=1を設定し、従
って排他的NORゲーI・の配列44は入力すの信号を反転させ且つ加算器42
の加算器けた上げ入力は1にセットされて、適当な2の補数減算が与えられる。
反対の場合には、符号発生器46がディジタル「0」に「配線コされると、A、
DD/SUB線−0となり、加算器lS2は加算を行う(r9/32Jを与える
)。別の方法として、ディジタル回路設計の技術に通じた者には周知のように、
A、DD/SUB制御線が反転させられたならば排他的NORゲートの配列44
の代わりに排他的ORゲートの配列を使用することができるであろう。
図1〜3はプログラム可能なディジタル回路がビデオカメラ使用の際の色補正の
ためにマスクプログラムされる方法を示している。プログラム可能なディジタル
回路は又、赤、緑及び青のビデオ信号をY(輝度)及びi、Q(クロミナンス)
信号−・変換するための変換マトリックスとしてマスクプログラムされることが
できるであろう。入力探索表10.12及び14はガンマ補正のためにマスクプ
ログラムされ、又出力探索表22.24及び26は単位、又は「直線」、曲線変
換のためにプログラムされるであろう。そのような変換のための適当な行列係数
の選択はこの技術についての通常の技能の範囲内に十分にある。別の応用は、例
えばテレビ映画のためのフィルム−ビデオ変換においてであろう。この場合には
、原始情景から記録された赤、緑及び青、すなわち画像に形成された実際の色素
量、を決定するためにフィルムシステムのほぼ対数の特性曲線により赤、緑及び
青のビデオ信号が写像されているので、対数マスキングが必要とされる。入力探
索表No、12及び14は「直線」曲線変換のためにマスクプログラムされ、従
って入力信号Ri、Gi及びB】を対数空間に保つであろう。対数的に量子化さ
れた信号は次に、ビデオ表示のためのフィルム測色を適当に補正するためにマス
クプログラムされた3×3色補正マトリックスでマI・リソクス化される。適当
な係数の配列は技術上周知であり、従ってここでは説明されない。出力探索表は
その場合対数信号をガンマ補正された信号へ変換するようにマスクプログラムさ
れるであろう。
別の応用は瞬間的に利用可能なビデオ画像の色及び色調階級から所望の非ビデオ
出力媒体に整合する色及び色調階級・\の入力信号の変換においてである。例え
ば、画像がフィルムとビデオカメラとに同時に捕獲される装置においては、ビデ
オ画像の色及び色調階級は最後に写真プリントの怒じに整合するべきである。線
形信号R1、Gj及びBiはフィルムからのプリントの色再現に表示色が類似す
るようにカメラのスペクトルに感度を農もよく補正するためにマスクプログラム
された3×3色補正マトリックスによって乗算される。所要の変換についての知
識から適当な組みの係数を選択又は推定することができるが、そのような知識は
この技術における通常の教示事項の範囲内にある。出力ROM探索表22.24
及び26は線形空間から出力媒体(例えば、感光紙)の曲線形状に整合した「ガ
ンマ補正された」空間に変換し、従ってビデオ表示色調階級がプリント色調階級
に整合するようにマスクプログラムされる。
この発明は特に現在採択された実施例に関して詳細に説明されたが、この発明の
精神及び範囲内において種種の変形及び変更がもたらされ得ることは理解される
であろう。
/ jニー11 22FIG、1
砧
吟1a:1
FIG、3
国際調査報告
国際調査報告
Claims (23)
- 1.入力ディジタル信号及び乗算係数の積を得るためのプログラム可能なディジ タル回路であって、 前記の入力ディジタル信号をプログラム可能な2のべきで乗算又は除算するため の第1シフト装置であって、入力ディジタル信号を第1ビット長を超えてビット シフトすることによって第1中間信号を発生する前記の第1シフト装置、前記の 入力ディジタル信号をプログラム可能な2のべきで乗算又は除算するための第2 シフト装置であって、入力ディジタル信号を第2ビット長を超えてピットシフト することによって第2中間信号を発生する前記の第2シフト装置、前記の第1及 び第2中間信号をプログラム可能な演算関数に従って組み合わせて積信号を与え るための演算装置、並びに前記の演算関数を選択し且つ前記の第1及び第2ビッ ト長を規定してこれにより乗算係数を確立するためのプログラム可能な装置、を 備えている前記の回路。
- 2.前記の第1及び第2のシフト装置の少なくとも一つが変更可能なマスクレベ ル入力接続を備えたレジスタを含んでいる、請求項1に記載の回路。
- 3.前記の演算装置が、前記の第1及び第2中間信号をそれの別別の入力におい て受けるように構成された加算器を備えている、請求項1に記載の回路。
- 4.前記の演算装置が、前記の第1及び第2中間信号の一つを否定するための装 置を備えている、請求項3に記載の回路。
- 5.前記の否定装置が、前記のシフト装置の一つと前記の加算器への入力の一つ との間の信号路に挿入された排他的NORゲートであってこれへの符号ビット入 力の状態に従って活動化される前記のNORゲートからなっている、請求項4に 記載の回路。
- 6.符号ビットが、二つの符号電位のどちらかへの変更可能なマスクレベルに接 続部を備えた符号発生器によって与えられる、請求項5に記載の回路。
- 7.前記のプログラム可能な装置が、前記の変更可能なマスクレベル入力接続部 を規定するメタルマスクレベル接続部を含んでいる、請求項2に記載の回路。
- 8.前記のプログラム可能な装置が、前記の可能な符号のどちらかへのメタルマ スクレベル接続部を含んでいる、請求項6に記載の回路。
- 9.前記の積信号が行列係数又はこれの成分を表している行列乗算における使用 のための請求項1に記載の回路。
- 10.複数の入力信号を行列係数の配列によりディジタル的に乗算して複数の出 力信号を得るためのマトリックス回路であって、各信号処理チャネルがプログラ ム可能な乗算器回路の縦続接続構成により前記の複数の入力について動作する、 複数の信号処理チャネルを備えており、各乗算器回路が、 前記のディジタル入力をビットシフトすることによって前記のディジタル入力を プログラム可能な2のべきで乗算又は除算して第1中間信号を得るための第1シ フト装置、 前記のディジタル入力をピットシフトすることによって前記のディジタル入力を プログラム可能な2のべきで乗算又は除算して第2中間信号を得るための第2シ フト装置、 前記の第1及び第2中間信号をプログラム可能な演算関数に従って組み合わせる ための演算装置、並びに 前記の演算関数を選択し且つ前記の第1及び第2ビットシフトを規定するための プログラム可能な装置、を備えており、各チャネルにおける乗算器回路が、その 出力信号を発生する一つの乗算器回路を除くすべての回路に対して一つの回路の 出力が別の回路の入力になるように縦続接続されており、この縦続接続が前記の プログラム可能な装置との組合せにおいて動作して行列係数の配列を確立するよ うになっている、前記のマトリックス回路。
- 11.前記の第1及び第2シフト装置が、変更可能なマスクレベル入力接続部を 持ったそれぞれのレジスタを備えている、請求項10に記載の回路。
- 12.前記の演算装置が、前記の第1及び第2中間信号を別別の入力において受 けるように構成された加算器を含んでいる、請求項10に記載の回路。
- 13.前記の演算装置が、前記の第1及び第2中間信号の一つを否定するための 装置を含んでいる、請求項12に記載の回路。
- 14.前記の否定装置が、前記のシフト装置の一つと前記の加算器への入力の一 つとの間の信号路に挿入された排他的NORゲートであってこれへの符号ビット 入力の状態に従って活動化される前記のNORゲートからなっている、請求項1 3に記載の回路。
- 15.符号ピットが符号発生器によって与えられる、請求項14に記載の回路。
- 16.前記のプログラム可能な装置が、前記のレジスタヘの前記の変更可能なマ スクレベル入力接続部を規定するためのメタルマスクレベル接続を含んでいる、 請求項11に記載の回路。
- 17.前記のプログラム可能な装置が、前記の符号発生器に二つの信号電位のど ちらかを与えるメタルマスクレベル接続部を含んでいる、請求項15に記載の回 路。
- 18.入力信号を入力数学空間から行列乗算に適した処理空間に変換するための 入力探索表記憶装置を更に備えている、請求項10に記載の回路。
- 19.入力信号の色調階級を変更するための出力探索表記憶装置を更に備えてい る、請求項18に記載の回路。
- 20.前記の入力及び出力探索表記憶装置の少なくとも一つか種種の応用に対し てプログラム可能である、請求項19に記載の回路。
- 21.行列係数が色補正をもたらす、請求項10に記載の回路。
- 22.行列係数がカラー信号の輝度及びクロミナンス信号への変換をもたらす、 請求項10に記載の回路。
- 23.行列係数及び探索表記憶装置が入力信号のビデオ画像の色及び色調階級か ら非ビデオ出力媒体に整合する色及び色調階級への変換をもたらす、請求項20 に記載の回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US346,861 | 1989-05-03 | ||
US07/346,861 US5001663A (en) | 1989-05-03 | 1989-05-03 | Programmable digital circuit for performing a matrix multiplication |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03506088A true JPH03506088A (ja) | 1991-12-26 |
Family
ID=23361330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2507571A Pending JPH03506088A (ja) | 1989-05-03 | 1990-05-03 | 行列乗算を行うためのプログラム可能なディジタル回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5001663A (ja) |
EP (1) | EP0424506B1 (ja) |
JP (1) | JPH03506088A (ja) |
DE (1) | DE69021164T2 (ja) |
WO (1) | WO1990013866A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05224891A (ja) * | 1992-02-14 | 1993-09-03 | Sanyo Electric Co Ltd | 演算回路 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04102170A (ja) * | 1990-08-21 | 1992-04-03 | Fujitsu Ltd | マトリクス演算装置,マトリクスク演算方法及びその応用装置 |
US5285271A (en) * | 1991-05-14 | 1994-02-08 | Hewlett-Packard Company | Digital color matrixing circuit |
EP0557204A3 (en) * | 1992-02-21 | 1995-10-18 | Sony Corp | Discrete cosine transform apparatus and inverse discrete cosine transform apparatus |
US5374956A (en) * | 1992-05-29 | 1994-12-20 | Eastman Kodak Company | Electronic imaging apparatus with dithered color filter array |
KR940004467A (ko) * | 1992-08-26 | 1994-03-15 | 오오가 노리오 | 이산코사인 변환장치 및 그 역변환장치 |
US5311459A (en) * | 1992-09-17 | 1994-05-10 | Eastman Kodak Company | Selectively configurable integrated circuit device for performing multiple digital signal processing functions |
JPH06103301A (ja) * | 1992-09-17 | 1994-04-15 | Sony Corp | 8x8離散コサイン変換回路および8x8離散コサイン逆変換回路 |
JPH06149862A (ja) * | 1992-11-13 | 1994-05-31 | Sony Corp | 行列データ乗算方法及び行列データ乗算装置 |
US6006246A (en) * | 1992-11-13 | 1999-12-21 | Sony Corporation | Method of and apparatus for multiplying matrix data |
US5402369A (en) * | 1993-07-06 | 1995-03-28 | The 3Do Company | Method and apparatus for digital multiplication based on sums and differences of finite sets of powers of two |
US5971852A (en) * | 1994-06-20 | 1999-10-26 | Kabushiki Kaisha Sega Enterprises | Image processing method and apparatus |
US6749509B1 (en) * | 1994-06-20 | 2004-06-15 | Sega Corporation | Image processing method and apparatus |
US5553264A (en) * | 1994-06-24 | 1996-09-03 | Digital Equipment Corporation | Method and apparatus for efficient cache refilling by the use of forced cache misses |
JP3577134B2 (ja) * | 1995-05-29 | 2004-10-13 | シャープ株式会社 | データ処理装置 |
US5668596A (en) * | 1996-02-29 | 1997-09-16 | Eastman Kodak Company | Digital imaging device optimized for color performance |
KR100277829B1 (ko) | 1998-10-15 | 2001-01-15 | 정선종 | 칼라 스캐너의 미태머리즘을 최소화하기 위한 칼라 보정 장치및 그 방법 |
US6864915B1 (en) * | 2000-10-27 | 2005-03-08 | Eastman Kodak Company | Method and apparatus for production of an image captured by an electronic motion camera/sensor that emulates the attributes/exposure content produced by a motion camera film system |
EP1220087A1 (de) * | 2000-12-28 | 2002-07-03 | Siemens Aktiengesellschaft | Schaltungsanordnung zum Ausführen einer Multiplikation und/oder einer Filteroperation, mit konstanten ganzzahligen Werten |
JP2003198860A (ja) * | 2001-10-18 | 2003-07-11 | Seiko Epson Corp | 色変換方法、色変換装置、色変換行列生成方法および色変換行列生成プログラム |
DE10242037A1 (de) * | 2002-09-11 | 2004-03-25 | Bts Media Solutions Gmbh | Anordnung zur Korrektur von Farbvideosignalen |
FR2895105A1 (fr) * | 2005-12-20 | 2007-06-22 | St Microelectronics Sa | Procede pour diviser un nombre par une fraction ayant au numerateur un nombre en forme de puissance de 2 |
US9384168B2 (en) | 2013-06-11 | 2016-07-05 | Analog Devices Global | Vector matrix product accelerator for microprocessor integration |
US20160034421A1 (en) * | 2014-08-01 | 2016-02-04 | Infineon Technologies Ag | Digital pre-distortion and post-distortion based on segmentwise piecewise polynomial approximation |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US602362A (en) | 1898-04-12 | rowbotham | ||
US741524A (en) | 1903-04-18 | 1903-10-13 | David P Miller | Panel-work or wainscoting. |
US4118785A (en) * | 1973-10-08 | 1978-10-03 | Nippon Telegraph And Telephone Public Corporation | Method and apparatus for digital attenuation by pattern shifting |
US3919535A (en) * | 1974-08-21 | 1975-11-11 | Singer Co | Multiple addend adder and multiplier |
US4041296A (en) * | 1975-12-03 | 1977-08-09 | International Business Machines Incorp. | High-speed digital multiply-by-device |
US4455611A (en) * | 1981-05-11 | 1984-06-19 | Rca Corporation | Multiplier for multiplying n-bit number by quotient of an integer divided by an integer power of two |
DE3267571D1 (en) * | 1982-07-03 | 1986-01-02 | Itt Ind Gmbh Deutsche | Integrated colour matrix circuit for colour television receivers |
US4507676A (en) * | 1982-10-28 | 1985-03-26 | Rca Corporation | Digital matrixing system |
US4589019A (en) * | 1983-04-22 | 1986-05-13 | Rca Corporation | Digital adder including counter coupled to individual bits of the input |
NL8501956A (nl) * | 1985-07-09 | 1987-02-02 | Philips Nv | Beeldherstelschakeling. |
US5545014A (en) | 1993-08-30 | 1996-08-13 | Coltec Industries Inc. | Variable displacement vane pump, component parts and method |
-
1989
- 1989-05-03 US US07/346,861 patent/US5001663A/en not_active Expired - Lifetime
-
1990
- 1990-05-03 WO PCT/US1990/002465 patent/WO1990013866A1/en active IP Right Grant
- 1990-05-03 DE DE69021164T patent/DE69021164T2/de not_active Expired - Fee Related
- 1990-05-03 JP JP2507571A patent/JPH03506088A/ja active Pending
- 1990-05-03 EP EP90907539A patent/EP0424506B1/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05224891A (ja) * | 1992-02-14 | 1993-09-03 | Sanyo Electric Co Ltd | 演算回路 |
Also Published As
Publication number | Publication date |
---|---|
EP0424506B1 (en) | 1995-07-26 |
WO1990013866A1 (en) | 1990-11-15 |
DE69021164T2 (de) | 1996-04-11 |
DE69021164D1 (de) | 1995-08-31 |
US5001663A (en) | 1991-03-19 |
EP0424506A1 (en) | 1991-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03506088A (ja) | 行列乗算を行うためのプログラム可能なディジタル回路 | |
US9483848B2 (en) | Image processing apparatus having a plurality of image processing blocks that are capable of real-time processing of an image signal | |
US4675725A (en) | Image superimposing system | |
JPH03503951A (ja) | 多色イメージセンサからの全解像度カラー信号を発生するための実時間ディジタル処理装置 | |
JPH05260500A (ja) | デジタルカラー補正方式 | |
EP0088583B1 (en) | Image processing apparatus | |
KR880012084A (ko) | 애퍼튜어 보정회로 | |
KR100553950B1 (ko) | 색보정 회로 및 그것을 구비한 화상 표시 장치 | |
JPH077737A (ja) | 固体撮像素子を用いた単板カラーカメラの色信号処理回路 | |
GB2149538A (en) | Digital multiplier | |
JPH11167094A (ja) | カラーlcd駆動装置 | |
JPS61295721A (ja) | デイジタル−アナログ変換回路 | |
KR20060087588A (ko) | 다수의 원색 컬러 디스플레이 시스템을 위한 입력 신호를디코딩하기 위한 범용 컬러 디코더와 방법 | |
US5109273A (en) | Signal processing circuit for performing a pipelined matrix multiplication upon signals from several linear sensors | |
US5398077A (en) | Method for adjusting the luminance of a color signal | |
US4527191A (en) | Digital signal processing circuit | |
JPH06121160A (ja) | 色補正回路 | |
EP0588522A2 (en) | Alpha blending circuit used in image composition | |
JPS6180464A (ja) | 濃淡画像演算器 | |
JP3655935B2 (ja) | ビデオ信号フィルム状圧縮方式 | |
US6970208B1 (en) | Block move engine with gamma and color conversions | |
JP3876067B2 (ja) | データの信号路接続方法および信号路接続器 | |
JPH05103335A (ja) | 色補正方法及び装置 | |
JPS60148278A (ja) | マスキング演算装置 | |
JP4425484B2 (ja) | 映像信号処理装置 |