JP3876067B2 - データの信号路接続方法および信号路接続器 - Google Patents
データの信号路接続方法および信号路接続器 Download PDFInfo
- Publication number
- JP3876067B2 JP3876067B2 JP09269198A JP9269198A JP3876067B2 JP 3876067 B2 JP3876067 B2 JP 3876067B2 JP 09269198 A JP09269198 A JP 09269198A JP 9269198 A JP9269198 A JP 9269198A JP 3876067 B2 JP3876067 B2 JP 3876067B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- bit
- path
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Studio Circuits (AREA)
- Communication Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、データの信号路接続方法および信号路接続器に関する。
【０００２】
【従来の技術】
例えば、ディジタルＲＧＢ信号を画像表示器に並列に入力して画像を表示させる場合に、ディジタルＲＧＢ信号のビット数（信号出力路数）ｎに対して画像表示器側の信号入力路数Ｍの方が大で、しかも、Ｍがｎの整数倍のときがある。
【０００３】
このような場合、従来では、図６、図８に示すような接続方法が用いられていた。なお、図６、図８は、データのビット数（信号出力路数）が３、画像表示器等の信号入力路数が６の場合の接続例である。
【０００４】
図６の接続方法は、第１ビット目の信号出力路Ｏ0 を第１、第２ビット目の信号入力路Ｉ0 、Ｉ1 に接続し、第２ビット目の信号出力路Ｏ1 を第３、第４ビット目の信号入力路Ｉ2 、Ｉ3 に接続し、第３ビット目の信号出力路Ｏ2 を第５、第６ビット目の信号入力路Ｉ4 、Ｉ5 に接続するものである。
【０００５】
このような接続を行なった場合、信号出力路のデータｄ（＝ｂ2 、ｂ1 、ｂ0 ）と信号入力路のデータＤ（＝Ｂ5 、Ｂ4 、Ｂ3 、Ｂ2 、Ｂ1 、Ｂ0 ）との関係は、図７に示すようになる。
【０００６】
図８の接続方法は、第１ビット目の信号出力路Ｏ0 を第４ビット目の信号入力路Ｉ3 に接続し、第２ビット目の信号出力路Ｏ1 を第５ビット目の信号入力路Ｉ4 に接続し、第３ビット目の信号出力路Ｏ2 を第６ビット目の信号入力路Ｉ5 に接続し、１〜３ビット目までの信号入力路Ｉ0 〜Ｉ2 には、任意（例えば０）の固定データＤ0 を入力するものである。
【０００７】
このような接続を行なった場合、信号出力路のデータｄ（＝ｂ2 、ｂ1 、ｂ0 ）と信号入力路のデータＤ（＝Ｂ5 、Ｂ4 、Ｂ3 、Ｂ2 、Ｂ1 、Ｂ0 ）との関係は、図９に示すようになる。
【０００８】
これらの２つの接続方法は、いずれも信号出力路のデータと信号入力路のデータとが１対１の関係があり、且つ、信号出力路のデータの大小関係と信号入力路のデータの大小関係とが一致しているため、信号出力路の３ビットデータに対応した６ビットデータを画像表示器等に入力することができる。
【０００９】
【発明が解決しようとする課題】
しかしながら、図６に示した接続方法では、信号出力路のデータに対して信号入力路のデータが非直線的に変化するため、画像表示の場合、元のデータと異なる色調や階調で画像が表示されてしまう。
【００１０】
これに対し図８に示した接続方法では、信号出力路のデータに対して信号入力路のデータが直線的に変化するが、信号入力路の下位側の３ビットが固定されているため、データの変化幅が信号入力路数に対応した幅より狭くなってしまい、画像表示の場合、元のデータと比べて色の濃淡差や明暗差が不明瞭となる。
【００１１】
この問題を解決するために、例えばディジタル乗算器やデコーダ等を用いて信号出力路のデータを整数倍のデータに変換して、ｎ・ｋビットの信号入力路へ入力することも考えられるが、これではディジタル乗算器やデコーダのコストがかかってしまい、コスト高を招いてしまう。
【００１２】
本発明は、これらの問題を解決したデータの信号路接続方法および信号路接続器を提供することを目的としている。
【００１３】
【課題を解決するための手段】
前記目的を達成するために、本発明のデータの信号路接続続方法は、
ｎビット（ｎは複数）のデータを並列に出力するためのｎ本の信号出力路（Ｏn-1 、Ｏn-2 、…、Ｏ1 、Ｏ0 ）を、ｋ・ｎビット（ｋは２以上の整数）のデータを並列に入力するｋ・ｎ本の信号入力路（Ｉkn-1、Ｉkn-2、…、Ｉ1 、Ｉ0 ）に接続するためのデータの信号ライン接続方法において、
ｉを１からｋ・ｎまでの数、ｉ−１をｎで除したときの余りをｊとし、各ｉについて、ｉビット目の信号入力路Ｉi-1 とｊ＋１ビット目の信号出力路Ｏj とを互いに接続するようにしている。
【００１４】
また、本発明のデータの信号路接続器は、
ｎビット（ｎは複数）のデータを並列に受けるためのｎ個の入力端子（Ｒn-1 、Ｒn-2 、…、Ｒ1 、Ｒ0 ）と、ｋ・ｎビット（ｋは２以上の整数）のデータを並列に出力するためのｋ・ｎ個の出力端子（Ｔkn-1、Ｔkn-2、…、Ｔ1 、Ｔ0 ）とを有し、前記入力端子に接続されるｎ本の信号路と前記出力端子に接続されるｋ・ｎ本の信号路との間を接続するデータの信号路接続器において、
ｉを１からｋ・ｎまでの数、ｉ−１をｎで除したときの余りをｊとし、各ｉについて、ｉビット目の出力端子Ｔi-1 とｊ＋１ビット目の入力端子Ｒj とが互いに接続され、
入力されたデータを、（Σ２(k-m)n）倍のデータに変換して出力する（ただし記号Σはｍ＝１〜ｋまでの総和を示す）ことを特徴としている。
【００１５】
【発明の実施の形態】
以下、図面に基づいて本発明の一実施形態を説明する。図１は、一実施形態の信号路接続方法および信号路接続器２０を示している。なお、この実施形態は信号出力路（入力端子）数ｎが３、信号入力路（出力端子）数ｋ・ｎが６、即ち、ｋが２の場合である。
【００１６】
信号路接続器２０には、３ビットのデータを並列に受ける３つの入力端子Ｒ0 〜Ｒ2 と、６ビットのデータを並列に出力するための６つの出力端子Ｔ0 〜Ｔ5 が設けられている。
【００１７】
各入力端子Ｒ0 〜Ｒ2 には、例えばディジタルＲＧＢ信号等を出力するデータ出力回路１０からの３本の信号出力路Ｏ0 〜Ｏ2 がそれぞれ接続されている。ここで、信号出力路Ｏ0 は３ビットのデータｄ（＝ｂ2 、ｂ1 、ｂ0 ）の第１ビット目のデータｂ0 を出力し、信号出力路Ｏ1 は３ビットデータの第２ビット目のデータｂ1 を出力し、信号出力路Ｏ2 は３ビットデータの第３ビット目のデータｂ2 を出力する。
【００１８】
一方、出力端子Ｔ0 〜Ｔ5 には、６ビットのデータＤ（＝Ｂ5 、Ｂ4 、Ｂ3 、Ｂ2 、Ｂ1 、Ｂ0 ）を１単位として処理する画像表示器等のデータ処理回路１５の６本の信号入力路Ｉ0 〜Ｉ5 が接続されている。
【００１９】
ここで、信号入力路Ｉ0 はデータ処理回路１５に第１ビット目のデータＢ0 を入力し、信号入力路Ｉ1 は第２ビット目のデータＢ1 を入力し、信号入力路Ｉ2 は第３ビット目のデータＢ2 を入力し、信号入力路Ｉ3 は第４ビット目のデータＢ3 を入力し、信号入力路Ｉ4 は第５ビット目のデータＢ4 を入力し、信号入力路Ｉ5 は第６ビット目のデータＢ5 を入力する。
【００２０】
信号路接続器２０内では、ｉを１から６までの数、ｉ−１をｎで除したときの余りをｊとすると、各出力端子について、ｉビット目の出力端子Ｔi-1 がｊ＋１ビット目の入力端子Ｒj に接続されている。
【００２１】
即ち、ｉ−１をｎ＝３で除したときの余りｊが０となる第１、第４ビット目の出力端子Ｔ0 、Ｔ3 は、第１（＝０＋１）ビット目の入力端子Ｒ0 に接続され、ｉ−１をｎ＝３で除したときの余りｊが１となる第２、第５ビット目の出力端子Ｔ1 、Ｔ4 は、第２（＝１＋１）ビット目の入力端子Ｒ2 に接続され、ｉ−１をｎ＝３で除したときの余りｊが２となる第３、第６ビット目の出力端子Ｔ3 、Ｔ5 は、第３（＝２＋１）ビット目の入力端子Ｒ3 に接続されている。
【００２２】
このように信号路接続器２０の各入力端子と出力端子との間が接続されたことにより、データ処理回路１５の信号入力路のｉビット目の信号入力路Ｉi-1 とデータ出力回路１０の信号出力路のｊ＋１ビット目の信号出力路Ｏj とが互いに接続されることになる。
【００２３】
即ち、信号入力路Ｉ0 、Ｉ3 は第１ビット目の信号出力路Ｏ0 に接続され、信号入力路Ｉ1 、Ｉ4 は第２ビット目の信号出力路Ｏ1 に接続され、信号入力路Ｉ2 、Ｉ5 は第３ビット目の信号出力路Ｏ2 に接続される。
【００２４】
このような接続を行なったとき、データ出力回路１０から出力されるデータ値ｄとデータ処理回路１５へ入力されるデータ値Ｄとの間には、図２に示すように、Ｄ＝９・ｄの関係があり、データ出力回路１０から出力されるデータに対してデータ処理回路１５へ入力されるデータは直線的に変化し、しかも、その変化の最大幅はデータ処理回路１５の信号入力路数分の６ビットで表せる最小値０から最大値６３までとなる。
【００２５】
このため、データ処理回路１５のデータ処理能力を最大限利用することができ、例えばデータ処理回路１５側で入力データに基づいて画像処理を行なう場合、元のデータに比例した色調や階調で且つ色の濃淡差や明暗差が明瞭な画像を忠実に表示することができる。
【００２６】
なお、前記した信号路接続器２０は、入力端子と出力端子を接続するだけの構造であるから、ディジタル乗算器やデコーダ等を用いて入力データｄを９倍に変換する構造のものと比べて、コストが全くかからず極めて経済的である。
【００２７】
前記実施形態は、信号出力路（入力端子）数ｎが３、信号入力路（出力端子）数ｋ・ｎが６（ｋ＝２）の場合について説明したが、ｋが２以上の整数であれば、本発明を同様に適用することができる。
【００２８】
図３はｎが３、ｋが３の接続例を示している。この場合でも、ｉを１から９（＝ｋ・ｎ）までの数、ｊを、ｉ−１をｎで除したときの余りとすると、信号路接続器２０′内では、ｉビット目の出力端子Ｔi-1 とｊ＋１ビット目の入力端子Ｒj とが互いに接続されている。
【００２９】
即ち、ｉ−１をｎ＝３で除したときの余りｊが０となる第１、第４、第７ビット目の出力端子Ｔ0 、Ｔ3 、Ｔ6 は第１（＝０＋１）ビット目の入力端子Ｒ0 に接続され、ｉ−１をｎ＝３で除したときの余りｊが１となる第２、第５、第８ビット目の出力端子Ｔ1 、Ｔ4 、Ｔ7 は第２（＝１＋１）ビット目の入力端子Ｒ2 に接続され、ｉ−１をｎ＝３で除したときの余りｊが２となる第３、第６、第９ビット目の出力端子Ｔ3 、Ｔ5 、Ｔ8 は第３（＝２＋１）ビット目の入力端子Ｒ3 に接続されている。
【００３０】
この信号路接続器２０′によって、９本の信号入力路を有するデータ処理回路１５′のｉビット目の信号入力路Ｉi-1 とデータ出力回路１０のｊ＋１ビット目の信号出力路Ｏj とが互いに接続されることになる。即ち、信号入力路Ｉ0 、Ｉ3 、Ｉ6 は第１ビット目の信号出力路Ｏ0 に接続され、信号入力路Ｉ1 、Ｉ4 、Ｉ7 は第２ビット目の信号出力路Ｏ1 に接続され、信号入力路Ｉ2 、Ｉ5 、Ｉ8 は第３ビット目の信号出力路Ｏ2 に接続される。
【００３１】
このような接続を行なったとき、データ出力回路１０から出力されるデータ値ｄとデータ処理回路１５′へ入力されるデータ値Ｄとの間には、図４に示すように、Ｄ＝７３・ｄの関係があり、前記実施形態と同様に、入力データと出力データとは直線的であり、かつ、信号入力路数の９ビットで表されるデータの最小値０から最大値５１１までを利用することができる。
【００３２】
なお、本発明によるデータ変換は、入力データをそのビット数分ずつ上位側にシフトしてビット数を拡張するものであるから、ｎを任意の複数、ｋを２以上の任意の整数としたときのデータの変換係数Ｐ（＝Ｄ／ｄ）の一般式は、
（ただし、記号Σは、ｕ＝１〜ｋまでの総和を示す）
で表される。上式から変換係数Ｐは必ず奇数となる。
【００３３】
図５は、ｎが２〜６、ｋが２〜５の範囲における変換係数Ｐを示したものであり、この図５に示したようなＰの値の奇数倍変換を行なう必要がある場合に、本発明の信号接続方法および信号路接続器を用いれば、コストがかからない変換が可能となる。
【００３４】
【発明の効果】
以上説明したように、本発明のデータの信号路接続方法では、ｎビットのデータを並列に出力するためのｎ本の信号出力路を、ｋ・ｎビット（ｋは２以上の整数）のデータを並列に入力するためのｋ・ｎ本の信号入力路に接続する際に、ｉを１からｋ・ｎまでの数、ｉ−１をｎで除したときの余りをｊとして、各ｉについて、ｉビット目の信号入力路Ｉi-1 とｊ＋１ビット目の信号出力路Ｏj とを互いに接続している。
【００３５】
このため、信号出力路のデータに対して信号入力路のデータが直線的に変化し、且つその最大変化幅が、信号入力路数によって得られるデータの最小値０から最大値２kn-1まで拡がり、信号入力路側でのデータ処理能力を最大限に利用でき、画像表示処理の場合には、元のデータに対応した画像を忠実に表示させることができる。
【００３６】
また、本発明の信号路接続器では、ｎビットのデータを並列に受けるｎ個の入力端子と、ｋ・ｎビット（ｋは２以上の整数）のデータを並列に出力するｋ・ｎ個の出力端子とを有し、ｉを１からｋ・ｎまでの数、ｉ−１をｎで除したときの余りをｊとして、各ｉについて、ｉビット目の出力端子Ｔi-1 とｊ＋１ビット目の入力端子Ｒj とを互いに接続することによって、入力されたデータを（Σ２(k-m)n）倍のデータに変換して出力する。
【００３７】
このため、Σ２(k-m)n倍のデータ変換を極めて低コストに実現できる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す接続図
【図２】実施形態の入出力データの関係を示す図
【図３】他の実施形態を示す接続図
【図４】他の実施形態の入出力データの関係を示す図
【図５】値ｎとｋとに対する変換係数Ｐの値を示す図
【図６】従来の接続例を示す図
【図７】図６の接続例の入出力データの関係を示す図
【図８】従来の他の接続例を示す図
【図９】図８の接続例の入出力データの関係を示す図
【符号の説明】
１０ データ出力回路
１５ データ処理回路
２０ 信号路接続器
Ｏ0 〜Ｏ2 信号出力路
Ｉ0 〜Ｉ5 信号入力路
Ｒ0 〜Ｒ2 入力端子
Ｔ0 〜Ｔ5 出力端子
【発明の属する技術分野】
本発明は、データの信号路接続方法および信号路接続器に関する。
【０００２】
【従来の技術】
例えば、ディジタルＲＧＢ信号を画像表示器に並列に入力して画像を表示させる場合に、ディジタルＲＧＢ信号のビット数（信号出力路数）ｎに対して画像表示器側の信号入力路数Ｍの方が大で、しかも、Ｍがｎの整数倍のときがある。
【０００３】
このような場合、従来では、図６、図８に示すような接続方法が用いられていた。なお、図６、図８は、データのビット数（信号出力路数）が３、画像表示器等の信号入力路数が６の場合の接続例である。
【０００４】
図６の接続方法は、第１ビット目の信号出力路Ｏ0 を第１、第２ビット目の信号入力路Ｉ0 、Ｉ1 に接続し、第２ビット目の信号出力路Ｏ1 を第３、第４ビット目の信号入力路Ｉ2 、Ｉ3 に接続し、第３ビット目の信号出力路Ｏ2 を第５、第６ビット目の信号入力路Ｉ4 、Ｉ5 に接続するものである。
【０００５】
このような接続を行なった場合、信号出力路のデータｄ（＝ｂ2 、ｂ1 、ｂ0 ）と信号入力路のデータＤ（＝Ｂ5 、Ｂ4 、Ｂ3 、Ｂ2 、Ｂ1 、Ｂ0 ）との関係は、図７に示すようになる。
【０００６】
図８の接続方法は、第１ビット目の信号出力路Ｏ0 を第４ビット目の信号入力路Ｉ3 に接続し、第２ビット目の信号出力路Ｏ1 を第５ビット目の信号入力路Ｉ4 に接続し、第３ビット目の信号出力路Ｏ2 を第６ビット目の信号入力路Ｉ5 に接続し、１〜３ビット目までの信号入力路Ｉ0 〜Ｉ2 には、任意（例えば０）の固定データＤ0 を入力するものである。
【０００７】
このような接続を行なった場合、信号出力路のデータｄ（＝ｂ2 、ｂ1 、ｂ0 ）と信号入力路のデータＤ（＝Ｂ5 、Ｂ4 、Ｂ3 、Ｂ2 、Ｂ1 、Ｂ0 ）との関係は、図９に示すようになる。
【０００８】
これらの２つの接続方法は、いずれも信号出力路のデータと信号入力路のデータとが１対１の関係があり、且つ、信号出力路のデータの大小関係と信号入力路のデータの大小関係とが一致しているため、信号出力路の３ビットデータに対応した６ビットデータを画像表示器等に入力することができる。
【０００９】
【発明が解決しようとする課題】
しかしながら、図６に示した接続方法では、信号出力路のデータに対して信号入力路のデータが非直線的に変化するため、画像表示の場合、元のデータと異なる色調や階調で画像が表示されてしまう。
【００１０】
これに対し図８に示した接続方法では、信号出力路のデータに対して信号入力路のデータが直線的に変化するが、信号入力路の下位側の３ビットが固定されているため、データの変化幅が信号入力路数に対応した幅より狭くなってしまい、画像表示の場合、元のデータと比べて色の濃淡差や明暗差が不明瞭となる。
【００１１】
この問題を解決するために、例えばディジタル乗算器やデコーダ等を用いて信号出力路のデータを整数倍のデータに変換して、ｎ・ｋビットの信号入力路へ入力することも考えられるが、これではディジタル乗算器やデコーダのコストがかかってしまい、コスト高を招いてしまう。
【００１２】
本発明は、これらの問題を解決したデータの信号路接続方法および信号路接続器を提供することを目的としている。
【００１３】
【課題を解決するための手段】
前記目的を達成するために、本発明のデータの信号路接続続方法は、
ｎビット（ｎは複数）のデータを並列に出力するためのｎ本の信号出力路（Ｏn-1 、Ｏn-2 、…、Ｏ1 、Ｏ0 ）を、ｋ・ｎビット（ｋは２以上の整数）のデータを並列に入力するｋ・ｎ本の信号入力路（Ｉkn-1、Ｉkn-2、…、Ｉ1 、Ｉ0 ）に接続するためのデータの信号ライン接続方法において、
ｉを１からｋ・ｎまでの数、ｉ−１をｎで除したときの余りをｊとし、各ｉについて、ｉビット目の信号入力路Ｉi-1 とｊ＋１ビット目の信号出力路Ｏj とを互いに接続するようにしている。
【００１４】
また、本発明のデータの信号路接続器は、
ｎビット（ｎは複数）のデータを並列に受けるためのｎ個の入力端子（Ｒn-1 、Ｒn-2 、…、Ｒ1 、Ｒ0 ）と、ｋ・ｎビット（ｋは２以上の整数）のデータを並列に出力するためのｋ・ｎ個の出力端子（Ｔkn-1、Ｔkn-2、…、Ｔ1 、Ｔ0 ）とを有し、前記入力端子に接続されるｎ本の信号路と前記出力端子に接続されるｋ・ｎ本の信号路との間を接続するデータの信号路接続器において、
ｉを１からｋ・ｎまでの数、ｉ−１をｎで除したときの余りをｊとし、各ｉについて、ｉビット目の出力端子Ｔi-1 とｊ＋１ビット目の入力端子Ｒj とが互いに接続され、
入力されたデータを、（Σ２(k-m)n）倍のデータに変換して出力する（ただし記号Σはｍ＝１〜ｋまでの総和を示す）ことを特徴としている。
【００１５】
【発明の実施の形態】
以下、図面に基づいて本発明の一実施形態を説明する。図１は、一実施形態の信号路接続方法および信号路接続器２０を示している。なお、この実施形態は信号出力路（入力端子）数ｎが３、信号入力路（出力端子）数ｋ・ｎが６、即ち、ｋが２の場合である。
【００１６】
信号路接続器２０には、３ビットのデータを並列に受ける３つの入力端子Ｒ0 〜Ｒ2 と、６ビットのデータを並列に出力するための６つの出力端子Ｔ0 〜Ｔ5 が設けられている。
【００１７】
各入力端子Ｒ0 〜Ｒ2 には、例えばディジタルＲＧＢ信号等を出力するデータ出力回路１０からの３本の信号出力路Ｏ0 〜Ｏ2 がそれぞれ接続されている。ここで、信号出力路Ｏ0 は３ビットのデータｄ（＝ｂ2 、ｂ1 、ｂ0 ）の第１ビット目のデータｂ0 を出力し、信号出力路Ｏ1 は３ビットデータの第２ビット目のデータｂ1 を出力し、信号出力路Ｏ2 は３ビットデータの第３ビット目のデータｂ2 を出力する。
【００１８】
一方、出力端子Ｔ0 〜Ｔ5 には、６ビットのデータＤ（＝Ｂ5 、Ｂ4 、Ｂ3 、Ｂ2 、Ｂ1 、Ｂ0 ）を１単位として処理する画像表示器等のデータ処理回路１５の６本の信号入力路Ｉ0 〜Ｉ5 が接続されている。
【００１９】
ここで、信号入力路Ｉ0 はデータ処理回路１５に第１ビット目のデータＢ0 を入力し、信号入力路Ｉ1 は第２ビット目のデータＢ1 を入力し、信号入力路Ｉ2 は第３ビット目のデータＢ2 を入力し、信号入力路Ｉ3 は第４ビット目のデータＢ3 を入力し、信号入力路Ｉ4 は第５ビット目のデータＢ4 を入力し、信号入力路Ｉ5 は第６ビット目のデータＢ5 を入力する。
【００２０】
信号路接続器２０内では、ｉを１から６までの数、ｉ−１をｎで除したときの余りをｊとすると、各出力端子について、ｉビット目の出力端子Ｔi-1 がｊ＋１ビット目の入力端子Ｒj に接続されている。
【００２１】
即ち、ｉ−１をｎ＝３で除したときの余りｊが０となる第１、第４ビット目の出力端子Ｔ0 、Ｔ3 は、第１（＝０＋１）ビット目の入力端子Ｒ0 に接続され、ｉ−１をｎ＝３で除したときの余りｊが１となる第２、第５ビット目の出力端子Ｔ1 、Ｔ4 は、第２（＝１＋１）ビット目の入力端子Ｒ2 に接続され、ｉ−１をｎ＝３で除したときの余りｊが２となる第３、第６ビット目の出力端子Ｔ3 、Ｔ5 は、第３（＝２＋１）ビット目の入力端子Ｒ3 に接続されている。
【００２２】
このように信号路接続器２０の各入力端子と出力端子との間が接続されたことにより、データ処理回路１５の信号入力路のｉビット目の信号入力路Ｉi-1 とデータ出力回路１０の信号出力路のｊ＋１ビット目の信号出力路Ｏj とが互いに接続されることになる。
【００２３】
即ち、信号入力路Ｉ0 、Ｉ3 は第１ビット目の信号出力路Ｏ0 に接続され、信号入力路Ｉ1 、Ｉ4 は第２ビット目の信号出力路Ｏ1 に接続され、信号入力路Ｉ2 、Ｉ5 は第３ビット目の信号出力路Ｏ2 に接続される。
【００２４】
このような接続を行なったとき、データ出力回路１０から出力されるデータ値ｄとデータ処理回路１５へ入力されるデータ値Ｄとの間には、図２に示すように、Ｄ＝９・ｄの関係があり、データ出力回路１０から出力されるデータに対してデータ処理回路１５へ入力されるデータは直線的に変化し、しかも、その変化の最大幅はデータ処理回路１５の信号入力路数分の６ビットで表せる最小値０から最大値６３までとなる。
【００２５】
このため、データ処理回路１５のデータ処理能力を最大限利用することができ、例えばデータ処理回路１５側で入力データに基づいて画像処理を行なう場合、元のデータに比例した色調や階調で且つ色の濃淡差や明暗差が明瞭な画像を忠実に表示することができる。
【００２６】
なお、前記した信号路接続器２０は、入力端子と出力端子を接続するだけの構造であるから、ディジタル乗算器やデコーダ等を用いて入力データｄを９倍に変換する構造のものと比べて、コストが全くかからず極めて経済的である。
【００２７】
前記実施形態は、信号出力路（入力端子）数ｎが３、信号入力路（出力端子）数ｋ・ｎが６（ｋ＝２）の場合について説明したが、ｋが２以上の整数であれば、本発明を同様に適用することができる。
【００２８】
図３はｎが３、ｋが３の接続例を示している。この場合でも、ｉを１から９（＝ｋ・ｎ）までの数、ｊを、ｉ−１をｎで除したときの余りとすると、信号路接続器２０′内では、ｉビット目の出力端子Ｔi-1 とｊ＋１ビット目の入力端子Ｒj とが互いに接続されている。
【００２９】
即ち、ｉ−１をｎ＝３で除したときの余りｊが０となる第１、第４、第７ビット目の出力端子Ｔ0 、Ｔ3 、Ｔ6 は第１（＝０＋１）ビット目の入力端子Ｒ0 に接続され、ｉ−１をｎ＝３で除したときの余りｊが１となる第２、第５、第８ビット目の出力端子Ｔ1 、Ｔ4 、Ｔ7 は第２（＝１＋１）ビット目の入力端子Ｒ2 に接続され、ｉ−１をｎ＝３で除したときの余りｊが２となる第３、第６、第９ビット目の出力端子Ｔ3 、Ｔ5 、Ｔ8 は第３（＝２＋１）ビット目の入力端子Ｒ3 に接続されている。
【００３０】
この信号路接続器２０′によって、９本の信号入力路を有するデータ処理回路１５′のｉビット目の信号入力路Ｉi-1 とデータ出力回路１０のｊ＋１ビット目の信号出力路Ｏj とが互いに接続されることになる。即ち、信号入力路Ｉ0 、Ｉ3 、Ｉ6 は第１ビット目の信号出力路Ｏ0 に接続され、信号入力路Ｉ1 、Ｉ4 、Ｉ7 は第２ビット目の信号出力路Ｏ1 に接続され、信号入力路Ｉ2 、Ｉ5 、Ｉ8 は第３ビット目の信号出力路Ｏ2 に接続される。
【００３１】
このような接続を行なったとき、データ出力回路１０から出力されるデータ値ｄとデータ処理回路１５′へ入力されるデータ値Ｄとの間には、図４に示すように、Ｄ＝７３・ｄの関係があり、前記実施形態と同様に、入力データと出力データとは直線的であり、かつ、信号入力路数の９ビットで表されるデータの最小値０から最大値５１１までを利用することができる。
【００３２】
なお、本発明によるデータ変換は、入力データをそのビット数分ずつ上位側にシフトしてビット数を拡張するものであるから、ｎを任意の複数、ｋを２以上の任意の整数としたときのデータの変換係数Ｐ（＝Ｄ／ｄ）の一般式は、
で表される。上式から変換係数Ｐは必ず奇数となる。
【００３３】
図５は、ｎが２〜６、ｋが２〜５の範囲における変換係数Ｐを示したものであり、この図５に示したようなＰの値の奇数倍変換を行なう必要がある場合に、本発明の信号接続方法および信号路接続器を用いれば、コストがかからない変換が可能となる。
【００３４】
【発明の効果】
以上説明したように、本発明のデータの信号路接続方法では、ｎビットのデータを並列に出力するためのｎ本の信号出力路を、ｋ・ｎビット（ｋは２以上の整数）のデータを並列に入力するためのｋ・ｎ本の信号入力路に接続する際に、ｉを１からｋ・ｎまでの数、ｉ−１をｎで除したときの余りをｊとして、各ｉについて、ｉビット目の信号入力路Ｉi-1 とｊ＋１ビット目の信号出力路Ｏj とを互いに接続している。
【００３５】
このため、信号出力路のデータに対して信号入力路のデータが直線的に変化し、且つその最大変化幅が、信号入力路数によって得られるデータの最小値０から最大値２kn-1まで拡がり、信号入力路側でのデータ処理能力を最大限に利用でき、画像表示処理の場合には、元のデータに対応した画像を忠実に表示させることができる。
【００３６】
また、本発明の信号路接続器では、ｎビットのデータを並列に受けるｎ個の入力端子と、ｋ・ｎビット（ｋは２以上の整数）のデータを並列に出力するｋ・ｎ個の出力端子とを有し、ｉを１からｋ・ｎまでの数、ｉ−１をｎで除したときの余りをｊとして、各ｉについて、ｉビット目の出力端子Ｔi-1 とｊ＋１ビット目の入力端子Ｒj とを互いに接続することによって、入力されたデータを（Σ２(k-m)n）倍のデータに変換して出力する。
【００３７】
このため、Σ２(k-m)n倍のデータ変換を極めて低コストに実現できる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す接続図
【図２】実施形態の入出力データの関係を示す図
【図３】他の実施形態を示す接続図
【図４】他の実施形態の入出力データの関係を示す図
【図５】値ｎとｋとに対する変換係数Ｐの値を示す図
【図６】従来の接続例を示す図
【図７】図６の接続例の入出力データの関係を示す図
【図８】従来の他の接続例を示す図
【図９】図８の接続例の入出力データの関係を示す図
【符号の説明】
１０ データ出力回路
１５ データ処理回路
２０ 信号路接続器
Ｏ0 〜Ｏ2 信号出力路
Ｉ0 〜Ｉ5 信号入力路
Ｒ0 〜Ｒ2 入力端子
Ｔ0 〜Ｔ5 出力端子
Claims (2)
- ｎビット（ｎは複数）のデータを並列に出力するためのｎ本の信号出力路（Ｏn-1 、Ｏn-2 、…、Ｏ1 、Ｏ0 ）を、ｋ・ｎビット（ｋは２以上の整数）のデータを並列に入力するｋ・ｎ本の信号入力路（Ｉkn-1、Ｉkn-2、…、Ｉ1 、Ｉ0 ）に接続するためのデータの信号路接続方法において、
ｉを１からｋ・ｎまでの数、ｉ−１をｎで除したときの余りをｊとし、各ｉについて、ｉビット目の信号入力路Ｉi-1 とｊ＋１ビット目の信号出力路Ｏj とを互いに接続するようにしたことを特徴とするデータの信号路接続方法。 - ｎビット（ｎは複数）のデータを並列に受けるためのｎ個の入力端子（Ｒn-1 、Ｒn-2 、…、Ｒ1 、Ｒ0 ）と、ｋ・ｎビット（ｋは２以上の整数）のデータを並列に出力するためのｋ・ｎ個の出力端子（Ｔkn-1、Ｔkn-2、…、Ｔ1 、Ｔ0 ）とを有し、前記入力端子に接続されるｎ本の信号路と前記出力端子に接続されるｋ・ｎ本の信号路との間を接続するデータの信号路接続器において、
ｉを１からｋ・ｎまでの数、ｉ−１をｎで除したときの余りをｊとし、各ｉについて、ｉビット目の出力端子Ｔi-1 とｊ＋１ビット目の入力端子Ｒj とが互いに接続され、
入力されたデータを、（Σ２(k-m)n）倍のデータに変換して出力する（ただし記号Σはｍ＝１〜ｋまでの総和を示す）ことを特徴とするデータの信号路接続器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09269198A JP3876067B2 (ja) | 1998-03-20 | 1998-03-20 | データの信号路接続方法および信号路接続器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09269198A JP3876067B2 (ja) | 1998-03-20 | 1998-03-20 | データの信号路接続方法および信号路接続器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11275167A JPH11275167A (ja) | 1999-10-08 |
| JP3876067B2 true JP3876067B2 (ja) | 2007-01-31 |
Family
ID=14061527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09269198A Expired - Fee Related JP3876067B2 (ja) | 1998-03-20 | 1998-03-20 | データの信号路接続方法および信号路接続器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3876067B2 (ja) |
-
1998
- 1998-03-20 JP JP09269198A patent/JP3876067B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11275167A (ja) | 1999-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3305794B2 (ja) | 多原色表示用原色変換方法および装置 | |
| US6346969B1 (en) | Color filter array and its color interpolation apparatus | |
| JPS6123468A (ja) | 画像処理装置 | |
| EP0162499B1 (en) | Fading circuit for video signals | |
| KR920005219B1 (ko) | 신호 처리 회로 | |
| JPH05210730A (ja) | 画像処理方法及び装置 | |
| US4768015A (en) | A/D converter for video signal | |
| JP3876067B2 (ja) | データの信号路接続方法および信号路接続器 | |
| GB2173372A (en) | Color matrix for a digital television receiver | |
| KR970077987A (ko) | 디지털 필터 | |
| US7071855B1 (en) | Gray code conversion method and apparatus embodying the same | |
| US8031764B2 (en) | Multiplexer based transmitter equalization | |
| JPS62200889A (ja) | カラー映像信号の変換方法 | |
| JPH0666637B2 (ja) | デジタル型波形成形フィルタ | |
| JPH06203148A (ja) | 画像処理方法および装置 | |
| JPH0247911B2 (ja) | ||
| JP2861533B2 (ja) | ディジタルデータの装置内伝送システム | |
| JP3116474B2 (ja) | −ｉ，ｑカラーバー発生器 | |
| JPH0322116B2 (ja) | ||
| JP3041932B2 (ja) | サンプルレート変換回路 | |
| JP3101186B2 (ja) | ディジタル・エンコーダ回路 | |
| JPH05176221A (ja) | ガンマ補正回路 | |
| EP1098507A2 (en) | Image processing apparatus | |
| JP2638842B2 (ja) | デコーダ回路 | |
| KR0148185B1 (ko) | 4:1:1형식의 영상출력장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040622 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061030 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |