JPH0350440B2 - - Google Patents

Info

Publication number
JPH0350440B2
JPH0350440B2 JP60050326A JP5032685A JPH0350440B2 JP H0350440 B2 JPH0350440 B2 JP H0350440B2 JP 60050326 A JP60050326 A JP 60050326A JP 5032685 A JP5032685 A JP 5032685A JP H0350440 B2 JPH0350440 B2 JP H0350440B2
Authority
JP
Japan
Prior art keywords
mounting
circuit board
substrate
flat package
package type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60050326A
Other languages
English (en)
Other versions
JPS61210700A (ja
Inventor
Hitoshi Tsucha
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP60050326A priority Critical patent/JPS61210700A/ja
Publication of JPS61210700A publication Critical patent/JPS61210700A/ja
Publication of JPH0350440B2 publication Critical patent/JPH0350440B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Supply And Installment Of Electrical Components (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は回路基板への電子部品の実装装置に
関する。
〔発明の技術的背景およびその問題点〕
電子部品の実装は、ワイヤボンデイング、チツ
プマウンタ、ダイボンデイング…と日進月歩で高
速化、高精度化の要望に応答している。
最近では、第1図Aに示すようなフラツトパツ
ケージ形IC1を印刷回路基板2のリードパター
ン3上に実装することも実用され、この実装につ
いても高速化高精度化は当然のことながら要望さ
れている。例えばフラツトパツケージ形IC1の
1本のリード4の幅も0.8mmのものが実用されて
いるが、最近では0.65mmのもので、自動実装がで
きないかとの要望もある。これと同時にコストダ
ウンの面から印刷基板の材質についても従前のベ
ークライト(住友社商品名)から現在では紙フエ
ノール基板などが普及している。この紙フエノー
ル基板は安価という特長はあるが、基板に「そ
り」が発生する。この「そり」の影響は上記した
リード0.8mm程度では限界の範囲内であつたが、
0.65mmのリードになると、限界を越え正確な実装
が困難である。第2図A,Bは、この状態を判り
やすく図示したものである。即ち、一部の電極に
ついては実装できているが、実際には他のいくら
かの電極については実装不良となることがたびた
びある。
〔発明の目的〕
この発明は上記点に鑑みなされたもので、回路
基板に「そり」があつても高速度,高精度な実装
を可能ならしめた回路基板への電子部品の実装装
置を提供するものである。
〔発明の概要〕
この発明は回路基板の「そり」を補正している
状態で電子部品を実装することにより、「そり」
の影響による実装不良を改善した電子部品の実装
装置を提供するものである。「そり」の補正手段
は例えばテーブル状に回路基板を載置した時上方
から基板の一部を押圧することでもあり、テーブ
ルに密着させる手段である。
〔発明の実施例〕
次に本発明装置をフラツトパツケージ型ICの
実装に適用した実施例を第3図を参照して説明す
る。第1図,第2図と同一部分は同一番号で示
す。回路基板例えば紙フエノール製印刷回路基板
2がテーブル31上に載置される。このテーブル
31上への移動に際しては位置決め位置(図示せ
ず)があり、その位置で予め縦横の位置決めがさ
れたのちコレツト(図示せず)により、上記テー
ブル31上の予め定められた位置に移送し、載置
される。この基板2上には第1図Bに示すような
フラツトパツケージ型IC実装用のリードパター
ン3が印刷されている。各リードの回路接続はす
でに基板2に形成されている。従つて、このリー
ドパターン3上にフラツトパツケージ型IC1を
実装すれば一つの機能をもつた回路として形成さ
れる。このフラツトパツケージ型IC1の実装用
ヘツド32は次のように構成されている。X軸、
Y軸、Z軸方向に可動する如くアーム33(可動
アーム)が設けられ、このアーム33には基板の
そり補正体34およびフラツトパツケージ型IC
1を取着して移送するためのコレツト35(取着
手段)が設けられている。
一方、基板のそり補正体34はバネ36に係合
して基板2を一定の圧力で押圧する如く押圧体3
7が設けられている。即ち、アーム33が下方に
移動し、押圧体37が基板2に当接し、さらに下
方に圧力をかけ、基板2がテーブル31の表面に
密着した位置で停止する。この停止状態を実装期
間中維持する。即ち、基板2のそりを補正してい
る期間である。この時の基板2への押圧力はバネ
36の影響で一定に押えられる。
この状態でコレツト35の先端に取着され、移
送されてきた第1図Aに示すフラツトパツケージ
型ICを、第1図Bに示す上記基板2のIC1のリ
ードパターン3が印刷されたリード上に実装され
る。
このコレツト35に対するフラツトパツケージ
型IC1の位置決め(図示せず)は4辺狭着形の
位置決め手段(図示せず)により位置決めされ
る。そして、予めプログラムされた手順でコレツ
ト35により吸着されたフラツトパツケージ型
IC1はリードパターン3上に移送載置される。
リードパターン3上に正しく載置された状態で上
方から抵抗加熱のヒータチツプ38により例えば
第1図Bに示す如くヒータチツプ先端がリードパ
ターンの中間位置を押圧する如くリード上を押圧
してはんだ付けを行う。はんだ付け法による実装
ではヒータチツプ38による加熱を行つたが、接
着剤を用いて取着する実装では予め接着剤を取着
しておき、上記コレツト35で移送した状態でボ
ンデイングし、その後リフロー炉ではんだ付けす
れば良い。
このように基板2のそりを補正している状態で
フラツトパツケージ型IC1を実装したのち、ア
ーム32を上方に移送させ、次のボンデイング動
作に移る。この時、基板2は押圧体37の離れる
のにつれて「そり」が再び発生するが、はんだ付
けされたリード同志は、離れることはない。これ
は、はんだの付着力よりリードの伸縮力の方が小
さくリード3,4の伸び縮みによつてこの「そ
り」の歪みを補正することが特徴である。このよ
うにして高精度な実装を高速度に実行できる効果
がある。
さらに基板押圧体37の先を鋭角または球状に
する。これにより基板との接触面積を小さくでき
る。このことから押圧体37が基板2を押えると
き、すでに実装されている部品に影響を与えない
ようにできる利点がある。また押え棒の接触面の
形状によつてそりの補正具合がかわらないように
する。
さらにまた、リードレスチツプキヤリアをもち
いたIC部品や異形部品、それにチツプ部品など
の面実装にも使用できる。
〔発明の効果〕
以上説明したように本発明によれば、「そり」
のある回路基板への実装でも高精度な実装が可能
である効果がある。
【図面の簡単な説明】
第1図A,Bは回路基板のフラツトパツケージ
型ICの取付け位置およびフラツトパツケージ型
ICの実装関係説明図、第2図A,Bは回路基板
に「そり」のある場合の従来の実装状態説明図、
第3図は本発明装置を用いた実施例を説明するた
めの実装状態の略図である。 2……回路基板、32……アーム、37……押
圧体、35……コレツト、38……ヒータチツ
プ。

Claims (1)

    【特許請求の範囲】
  1. 1 回路基板の予め定められた位置へ電子部品を
    実装する実装装置において、上記電子部品を取着
    する取着手段と、この取着手段を支持する可動ア
    ームと、この可動アームに支持された上記取着手
    段近傍に設けられ上記可動アームの移動に基づき
    上記回路基板に当接して回路基板を押圧する押圧
    体とを有することを特徴とする回路基板への電子
    部品の実装装置。
JP60050326A 1985-03-15 1985-03-15 回路基板への電子部品の実装装置 Granted JPS61210700A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60050326A JPS61210700A (ja) 1985-03-15 1985-03-15 回路基板への電子部品の実装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60050326A JPS61210700A (ja) 1985-03-15 1985-03-15 回路基板への電子部品の実装装置

Publications (2)

Publication Number Publication Date
JPS61210700A JPS61210700A (ja) 1986-09-18
JPH0350440B2 true JPH0350440B2 (ja) 1991-08-01

Family

ID=12855780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60050326A Granted JPS61210700A (ja) 1985-03-15 1985-03-15 回路基板への電子部品の実装装置

Country Status (1)

Country Link
JP (1) JPS61210700A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02235400A (ja) * 1989-03-08 1990-09-18 Toshiba Corp 電子部品装着装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5844791A (ja) * 1981-09-10 1983-03-15 ソニー株式会社 回路基板の位置決め装置
JPS5929492A (ja) * 1982-08-10 1984-02-16 三洋電機株式会社 電子部品自動装着装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5844791A (ja) * 1981-09-10 1983-03-15 ソニー株式会社 回路基板の位置決め装置
JPS5929492A (ja) * 1982-08-10 1984-02-16 三洋電機株式会社 電子部品自動装着装置

Also Published As

Publication number Publication date
JPS61210700A (ja) 1986-09-18

Similar Documents

Publication Publication Date Title
JP3063709B2 (ja) 電子部品の実装構造、搭載用基板および電子部品の搭載方法
US4607782A (en) Method and apparatus for soldering electrical components to circuit boards
JPH0350440B2 (ja)
JP2510688B2 (ja) 過剰はんだ除去装置
JPS60201696A (ja) フラツトパツケ−ジの半田付方法
JPH05283587A (ja) 多リード素子の半田付方法
JPS6272473A (ja) はんだ付装置
JPS6339118B2 (ja)
JP3214009B2 (ja) 半導体素子の実装基板および方法
JPS6239100A (ja) 電子部品の実装装置
JPH06326499A (ja) 電子部品の装着装置
JPH05345406A (ja) クリーム半田の印刷方法
JPH0227580Y2 (ja)
JPS63161696A (ja) 電子部品の表面実装方法
JPS63215094A (ja) 電子部品装着装置
JP2921128B2 (ja) チップの実装方法
JPH09219580A (ja) 半田供給装置および供給方法
JP3241525B2 (ja) プリント配線板の表面実装方法
JPH01194390A (ja) フラットパッケージic実装装置
JP2000022319A (ja) クリームはんだ塗布装置
JPH05211390A (ja) 表面実装部品の実装方法
JPH09162239A (ja) 半導体パッケージの実装方法および半導体パッケージ実装用治具
JPS59207690A (ja) 集積回路素子の実装方法
KR20020058468A (ko) 표면실장형 패키지의 리패어 방법 및 상기 방법에적용되는 딥핑장치
JPH034600A (ja) 電子部品装着機