JPH0350376B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、双安定リレーの励磁コイルにコンデ
ンサを直列接続するとともに、これに対し並列的
な回路を形成する半導体スイツチを設け、半導体
スイツチの並列的な回路が遮断状態にあるとき、
励磁電圧の印加によりコンデンサを充電するとと
もに双安定リレーを作動位置に駆動し、また双安
定リレーを常規位置に復帰駆動せしめるときに
は、半導体スイツチの並列的な回路を導通状態に
してコンデンサの電荷を放電させる双安定リレー
を用いたスイツチ回路に関する。

〔従来の技術〕

この種のスイツチ回路、すなわち双安定リレー
を半導体スイツチにより切り換え駆動するものと
して、以下のようなものがある。

第１の従来例として、第２図に示すものが、ハ
ンス・サワー、小林郁共著の“リレーの選び方・
使い方”（昭和51年オーム社発行）の第12頁の図
１・16に記載されている。この半導体スイツチ
は、第１のトランジスタｔ１と、第２のトランジ
スタｔ２とダイオードｄ及び第３のトランジスタ
ｔ３の直列回路とが、励磁電源に並列接続され、
第１のトランジスタｔ１のコレクタが第２のトラ
ンジスタｔ２のベースに、第１のトランジスタｔ
１のエミツタが第３のトランジスタｔ３のベース
に、それぞれ接続され、第１のトランジスタｔ１
のベースを制御端子としている。そして、コンデ
ンサｃと双安定リレーの励磁コイルrcの直列回路
が、第３のトランジスタｔ３のコレクタ、エミツ
タ間に接続される。すなわち双安定リレーの励磁
コイルrcとコンデンサｃの直列回路に対し、並列
的な回路を形成するように半導体スイツチの第３
のトランジスタｔ３が並列接続されている。

このものは、通常第３のトランジスタｔ３が遮
断状態にあるので、励磁電圧が加えられた場合に
は、双安定リレーの励磁コイルrcとコンデンサｃ
に直列接続されている第２のトランジスタｔ２が
導通状態になり、従つてコンデンサｃが充電され
るとともに、双安定リレーは作動位置に駆動され
る。次いで、第１のトランジスタｔ１の入力側、
すなわちベースに、１の値の制御信号が加えられ
た場合には、第２のトランジスタｔ２は遮断状態
に、第３のトランジスタｔ３は導通状態になるの
で、コンデンサｃが放電して双安定リレーは常規
位置に復帰せしめられる。この状態で、制御信号
が０の値に変わつた場合には、第１及び第３のト
ランジスタｔ１及びｔ３は再び遮断状態に、第２
のトランジスタｔ２は導通状態になるので、再び
コンデンサｃが充電されるとともに双安定リレー
は再び作動位置に駆動される。従つて、このスイ
ツチ回路は、３端子駆動となる。

第２の従来例として、ドイツ公告明細書第
2624913号に示される如く、単安定リレーのよう
に働いて、励磁電圧がなくなつた場合に、自動的
に常規位置に切り換え駆動されるような、双安定
リレーを制御するためのスイツチ回路がある。

このものは、励磁コイル及びコンデンサの結合
点と半導体スイツチの制御端子との間に半導体ス
イツチが接続され、この半導体スイツチを励磁電
圧がある場合には遮断状態に、それがない場合に
は導通状態にするところの、励磁電圧を供給する
評価回路が接続されることによつて達成される。
そして、電流路に設けた直列抵抗は、半導体スイ
ツチの短絡保護のために、あるいは適当な設計の
場合には一定の電圧降下を得るためにも働き、こ
れによつて、経済的に製造可能な低電圧コイルを
有するリレーが高電圧、例えば商用電源で、しか
も２端子で駆動される。

第３の従来例として、特願昭53−73063号（特
公昭55−20324号公報）に開示されたものがある。

このものは、双安定リレーの励磁コイルとコン
デンサとの直列回路を、各々順方向接続されたツ
エナーダイオードとオーム抵抗が並列接続された
ダイオードとの直列回路を介して電源入力端に接
続し、電源遮断時における上記ダイオード両端の
逆方向電圧により導通されるトリガスイツチ要素
を、直列トランジスタのエミツタ、コレクタを介
して上記励磁コイルとコンデンサとの直列回路に
接続し、上記直列トランジスタのベースをツエナ
ーダイオードの電源入力側端に別のダイオードを
介し接続して構成している。

上記トリガスイツチ要素は、pnp型及びnpn型
の２個のトランジスタのコレクタを他方のトラン
ジスタのベースに接続してなつている。つまり、
トリガスイツチ要素の２個のトランジスタと直列
トランジスタとの３個のトランジスタからなる半
導体スイツチを、励磁コイルとコンデンサとの直
列回路に対し並列的な回路として形成してある。

そして、上記した直列トランジスタ及び別のダ
イオードは、双安定リレーが作動位置に駆動され
ているとき、電源入力が変動降下しても半導体ス
イツチがONしないようにして、双安定リレーの
誤動作を防止するためのものである。

〔発明が解決しようとする課題〕

上記した従来の双安定リレーを用いたスイツチ
回路において、第１の従来例のものにあつては、
励磁電圧の極性が変わらない場合に適しているの
であるが、制御信号源を要して３端子駆動となつ
ている。

また、第２の従来例のものにあつては、２端子
で駆動することができるが、双安定リレーの単安
定スイツチ動作を得るための高価な評価回路を必
要とする。

さらに、第３の従来例のものにあつては、２端
子駆動で、しかも評価回路も必要としないが、ト
リガスイツチ要素の２個のトランジスタと直例ト
ランジスタとの３個のトランジスタからなる半導
体スイツチを、励磁コイルとコンデンサとの直列
回路に対し並列的な回路として形成してあるか
ら、電源入力を遮断したとき、コンデンサからの
放電電流はトリガスイツチ要素の２個のトランジ
スタと直列トランジスタとの３個のトランジスタ
に流れて双安定リレーを常規位置に復帰駆動させ
ることになり、従つて、トリガスイツチ要素の２
個のトランジスタと共に直列トランジスタも発熱
して発熱量が大きなものとなる。

本発明は、上記事由に鑑みてなしたもので、そ
の目的とするところは、制御信号源や複雑な評価
回路を不要とし、誤動作が起こりにくく、しかも
放電電流による発熱を小さくすることができる双
安定リレーを用いたスイツチ回路を提供すること
にある。

〔課題を解決するための手段〕

上記した課題を解決するために、本発明の双安
定リレーを用いたスイツチ回路は、双安定リレー
の励磁コイルをコンデンサと抵抗エレメントを介
して励磁電源に直例接続し、前記励磁コイルとコ
ンデンサの直列回路に対し並列的な回路を形成す
る半導体スイツチを設け、該半導体スイツチの並
列的な回路が遮断状態にあるとき、励磁電圧の印
加によりコンデンサを充電するとともに双安定リ
レーを作動位置に駆動し、また双安定リレーを常
規位置に復帰駆動せしめるときには、半導体スイ
ツチの並列的な回路を導通状態にしてコンデンサ
を放電させる双安定リレーを用いたスイツチ回路
において、２個の抵抗からなる分圧器を前記励磁
電源に並列接続し、前記半導体スイツチを、互い
にコレクタとベースとを接続し、かつ両エミツタ
を前記励磁コイルとコンデンサの直列回路の両端
に接続してこれに対し並列的な回路を形成する相
補的な第１、第２のトランジスタと、コレクタを
前記第２のトランジスタのベースに、エミツタを
前記第２のトランジスタのエミツタに、ベースを
前記分圧器の２個の抵抗の接続点に、それぞれ接
続した第３のトランジスタとにより構成したもの
となつている。

〔作用〕

本発明による双安定リレーを用いたスイツチ回
路は、上記のように構成したから、制御信号源を
必要とせず２端子で駆動することができ、複雑な
評価回路も不要となる。また、双安定リレーが作
動位置に駆動されているとき、励磁電源にパルス
状のノイズが混入したとしても、第３のトランジ
スタが極く短時間遮断状態になるものの、ノイズ
の消滅とともに直ちに導通状態に戻るので、これ
によつて双安定リレーが常規位置に復帰駆動され
る状態には至ることがなく、誤動作が起こりにく
いものとなる。さらに、双安定リレーを常規位置
に復帰駆動させるために励磁電源を遮断してコン
デンサを放電するとき、半導体スイツチの状態
は、第３のトランジスタが、ベース−エミツタ間
に接続している分圧器の抵抗による電圧降下がな
くなつて遮断状態となるとともに、第１、第２の
トランジスタは導通状態になるから、コンデンサ
の放電電流は第３のトランジスタには流れずに２
個の第１、第２のトランジスタのみを介して流
れ、放電電流による発熱量も小さなものとなる。

〔実施例〕

本発明の一実施例を第１図に基づいて以下に説
明する。

Rlsは双安定リレーの励磁コイルで、コンデン
サＣ１、抵抗エレメントであるダイオードＤ１、
トリガ回路及びスイツチＳを介して励磁電源Ｕに
直列接続されている。なお、励磁コイルRlsによ
り駆動される双安定リレーの接点部は省略してあ
る。

Ｒ３，Ｒ４は分圧器を構成する２個の抵抗で、
実質的に励磁電源Ｕに並列接続されている。

半導体スイツチは、第１のpnpトランジスタＴ
２と、第２、第３のnpnトランジスタＴ３，Ｔ４
の３個のトランジスタにより構成される。すなわ
ち、相補的な第１、第２のトランジスタＴ２，Ｔ
３は、互いにコレクタとベースとを接続するとと
もに、両エミツタを励磁コイルRlsとコンデンサ
Ｃ１の直列回路の両端、つまり第１のトランジス
タＴ２のエミツタを励磁コイルRlsとダイオード
Ｄ１のカソード間に、第２のトランジスタＴ３の
エミツタをコンデンサＣ１と励磁電源Ｕ間に、そ
れぞれ接続してある。そして第３のトランジスタ
Ｔ４は、そのコレクタを第２のトランジスタＴ３
のベースに、そのエミツタを同じく第２のトラン
ジスタＴ３のエミツタに、そのベースを分圧器を
構成する２個の抵抗Ｒ３，Ｒ４の接続点に、それ
ぞれ接続してある。

詳しくは後述の動作説明で述べるが、この第
１、第２のトランジスタＴ２，Ｔ３は、励磁コイ
ルRlsとコンデンサＣ１の直列回路に対し並列的
な回路を形成しており、スイツチＳを開いて励磁
電源Ｕが切断されると、これが遮断状態になり、
励磁電圧の印加によりコンデンサＣ１を充電する
とともに、双安定リレーを作動位置に駆動する。
また双安定リレーを常規位置に復帰駆動せしめる
ときには、スイツチＳを閉じることにより、これ
が導通状態となりコンデンサＣ１を放電させる。

また、スイツチＳとダイオードＤ１間に、相補
的な２個のトランジスタＴ５，Ｔ６を含んで構成
したトリガ回路が介挿されている。

すなわち、一方のnpnトランジスタＴ５と、他
方のpnpトランジスタＴ６とは、互いにコレクタ
とベースを接続するとともに、一方のトランジス
タＴ５のエミツタをダイオードＤ１のアノード
に、他方のトランジスタＴ６のエミツタをスイツ
チＳを介して励磁電源Ｕにそれぞれ接続してあ
る。さらに、他方のトランジスタＴ６のベースと
スイツチ回路のアース電位との間には、抵抗Ｒ７
と励磁電源Ｕの電圧に対し阻止方向の極性を有す
るツエナーダイオードZD２が接続される。従つ
て、このトリガ回路は、励磁電圧がツエナーダイ
オードZD２のしきい値より低いときは阻止状態
に、励磁電圧がツエナーダイオードZD２のしき
い値を越えると導通状態になるとともに、分圧器
の両端に励磁電圧に略等しい電圧を印加する。

Ｒ５，Ｒ６はトランジスタＴ５，Ｔ６の各ベー
ス−エミツタ間に接続される抵抗で、ベース電流
を分流させてトリガ回路の感度を鈍くし、ノイズ
等によるトリガ回路の誤動作を防止する。Ｃ２は
トランジスタＴ６のベース−エミツタ間に接続さ
れるコンデンサで、これも同様にトリガ回路の感
度を鈍くし、ノイズ等によるトリガ回路の誤動作
を防止する。Ｄ２は整流器で、スイツチ回路が交
流電圧によつても駆動され得るようにしてある。
これはまた、直流電圧駆動の場合に極性をまちが
えたときの保護として働く。Ｃ４は分圧器と並列
に接続されたコンデンサで、整流によつて定まる
電流変化の時間よりも大であるような時定数を選
ぶ。

なお、このトリガ回路は、本発明の必須の構成
要素ではなく、省略してもよい。

次に、本スイツチ回路の動作を説明する。

図の状態では、スイツチＳが開き励磁電源Ｕが
切断されているので、励磁コイルRlsは励磁され
ず、従つて双安定リレーは常規位置にある。

この状態でスイツチＳを閉じると、まずトリガ
回路に励磁電源Ｕの励磁電圧が印加され、これが
ツエナーダイオードZD２のしきい値を越えると、
トリガ回路、つまりトランジスタＴ５，Ｔ６が導
通状態にあるとともに、分圧器の両端に励磁電圧
に略等しい電圧が印加され、これにより電流は、
トランジスタＴ５，Ｔ６及びダイオードＤ１を介
して励磁コイルRls及びコンデンサＣ１に流れ
る。従つてコンデンサＣ１の充電電流により励磁
コイルRlsが励磁されて双安定リレーは作動位置
に駆動される。この場合トランジスタＴ４は、ベ
ース−エミツタ間に接続している分圧器の抵抗Ｒ
４の電圧降下により導通状態になつているから、
トランジスタＴ２，Ｔ３はベース電流がトランジ
スタＴ４にバイパスされることにより安定的な遮
断状態に維持されている。

この状態でスイツチＳを開いて励磁電源Ｕを切
断すると、トランジスタＴ４はベース−エミツタ
間に接続している分圧器の抵抗Ｒ４による電圧降
下がなくなつて遮断状態に変わり、一方トランジ
スタＴ２はベースに対してエミツタが高電圧とな
り、コンデンサＣ１に充電されていた電荷がエミ
ツタからベースへ、同時にトランジスタＴ２のエ
ミツタ−コレクタ間の浮遊容量による電流もしく
は漏れ電流がトランジスタＴ３のベースに流れ、
これらが増幅し合いかつその状態を自己保持する
こととなり、その結果、トランジスタＴ２，Ｔ３
は導通状態になる。従つてコンデンサＣ１に充電
されていた大部分の電荷は、励磁コイルRls及び
トランジスタＴ２，Ｔ３を介して流れる（放電電
流）。この放電電流により励磁コイルRlsが逆方
向に励磁され、双安定リレーが常規位置に復帰駆
動せしめられる。コンデンサＣ１の放電が完了す
ると、トランジスタＴ２，Ｔ３は遮断状態に戻
る。

かかるスイツチ回路にあつては、上記のように
構成したから、第１の従来例のように制御信号源
を必要とせず２端子で駆動することができ、第２
の従来例のように複雑な評価回路も不要となる。

また、双安定リレーが作動位置に駆動されてい
るとき、すなわちトランジスタＴ２，Ｔ３が遮断
状態にあるときに、励磁電源Ｕにパルス状のノイ
ズが混入したとしても、トランジスタＴ４が極く
短時間遮断状態になるものの、ノイズの消滅とと
もに直ちに導通状態に戻るので、これによつて双
安定リレーが作動位置に復帰駆動される状態には
至ることがなく、従つて、誤動作が起こりにくい
ものとなる。この動作は、トリガ回路がなくても
実質的には同様である。

さらに、双安定リレーを常規位置に復帰駆動さ
せるために励磁電源Ｕを遮断してコンデンサＣ１
を放電するとき、半導体スイツチの状態は、トラ
ンジスタＴ４が、ベース−エミツタ間に接続して
いる分圧器の抵抗Ｒ４による電圧降下がなくなつ
て遮断状態となるとともに、トランジスタＴ２，
Ｔ３は導通状態になるから、コンデンサＣ１の放
電電流はトランジスタＴ４には流れずに２個のト
ランジスタＴ２，Ｔ３のみを介して流れる。これ
に対し、第３の従来例においては、トリガスイツ
チ要素の２個のトランジスタと直列トランジスタ
との３個のトランジスタを介して放電電流が流れ
るので、本実施例の方が、第３の従来例よりも放
電電流による発熱量を小さなものとすることがで
きる。このことは、トランジスタＴ４は、第３の
従来例における直列トランジスタよりも小さなト
ランジスタを使用することができ、装置そのもの
をより小型にできることにもなる。

なお、本実施例におけるダイオードＤ１の替わ
りに、抵抗エレメントとして抵抗を使用してもよ
いが、この場合は若干電圧降下の影響を受けるの
で、ダイオードの方が望ましい。

また、第３の従来例を開示した前記特公昭55−
20324号公報には、さらに別の例として、双安定
リレーの励磁コイルとコンデンサとの直列回路を
各々順方向接続された第１のダイオードと第２の
ダイオードとの直列回路を介して電源入力端に接
続するとともにこれら第１、第２のダイオードの
夫々に並列にオーム抵抗を接続し、電源遮断時に
おける上記第２のダイオード両端の逆方向電圧に
より導通されるトリガスイツチ要素を上記励磁コ
イルとコンデンサとの直列回路に並列に接続して
成る双安定リレー制御回路も示されているが、こ
のものには、本実施例におけるトランジスタＴ４
や分圧器がなく、従つて自ずからその作用効果も
相違している。

〔発明の効果〕

本発明の双安定リレーを用いたスイツチ回路
は、上記のように構成したから、制御信号源や複
雑な評価回路を不要とし、誤動作が起こりにく
く、しかも放電電流による発熱を小さくすること
ができる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、第
２図は、第１の従来例を示す回路図である。 Rls……双安定リレーの励磁コイル、Ｃ１……
コンデンサ、Ｄ１……ダイオード（抵抗エレメン
ト）、｛Ｔ２……第１のトランジスタ、Ｔ３……第
２のトランジスタ、Ｔ４……第３のトランジス
タ｝（半導体スイツチ）、Ｒ３，Ｒ４……抵抗（分
圧器）、Ｕ……励磁電源。

Claims (1)

1. 【特許請求の範囲】 １ 双安定リレーの励磁コイルをコンデンサと抵
   抗エレメントを介して励磁電源に直例接続し、前
   記励磁コイルとコンデンサの直列回路に対し並列
   的な回路を形成する半導体スイツチを設け、該半
   導体スイツチの並列的な回路が遮断状態にあると
   き、励磁電圧の印加によりコンデンサを充電する
   とともに双安定リレーを作動位置に駆動し、また
   双安定リレーを常規位置に復帰駆動せしめるとき
   には、半導体スイツチの並列的な回路を導通状態
   にしてコンデンサを放電させる双安定リレーを用
   いたスイツチ回路において、 ２個の抵抗からなる分圧器を前記励磁電源に並
   列接続し、前記半導体スイツチを、互いにコレク
   タとベースとを接続し、かつ両エミツタを前記励
   磁コイルとコンデンサの直列回路の両端に接続し
   てこれに対し並列的な回路を形成する相補的な第
   １、第２のトランジスタと、コレクタを前記第２
   のトランジスタのベースに、エミツタを前記第２
   のトランジスタのエミツタに、ベースを前記分圧
   器の２個の抵抗の接続点に、それぞれ接続した第
   ３のトランジスタとにより構成したことを特徴と
   する双安定リレーを用いたスイツチ回路。