JPH0347437Y2 - - Google Patents
Info
- Publication number
- JPH0347437Y2 JPH0347437Y2 JP1982188694U JP18869482U JPH0347437Y2 JP H0347437 Y2 JPH0347437 Y2 JP H0347437Y2 JP 1982188694 U JP1982188694 U JP 1982188694U JP 18869482 U JP18869482 U JP 18869482U JP H0347437 Y2 JPH0347437 Y2 JP H0347437Y2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- diode
- power
- transistor
- capacitors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 73
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims 1
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Description
【考案の詳細な説明】
この考案は、交互にスイツチングして直流電力
を交流電力に変換する1対のスイツチング素子お
よび前記両スイツチング素子をそれぞれ保護する
1対のスナバ回路とを備えた電力変換装置に関
し、前記両スナバ回路の電力損失を低減して効率
の向上を図ることを目的とする。
を交流電力に変換する1対のスイツチング素子お
よび前記両スイツチング素子をそれぞれ保護する
1対のスナバ回路とを備えた電力変換装置に関
し、前記両スナバ回路の電力損失を低減して効率
の向上を図ることを目的とする。
一般に、交互にスイツチングして直流電力を交
流電力に変換する1対のスイツチング素子および
前記両スイツチング素子をそれぞれ保護する1対
のスナバ回路とを備えた電力変換装置であるスイ
ツチングインバータは、たとえば第1図に示すよ
うに構成されている。同図において、1a,1b
は直列接続された直流電源である第1、第2電
源、2aはコレクタ、ベースがそれぞれ第1電源
1aの正出力端子およびベース制御部(図示せ
ず)に接続されたスイツチング素子であるNPN
型の第1トランジスタ、2bはベース、エミツタ
がそれぞれ前記ベース制御部および第2電源1b
の負出力端子に接続されたスイツチング素子であ
るNPN型の第2トランジスタ、3は一端が第1
トランジスタ2aのエミツタおよび第2トランジ
スタ2bのコレクタに接続され他端が第1電源1
aの負出力端子および第2電源1bの正出力端子
に接続された誘導性負荷、4a,4bはそれぞれ
第1、第2トランジスタ2a,2bに逆並列に接
続された帰還用の2個のダイオード、5a,5b
はそれぞれ一端が第1トランジスタ2aのコレク
タおよび第2トランジスタ2bのエミツタに接続
された第1、第2コンデンサ、6aは両端が第1
コンデンサ5aの他端および第1トランジスタ2
aのエミツタに接続された第1抵抗、6bは両端
が第2コンデンサ5bの他端および第2トランジ
スタ2bのコレクタに接続された第2抵抗、7a
はアノード、カソードがそれぞれ第1抵抗6aの
両端に接続された第1ダイオード、7bはカソー
ド、アノードがそれぞれ第2抵抗6bの両端に接
続された第2ダイオードであり、第1コンデンサ
5a、第1ダイオード7aの直列回路および第1
抵抗6aにより、第1トランジスタ2aの保護用
第1スナバ回路8aが構成されるとともに、第2
コンデンサ5b、第2ダイオード7bの直列回路
および第2抵抗6bにより、第2トランジスタ2
bの保護用第2スナバ回路8bが構成されてい
る。なお、9a,9bはそれぞれ両電源1a,1
bと両トランジスタ2a,2bとの間の配線イン
ダクタンスである。
流電力に変換する1対のスイツチング素子および
前記両スイツチング素子をそれぞれ保護する1対
のスナバ回路とを備えた電力変換装置であるスイ
ツチングインバータは、たとえば第1図に示すよ
うに構成されている。同図において、1a,1b
は直列接続された直流電源である第1、第2電
源、2aはコレクタ、ベースがそれぞれ第1電源
1aの正出力端子およびベース制御部(図示せ
ず)に接続されたスイツチング素子であるNPN
型の第1トランジスタ、2bはベース、エミツタ
がそれぞれ前記ベース制御部および第2電源1b
の負出力端子に接続されたスイツチング素子であ
るNPN型の第2トランジスタ、3は一端が第1
トランジスタ2aのエミツタおよび第2トランジ
スタ2bのコレクタに接続され他端が第1電源1
aの負出力端子および第2電源1bの正出力端子
に接続された誘導性負荷、4a,4bはそれぞれ
第1、第2トランジスタ2a,2bに逆並列に接
続された帰還用の2個のダイオード、5a,5b
はそれぞれ一端が第1トランジスタ2aのコレク
タおよび第2トランジスタ2bのエミツタに接続
された第1、第2コンデンサ、6aは両端が第1
コンデンサ5aの他端および第1トランジスタ2
aのエミツタに接続された第1抵抗、6bは両端
が第2コンデンサ5bの他端および第2トランジ
スタ2bのコレクタに接続された第2抵抗、7a
はアノード、カソードがそれぞれ第1抵抗6aの
両端に接続された第1ダイオード、7bはカソー
ド、アノードがそれぞれ第2抵抗6bの両端に接
続された第2ダイオードであり、第1コンデンサ
5a、第1ダイオード7aの直列回路および第1
抵抗6aにより、第1トランジスタ2aの保護用
第1スナバ回路8aが構成されるとともに、第2
コンデンサ5b、第2ダイオード7bの直列回路
および第2抵抗6bにより、第2トランジスタ2
bの保護用第2スナバ回路8bが構成されてい
る。なお、9a,9bはそれぞれ両電源1a,1
bと両トランジスタ2a,2bとの間の配線イン
ダクタンスである。
そして、前記ベース制御部から第1トランジス
タ2aにベース電流が通流されて第1トランジス
タ2aがオンすると、第1電源1aからの直流電
流が第1トランジスタ2aのコレクタ、エミツタ
を介し負荷3に流れて負荷3に電力が供給され、
前記電流により、配線インダクタンス9aに第1
図に示す極性の電圧によるエネルギーが蓄積され
るとともに、前記ベース制御部から第1トランジ
スタ2aへのベース電流の通流が停止されて第1
トランジスタ2aがオフすると、第1トランジス
タ2aのコレクタ、エミツタを介して負荷3に通
流される第1電源1aからの直流電流の通流が遮
断されるが、負荷3が誘導性であるため、遅れ位
相の電流が第2電源1b、ダイオード4bを介し
て負荷3に流れ続けるとともに、配線インダクタ
ンス9aの電圧が第1図中の極性と逆の極性に反
転し、反転した配線インダクタンス9aの電圧に
よる電流が第1スナバ回路8aの第1コンデンサ
5a、第1ダイオード7aを介して負荷3に流
れ、前記配線インダクタンス9aの蓄積エネルギ
ーが放出されて第1トランジスタ2aに大電圧の
直接印加されることが防止されるとともに、第1
コンデンサ5aが充電される。
タ2aにベース電流が通流されて第1トランジス
タ2aがオンすると、第1電源1aからの直流電
流が第1トランジスタ2aのコレクタ、エミツタ
を介し負荷3に流れて負荷3に電力が供給され、
前記電流により、配線インダクタンス9aに第1
図に示す極性の電圧によるエネルギーが蓄積され
るとともに、前記ベース制御部から第1トランジ
スタ2aへのベース電流の通流が停止されて第1
トランジスタ2aがオフすると、第1トランジス
タ2aのコレクタ、エミツタを介して負荷3に通
流される第1電源1aからの直流電流の通流が遮
断されるが、負荷3が誘導性であるため、遅れ位
相の電流が第2電源1b、ダイオード4bを介し
て負荷3に流れ続けるとともに、配線インダクタ
ンス9aの電圧が第1図中の極性と逆の極性に反
転し、反転した配線インダクタンス9aの電圧に
よる電流が第1スナバ回路8aの第1コンデンサ
5a、第1ダイオード7aを介して負荷3に流
れ、前記配線インダクタンス9aの蓄積エネルギ
ーが放出されて第1トランジスタ2aに大電圧の
直接印加されることが防止されるとともに、第1
コンデンサ5aが充電される。
一方、第1トランジスタ2aのオフ後、前記ベ
ース制御部から第2トランジスタ2bにベース電
流が通流されて第2トランジスタ2bがオンし、
第2電源1bからの直流電流が、前記の第1トラ
ンジスタ2aのオン時と逆方向の負荷3、第2ト
ランジスタ2bのコレクタ、エミツタに流れて負
荷3に電力が供給され、前記電流により、前記の
第1トランジスタ2aのオン時の場合と同様に、
配線インダクタンス9bにエネルギーが蓄積され
たのち、第2トランジスタ2bがオフし、前記の
第1トランジスタ2aのオン時の場合と同様に、
遅れ位相の電流がダイオード4a、第1電源1a
を介して負荷3に流れ続けるとともに、配線イン
ダクタンス9bの電圧が友転し、反転した配線イ
ンダクタンス9bの電圧による電流が負荷3、第
2スナバ回路8bの第2ダイオード7bおよび第
2コンデンサ5bに流れ、前記配線インダクタン
ス9bの蓄積エネルギーが放出されて第2トラン
ジスタ4bに大電圧の直接印加されることが防止
されるとともに、第2コンデンサ5bが充電され
る。
ース制御部から第2トランジスタ2bにベース電
流が通流されて第2トランジスタ2bがオンし、
第2電源1bからの直流電流が、前記の第1トラ
ンジスタ2aのオン時と逆方向の負荷3、第2ト
ランジスタ2bのコレクタ、エミツタに流れて負
荷3に電力が供給され、前記電流により、前記の
第1トランジスタ2aのオン時の場合と同様に、
配線インダクタンス9bにエネルギーが蓄積され
たのち、第2トランジスタ2bがオフし、前記の
第1トランジスタ2aのオン時の場合と同様に、
遅れ位相の電流がダイオード4a、第1電源1a
を介して負荷3に流れ続けるとともに、配線イン
ダクタンス9bの電圧が友転し、反転した配線イ
ンダクタンス9bの電圧による電流が負荷3、第
2スナバ回路8bの第2ダイオード7bおよび第
2コンデンサ5bに流れ、前記配線インダクタン
ス9bの蓄積エネルギーが放出されて第2トラン
ジスタ4bに大電圧の直接印加されることが防止
されるとともに、第2コンデンサ5bが充電され
る。
つぎに、第2トランジスタ2bのオフ後、再度
第1トランジスタ2aがオンすると、第1トラン
ジスタ2aのオフ時に充電された第1コンデンサ
5aの負荷が第1トランジスタ2a、第1抵抗6
aを介して放電されるとともに、第1トランジス
タ2aのオフ後、再度第2トランジスタ2bがオ
ンすると、第2トランジスタ2bのオフ時に充電
された第2コンデンサ5bの負荷が第2抵抗6b
を介して放電され、これらの動作が繰り返されて
両電源1a,1bからの直流電力が交流電力とし
て負荷3に供給される。
第1トランジスタ2aがオンすると、第1トラン
ジスタ2aのオフ時に充電された第1コンデンサ
5aの負荷が第1トランジスタ2a、第1抵抗6
aを介して放電されるとともに、第1トランジス
タ2aのオフ後、再度第2トランジスタ2bがオ
ンすると、第2トランジスタ2bのオフ時に充電
された第2コンデンサ5bの負荷が第2抵抗6b
を介して放電され、これらの動作が繰り返されて
両電源1a,1bからの直流電力が交流電力とし
て負荷3に供給される。
このとき、たとえば、第1トランジスタ2aの
オフ時に配線インダクタンス9aの蓄積エネルギ
ーが第1コンデンサ5aによりすべて吸収される
とすると、両電源1a,1bの両端電圧をそれぞ
れE/2、両配線インダクタンス9a,9bをそ
れぞれL、第1コンデンサ5aの容量をC1、前
記蓄積エネルギーによる電流をIとした場合に、
前記蓄積エネルギーの吸収による第1コンデンサ
5aの両端電圧Vは、 となるとともに、第1スナバ回路8aの電力損失
Pは、第1トランジスタ2aのスイツチング周波
数をとすると、 P=1/2・C1・E2・+1/2 ・C1・(V−E)2・ …… となり、式に式を代入すると、前記損失P
は、 P=1/2・C1・E2・+L ・I2・ …… と表わされる。
オフ時に配線インダクタンス9aの蓄積エネルギ
ーが第1コンデンサ5aによりすべて吸収される
とすると、両電源1a,1bの両端電圧をそれぞ
れE/2、両配線インダクタンス9a,9bをそ
れぞれL、第1コンデンサ5aの容量をC1、前
記蓄積エネルギーによる電流をIとした場合に、
前記蓄積エネルギーの吸収による第1コンデンサ
5aの両端電圧Vは、 となるとともに、第1スナバ回路8aの電力損失
Pは、第1トランジスタ2aのスイツチング周波
数をとすると、 P=1/2・C1・E2・+1/2 ・C1・(V−E)2・ …… となり、式に式を代入すると、前記損失P
は、 P=1/2・C1・E2・+L ・I2・ …… と表わされる。
そして、前記式より、第1コンデンサ5aの
両端電圧V、すなわちオフ状態の第1トランジス
タ2aに印加される電圧を確実に吸収して第1ト
ランジスタ2aを保護するには、第1コンデンサ
5aの容量C1を大きく設定すればよいが、前記
容量C1を大きくすれば、前記式より、第1ス
ナバ回路8aの損失Pが大きくなるため、効率が
低下し、発熱が大きくなるとともに、第1トラン
ジスタ2aのスイツチング周波数を高くした場合
に、損失Pがいつそう大きくなるため、前記スイ
ツチング周波数を高くすることができず、利用率
が低下するという欠点があり、しかも、第1コン
デンサ5aの全電荷が第1抵抗6aを介して放出
されるため、放出時の電力損失も大きくなる。
両端電圧V、すなわちオフ状態の第1トランジス
タ2aに印加される電圧を確実に吸収して第1ト
ランジスタ2aを保護するには、第1コンデンサ
5aの容量C1を大きく設定すればよいが、前記
容量C1を大きくすれば、前記式より、第1ス
ナバ回路8aの損失Pが大きくなるため、効率が
低下し、発熱が大きくなるとともに、第1トラン
ジスタ2aのスイツチング周波数を高くした場合
に、損失Pがいつそう大きくなるため、前記スイ
ツチング周波数を高くすることができず、利用率
が低下するという欠点があり、しかも、第1コン
デンサ5aの全電荷が第1抵抗6aを介して放出
されるため、放出時の電力損失も大きくなる。
この考案は、前記の点に留意してなされたもの
であり、交互にスイツチングして直流電源から負
荷への直流電力を交流電力に変換する第1および
第2のスイツチング素子と、 前記第1のスイツチング素子の端子間に設けら
れた第1コンデンサ、第1ダイオードの直列回
路、前記第2のスイツチング素子の端子間に設け
られた第2コンデンサ、第2ダイオードの直列回
路それぞれからなり前記両スイツチング素子に印
加される大電圧を吸収して前記両スイツチング素
子を保護する第1、第2スナバ回路とを備えた電
力変換装置において、 前記第1、第2コンデンサに並列に第3コンデ
ンサ、第3ダイオードの直列回路、第4コンデン
サ、第4ダイオードの直列回路それぞれを設け、 前記第3、第4コンデンサを前記第1、第2コ
ンデンサより大容量に設定するとともに、前記第
3コンデンサ、第3ダイオードの接続点および前
記第4コンデンサ、前記第4ダイオードの接続点
を前記直流電源の負出力端子および正出力端子に
接続した電力変換装置を提供するものである。
であり、交互にスイツチングして直流電源から負
荷への直流電力を交流電力に変換する第1および
第2のスイツチング素子と、 前記第1のスイツチング素子の端子間に設けら
れた第1コンデンサ、第1ダイオードの直列回
路、前記第2のスイツチング素子の端子間に設け
られた第2コンデンサ、第2ダイオードの直列回
路それぞれからなり前記両スイツチング素子に印
加される大電圧を吸収して前記両スイツチング素
子を保護する第1、第2スナバ回路とを備えた電
力変換装置において、 前記第1、第2コンデンサに並列に第3コンデ
ンサ、第3ダイオードの直列回路、第4コンデン
サ、第4ダイオードの直列回路それぞれを設け、 前記第3、第4コンデンサを前記第1、第2コ
ンデンサより大容量に設定するとともに、前記第
3コンデンサ、第3ダイオードの接続点および前
記第4コンデンサ、前記第4ダイオードの接続点
を前記直流電源の負出力端子および正出力端子に
接続した電力変換装置を提供するものである。
したがつて、この考案の電力変換装置による
と、第1、第2スナバ回路が第1又は第2コンデ
ンサと第1又は第2ダイオードとの直列回路から
なる従来のスナバ回路に大容量の第3又は第4コ
ンデンサと第3又は第4ダイオードとの直列回路
を付加した2個のスナバ回路の組合せ回路で形成
され、しかも、第3又は第4コンデンサと第3又
は第4ダイオードとの接続点が直流電源の負出力
端子および正出力端子に接続されているため、前
記第1、第2スナバ回路に吸収された大電圧によ
る電流を第3又は第4コンデンサに蓄積して前記
直流電源に帰還させることができ、前記スナバ回
路の電力損失を低減することができ、効率の向上
を図ることができる。
と、第1、第2スナバ回路が第1又は第2コンデ
ンサと第1又は第2ダイオードとの直列回路から
なる従来のスナバ回路に大容量の第3又は第4コ
ンデンサと第3又は第4ダイオードとの直列回路
を付加した2個のスナバ回路の組合せ回路で形成
され、しかも、第3又は第4コンデンサと第3又
は第4ダイオードとの接続点が直流電源の負出力
端子および正出力端子に接続されているため、前
記第1、第2スナバ回路に吸収された大電圧によ
る電流を第3又は第4コンデンサに蓄積して前記
直流電源に帰還させることができ、前記スナバ回
路の電力損失を低減することができ、効率の向上
を図ることができる。
すなわち、第1、第2スイツチング素子のスイ
ツチングに基づいて生じる配線インダクタンスの
エネルギの蓄積吸収時、第3、第4コンデンサの
容量が大きいため、第1、第2スナバ回路の電力
損失が低減される。
ツチングに基づいて生じる配線インダクタンスの
エネルギの蓄積吸収時、第3、第4コンデンサの
容量が大きいため、第1、第2スナバ回路の電力
損失が低減される。
また、第3、第4コンデンサと第3、第4ダイ
オードとが直列に接続され、しかも、両コンデン
サと両ダイオードとの接続点が直流電源の負出力
端子又は正出力端子に接続されているため、第
3、第4コンデンサに蓄積された配線インダクタ
ンスのエネルギがスナバ回路内の他の抵抗等を介
すことなく電源側に放出して回生され、放出時の
電力損失も低減される。
オードとが直列に接続され、しかも、両コンデン
サと両ダイオードとの接続点が直流電源の負出力
端子又は正出力端子に接続されているため、第
3、第4コンデンサに蓄積された配線インダクタ
ンスのエネルギがスナバ回路内の他の抵抗等を介
すことなく電源側に放出して回生され、放出時の
電力損失も低減される。
そのため、スナバ回路の電力損失を著しく低減
して配線インダクタンスのエネルギを吸収、放出
し、変換装置の効率の向上を図ることができる。
して配線インダクタンスのエネルギを吸収、放出
し、変換装置の効率の向上を図ることができる。
つぎに、この考案を、その1実施例を示した第
2図とともに詳細に説明する。
2図とともに詳細に説明する。
第2図において、第1図と同一記号は同一のも
のを示し、第1図と異なる点は、第1、第2コン
デンサ5a,5bよりも容量の大なる第3、第4
コンデンサ10a,10bの一端を第1、第2コ
ンデンサ5a,5bの一端にそれぞれ接続し、第
3ダイオード11aのアノード、カソードを第
3、第1コンデンサ10a,5aの他端にそれぞ
れ接続するとともに、第4ダイオード11bのア
ノード、カソードを第2、第4コンデンサ5b,
10bの他端にそれぞれ接続し、第3コンデンサ
10aとの接続点である第3ダイオード11aの
アノード、カソードおよび第4コンデンサ10b
との接続点である第4ダイオード11bのカソー
ドを第2電源1bの負出力端子および第1電源1
aの正出力端子にそれぞれ接続し、第1図のスナ
バ回路8aに第3コンデンサ10a、第3ダイオ
ード11aの直列回路を付加して2個のスナバ回
路を組合せた第1スナバ回路12aを構成すると
ともに、第1図のスナバ回路8bに第4コンデン
サ10b、第4ダイオード11bの直列回路を付
加して2個のスナバ回路を組合せた第2スナバ回
路12bを構成した点である。
のを示し、第1図と異なる点は、第1、第2コン
デンサ5a,5bよりも容量の大なる第3、第4
コンデンサ10a,10bの一端を第1、第2コ
ンデンサ5a,5bの一端にそれぞれ接続し、第
3ダイオード11aのアノード、カソードを第
3、第1コンデンサ10a,5aの他端にそれぞ
れ接続するとともに、第4ダイオード11bのア
ノード、カソードを第2、第4コンデンサ5b,
10bの他端にそれぞれ接続し、第3コンデンサ
10aとの接続点である第3ダイオード11aの
アノード、カソードおよび第4コンデンサ10b
との接続点である第4ダイオード11bのカソー
ドを第2電源1bの負出力端子および第1電源1
aの正出力端子にそれぞれ接続し、第1図のスナ
バ回路8aに第3コンデンサ10a、第3ダイオ
ード11aの直列回路を付加して2個のスナバ回
路を組合せた第1スナバ回路12aを構成すると
ともに、第1図のスナバ回路8bに第4コンデン
サ10b、第4ダイオード11bの直列回路を付
加して2個のスナバ回路を組合せた第2スナバ回
路12bを構成した点である。
そして、前記の第1図の場合と同様に、第1、
第2トランジスタ2a,2bのオン時に配線イン
ダクタンス9a,9bにそれぞれエネルギーが蓄
積され、第1、第2トランジスタ2a,2bのオ
フ時に前記配線インダクタンス9a,9bの蓄積
エネルギーによる電流が第1コンデンサ5a、第
1ダイオード7a、負荷3、第1電源1aおよび
負荷3、第2ダイオード7b、第2コンデンサ5
b、第2電源1bに流れ、第1、第2コンデンサ
5a,5bが充電されるとともに、第1、第2コ
ンデンサ5a,5bの充電電圧が両電源1a,1
bの合成電圧Eを越えたとき、第3コンデンサ1
0aの容量C3がC3≫C1であれば、前記蓄積エネ
ルギーによる電流が当該蓄積エネルギーが放出し
尽すまで第3、第4コンデンサ10a,10bに
流れ、第3、第4コンデンサ10a,10bが充
電され、第3コンデンサ10aの充電後、第3コ
ンデンサ10aの充電電圧による電流が配線イン
ダクタンス9a、両電源1a,1bに流れて両電
源1a,1bに帰還されるとともに、第4コンデ
ンサ10bの充電後、第4コンデンサ10bの充
電電圧による電流が配線インダクタンス9b、両
電源1bに流れて両電源1a,1bに帰還され
る。
第2トランジスタ2a,2bのオン時に配線イン
ダクタンス9a,9bにそれぞれエネルギーが蓄
積され、第1、第2トランジスタ2a,2bのオ
フ時に前記配線インダクタンス9a,9bの蓄積
エネルギーによる電流が第1コンデンサ5a、第
1ダイオード7a、負荷3、第1電源1aおよび
負荷3、第2ダイオード7b、第2コンデンサ5
b、第2電源1bに流れ、第1、第2コンデンサ
5a,5bが充電されるとともに、第1、第2コ
ンデンサ5a,5bの充電電圧が両電源1a,1
bの合成電圧Eを越えたとき、第3コンデンサ1
0aの容量C3がC3≫C1であれば、前記蓄積エネ
ルギーによる電流が当該蓄積エネルギーが放出し
尽すまで第3、第4コンデンサ10a,10bに
流れ、第3、第4コンデンサ10a,10bが充
電され、第3コンデンサ10aの充電後、第3コ
ンデンサ10aの充電電圧による電流が配線イン
ダクタンス9a、両電源1a,1bに流れて両電
源1a,1bに帰還されるとともに、第4コンデ
ンサ10bの充電後、第4コンデンサ10bの充
電電圧による電流が配線インダクタンス9b、両
電源1bに流れて両電源1a,1bに帰還され
る。
このとき、たとえば充電された第3コンデンサ
10aの両端電圧V′は、前記式と同様に、 となり、前記の式に比べてインダクタンスLが減
少しており、第3コンデンサ10aの容量C3を
大きくするほど、電圧V′が低減してオフ状態の
第1トランジスタ2aに印加される電圧が低減さ
れることになるとともに、第1スナバ回路12a
の電力損失P′は、前記式と同様に、 P′=1/2・C1・E2・+1/2 ・C1・(V′−E)2・ …… となり、式に式を代入すると、前記損失
P′は、 P′=1/2・C1・E2・+1/2 ・L・C1/C3・I2・ …… と表わされる。なお、第4コンデンサ10bの両
端電圧および第2スナバ回路12bの電力損失は
前記式および式と同様に表わされる。
10aの両端電圧V′は、前記式と同様に、 となり、前記の式に比べてインダクタンスLが減
少しており、第3コンデンサ10aの容量C3を
大きくするほど、電圧V′が低減してオフ状態の
第1トランジスタ2aに印加される電圧が低減さ
れることになるとともに、第1スナバ回路12a
の電力損失P′は、前記式と同様に、 P′=1/2・C1・E2・+1/2 ・C1・(V′−E)2・ …… となり、式に式を代入すると、前記損失
P′は、 P′=1/2・C1・E2・+1/2 ・L・C1/C3・I2・ …… と表わされる。なお、第4コンデンサ10bの両
端電圧および第2スナバ回路12bの電力損失は
前記式および式と同様に表わされる。
したがつて、前記実施例によると、第3ダイオ
ード11aのアノードおよび第4ダイオード11
bのカソードをそれぞれ第2電源1bの負出力端
子および第1電源1aの正出力端子に接続したこ
とにより、従来に比べて電力損失P′のインダクタ
ンス分が低減される。
ード11aのアノードおよび第4ダイオード11
bのカソードをそれぞれ第2電源1bの負出力端
子および第1電源1aの正出力端子に接続したこ
とにより、従来に比べて電力損失P′のインダクタ
ンス分が低減される。
さらに、前記式から明らかなように、第3コ
ンデンサ10aの容量C3を第1コンデンサ5a
の容量C1よりもはるかに大きくすることにより、
第1スナバ回路12aの蓄積吸収時の損失を大幅
に低減することができ、しかも、第3コンデンサ
10aに蓄積された配線インダクタンス9aのエ
ネルギを第1抵抗6aを介すことなく電源1aに
放出して回生することができる。
ンデンサ10aの容量C3を第1コンデンサ5a
の容量C1よりもはるかに大きくすることにより、
第1スナバ回路12aの蓄積吸収時の損失を大幅
に低減することができ、しかも、第3コンデンサ
10aに蓄積された配線インダクタンス9aのエ
ネルギを第1抵抗6aを介すことなく電源1aに
放出して回生することができる。
そのため、両スナバ回路12a,12bに吸収
された大電圧による電流を両電源1a,1bに帰
還させて両トランジスタ2a,2bを保護するこ
とができるとともに、前記両スナバ回路12a,
12bの電力損失を低減することができ、効率の
向上を図ることができるとともに、両トランジス
タ2a,2bのスイツチング周波数を高くするこ
とができ、両トランジスタの利用率を向上するこ
とができる。
された大電圧による電流を両電源1a,1bに帰
還させて両トランジスタ2a,2bを保護するこ
とができるとともに、前記両スナバ回路12a,
12bの電力損失を低減することができ、効率の
向上を図ることができるとともに、両トランジス
タ2a,2bのスイツチング周波数を高くするこ
とができ、両トランジスタの利用率を向上するこ
とができる。
なお、第1、第2抵抗6a,6bを省いて形成
してもよい。
してもよい。
また、前記実施例では、ハーフブリツジ型の電
力変換装置について説明したが、フルブリツジ型
であつてもよいことは勿論である。
力変換装置について説明したが、フルブリツジ型
であつてもよいことは勿論である。
第1図は従来の電力変換装置の結線図、第2図
はこの考案の電力変換装置の1実施例の結線図で
ある。 1a,1b……第1、第2電源、2a,2b…
…第1、第2トランジスタ、3……負荷、5a,
5b……第1、第2コンデンサ、7a,7b……
第1、第2ダイオード、10a,10b……第
3、第4コンデンサ、11a,11b……第3、
第4ダイオード、12a,12b……第1、第2
スナバ回路。
はこの考案の電力変換装置の1実施例の結線図で
ある。 1a,1b……第1、第2電源、2a,2b…
…第1、第2トランジスタ、3……負荷、5a,
5b……第1、第2コンデンサ、7a,7b……
第1、第2ダイオード、10a,10b……第
3、第4コンデンサ、11a,11b……第3、
第4ダイオード、12a,12b……第1、第2
スナバ回路。
Claims (1)
- 【実用新案登録請求の範囲】 交互にスイツチングして直流電源から負荷への
直流電力を交流電力に変換する第1および第2の
スイツチング素子と、 前記第1のスイツチング素子の端子間に設けら
れた第1コンデンサ、第1ダイオードの直列回
路、前記第2のスイツチング素子の端子間に設け
られた第2コンデンサ、第2ダイオードの直列回
路それぞれからなり前記両スイツチング素子に印
加される大電圧を吸収して前記両スイツチング素
子を保護する第1、第2スナバ回路とを備えた電
力変換装置において、 前記第1、第2コンデンサに並列に第3コンデ
ンサ、第3ダイオードの直列回路、第4コンデン
サ、第4ダイオードの直列回路それぞれを設け、 前記第3、第4コンデンサを前記第1、第2コ
ンデンサより大容量に設定するとともに、前記第
3コンデンサ、第3ダイオードでいおの接続点お
よび前記第4コンデンサ、前記第4ダイオードの
接続点を前記直流電源の負出力端子および正出力
端子に接続した電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18869482U JPS5992595U (ja) | 1982-12-13 | 1982-12-13 | 電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18869482U JPS5992595U (ja) | 1982-12-13 | 1982-12-13 | 電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5992595U JPS5992595U (ja) | 1984-06-23 |
JPH0347437Y2 true JPH0347437Y2 (ja) | 1991-10-09 |
Family
ID=30407004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18869482U Granted JPS5992595U (ja) | 1982-12-13 | 1982-12-13 | 電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5992595U (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52132327A (en) * | 1976-04-30 | 1977-11-07 | Toshiba Corp | Power converter circuit utilizing gate turn-off thyristors |
JPS52144738A (en) * | 1976-05-27 | 1977-12-02 | Mitsubishi Electric Corp | Surge absorber circuit for power convertor |
JPS5372127A (en) * | 1976-12-08 | 1978-06-27 | Meidensha Electric Mfg Co Ltd | Inverter device |
JPS552352A (en) * | 1978-06-21 | 1980-01-09 | Mitsubishi Electric Corp | Thyristor inverter |
-
1982
- 1982-12-13 JP JP18869482U patent/JPS5992595U/ja active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52132327A (en) * | 1976-04-30 | 1977-11-07 | Toshiba Corp | Power converter circuit utilizing gate turn-off thyristors |
JPS52144738A (en) * | 1976-05-27 | 1977-12-02 | Mitsubishi Electric Corp | Surge absorber circuit for power convertor |
JPS5372127A (en) * | 1976-12-08 | 1978-06-27 | Meidensha Electric Mfg Co Ltd | Inverter device |
JPS552352A (en) * | 1978-06-21 | 1980-01-09 | Mitsubishi Electric Corp | Thyristor inverter |
Also Published As
Publication number | Publication date |
---|---|
JPS5992595U (ja) | 1984-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04299074A (ja) | 電力変換装置のスナバ回路 | |
JP2957407B2 (ja) | 3レベルインバータ装置 | |
JP2000116120A (ja) | 電力変換装置 | |
JPH07312878A (ja) | 3レベルインバータのスナバ回路 | |
JPH0435994B2 (ja) | ||
JPH0347437Y2 (ja) | ||
JPH08308219A (ja) | チョッパ型dc−dcコンバータ | |
JPH01295675A (ja) | 直流電源装置用スナバ回路 | |
JP3070964B2 (ja) | インバータ装置 | |
JPH0315430B2 (ja) | ||
JPH09312973A (ja) | 直流−直流変換装置 | |
JP2538699Y2 (ja) | フルブリッジ型インバータ | |
JPH1094249A (ja) | チョッパ回路 | |
JPH07337022A (ja) | 補助共振転流回路を用いた電力変換装置 | |
JP7335509B2 (ja) | スイッチング電源、dc-dcコンバータ、及び過電圧抑制回路 | |
JP2000184710A (ja) | トランス絶縁型dc−dcコンバータ | |
JP2528811B2 (ja) | 電力変換装置 | |
JP3821275B2 (ja) | スナバエネルギー回生回路 | |
JPH0517790B2 (ja) | ||
JP2900322B2 (ja) | 電力変換装置における自己消弧素子のスナバ回路 | |
JPS62217864A (ja) | インバ−タのスナバ回路 | |
JPH0231915Y2 (ja) | ||
JPH0521993Y2 (ja) | ||
JPH0336221Y2 (ja) | ||
JP2636330B2 (ja) | スナバ回路 |