JPH0346502Y2 - - Google Patents
Info
- Publication number
- JPH0346502Y2 JPH0346502Y2 JP1984100388U JP10038884U JPH0346502Y2 JP H0346502 Y2 JPH0346502 Y2 JP H0346502Y2 JP 1984100388 U JP1984100388 U JP 1984100388U JP 10038884 U JP10038884 U JP 10038884U JP H0346502 Y2 JPH0346502 Y2 JP H0346502Y2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- diffusion region
- insulating film
- substrate
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 230000001681 protective effect Effects 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 claims 9
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000010409 thin film Substances 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は抵抗体内蔵半導体装置、特にポリシリ
コン抵抗体を内蔵した半導体装置の改良に関す
る。
コン抵抗体を内蔵した半導体装置の改良に関す
る。
(ロ) 従来の技術
従来の抵抗体内蔵半導体装置は第２図の如く、
Ｎ型の半導体基板１１と、基板１１表面に２重に
拡散して形成したＰ型のベース領域１２とN+型
のエミツタ領域１３及びアニユラリング領域１４
と、基板１１を被覆する絶縁膜である酸化膜１６
と、酸化膜１６上に形成されたポリシリコンから
成る抵抗体１７と、酸化膜１６上に形成された抵
抗体１７及び各領域１２，１３等を接続する蒸着
アルミニウムの配線１９より構成されている（例
えば中原紀「IC教室」、（1974）、日本放送出版協
会、P138第３−８図）。
Ｎ型の半導体基板１１と、基板１１表面に２重に
拡散して形成したＰ型のベース領域１２とN+型
のエミツタ領域１３及びアニユラリング領域１４
と、基板１１を被覆する絶縁膜である酸化膜１６
と、酸化膜１６上に形成されたポリシリコンから
成る抵抗体１７と、酸化膜１６上に形成された抵
抗体１７及び各領域１２，１３等を接続する蒸着
アルミニウムの配線１９より構成されている（例
えば中原紀「IC教室」、（1974）、日本放送出版協
会、P138第３−８図）。
(ハ) 本考案が解決しようとする問題点
従来の抵抗体内蔵半導体装置では絶縁膜である
酸化膜上にそのまま蒸着アルミニウムで配線して
いた。しかしながら、デバイス製造上酸化膜はプ
ラズマや弗酸等によるエツチングで削られたり、
各種処理時の機械的衝撃にさらされることにな
る。当然酸化膜の薄い部分ほどこれらの悪影響を
受け、酸化膜が極端に薄くなつたりピンホール等
の損傷を起す場合がある。これらの酸化膜上にそ
のまま蒸着アルミニウムで配線すると特に薄い部
分や損傷を受けた部分で絶縁破壊を起すという欠
点があつた。
酸化膜上にそのまま蒸着アルミニウムで配線して
いた。しかしながら、デバイス製造上酸化膜はプ
ラズマや弗酸等によるエツチングで削られたり、
各種処理時の機械的衝撃にさらされることにな
る。当然酸化膜の薄い部分ほどこれらの悪影響を
受け、酸化膜が極端に薄くなつたりピンホール等
の損傷を起す場合がある。これらの酸化膜上にそ
のまま蒸着アルミニウムで配線すると特に薄い部
分や損傷を受けた部分で絶縁破壊を起すという欠
点があつた。
(ニ) 問題点を解決するための手段
本考案は斯上した欠点に鑑みてなされ、配線下
で少なくとも絶縁膜の特に薄い部分に抵抗体材料
を付着させる事により、従来の欠点を除去するこ
とにある。
で少なくとも絶縁膜の特に薄い部分に抵抗体材料
を付着させる事により、従来の欠点を除去するこ
とにある。
(ホ) 作用
本考案により、配線下で絶縁膜の特に薄い部分
に抵抗体材料を付着するので実質的に絶縁膜が厚
くなり、絶縁破壊による耐圧不良、リーク不良等
を防止する事ができた。
に抵抗体材料を付着するので実質的に絶縁膜が厚
くなり、絶縁破壊による耐圧不良、リーク不良等
を防止する事ができた。
(ヘ) 実施例
実施例に依る抵抗体内蔵半導体装置は第１図イ
の如く、半導体基板１と、基板１に形成されたベ
ース領域２とエミツタ領域３とアニユラリング領
域４から成る回路素子５と、基板１表面を被覆す
る絶縁膜である酸化膜６と、酸化膜６上に設けた
不純物がドープされた所定の比抵抗をもつポリシ
リコンより成る抵抗体７と、酸化膜の特に薄い部
分の上に設けた抵抗体材料より成る保護膜８と、
抵抗体７及び回路素子５を接続する蒸着アルミニ
ウムより成る配線９とで構成されている。
の如く、半導体基板１と、基板１に形成されたベ
ース領域２とエミツタ領域３とアニユラリング領
域４から成る回路素子５と、基板１表面を被覆す
る絶縁膜である酸化膜６と、酸化膜６上に設けた
不純物がドープされた所定の比抵抗をもつポリシ
リコンより成る抵抗体７と、酸化膜の特に薄い部
分の上に設けた抵抗体材料より成る保護膜８と、
抵抗体７及び回路素子５を接続する蒸着アルミニ
ウムより成る配線９とで構成されている。
本考案の最も特徴とする点は酸化膜６の特に薄
い部分に保護膜８を設けた事にある。この構造に
よれば薄い酸化膜部分は保護膜８によつて実質的
に厚い酸化膜と同等になり、この上に配線９を設
けても絶縁破壊が起ることはない。またこの保護
膜８は抵抗体７を形成するためのポリシリコンエ
ツチングと同時に形成できるので、工程が複雑に
なることもなく簡単に形成できる。
い部分に保護膜８を設けた事にある。この構造に
よれば薄い酸化膜部分は保護膜８によつて実質的
に厚い酸化膜と同等になり、この上に配線９を設
けても絶縁破壊が起ることはない。またこの保護
膜８は抵抗体７を形成するためのポリシリコンエ
ツチングと同時に形成できるので、工程が複雑に
なることもなく簡単に形成できる。
第１図ロに保護膜８を抵抗体７から薄い酸化膜
部分まで延在させた例を示す。第１図イの場合で
は抵抗体７と保護膜８は分離しているので当然保
護膜８のポリシリコンが抵抗体７の抵抗値を変化
させることはない。また第１図ロの場合でも保護
膜８は蒸着アルミニウムの配線９下にあるので抵
抗体７の抵抗値を変化させることはない。
部分まで延在させた例を示す。第１図イの場合で
は抵抗体７と保護膜８は分離しているので当然保
護膜８のポリシリコンが抵抗体７の抵抗値を変化
させることはない。また第１図ロの場合でも保護
膜８は蒸着アルミニウムの配線９下にあるので抵
抗体７の抵抗値を変化させることはない。
本考案による抵抗体内蔵半導体装置は以下の様
に形成できる。半導体基板１としてＮ型半導体基
板を用い、基板１に選択拡散によりＰ型のベース
領域２とN+型のエミツタ領域３及びガードリン
グ領域４を二重に拡散して回路素子５を形成す
る。尚回路素子５は上記したトランジスタの他に
集積回路でも良い。基板１表面は拡散等の熱処理
あるいはCVD法で形成される酸化膜６で被膜さ
れており、この酸化膜６には選択拡散用のパター
ンニング等により特に薄い部分がある。第１図イ
の例ではアニユラリング領域４上の酸化膜がそれ
である。酸化膜６上にCVD法によりポリシリコ
ン層を形成する。このポリシリコン層を所望の抵
抗体形状と保護したい酸化膜部分を残してエツチ
ングし、抵抗体７と保護膜８を形成する。配線９
はアルミニウムの蒸着により形成し、ベースおよ
びエミツタ領域２，３上の電極孔を介してオーミ
ツク接触し、酸化膜６及び保護膜８上を延在させ
て抵抗体７の端部と接続する。
に形成できる。半導体基板１としてＮ型半導体基
板を用い、基板１に選択拡散によりＰ型のベース
領域２とN+型のエミツタ領域３及びガードリン
グ領域４を二重に拡散して回路素子５を形成す
る。尚回路素子５は上記したトランジスタの他に
集積回路でも良い。基板１表面は拡散等の熱処理
あるいはCVD法で形成される酸化膜６で被膜さ
れており、この酸化膜６には選択拡散用のパター
ンニング等により特に薄い部分がある。第１図イ
の例ではアニユラリング領域４上の酸化膜がそれ
である。酸化膜６上にCVD法によりポリシリコ
ン層を形成する。このポリシリコン層を所望の抵
抗体形状と保護したい酸化膜部分を残してエツチ
ングし、抵抗体７と保護膜８を形成する。配線９
はアルミニウムの蒸着により形成し、ベースおよ
びエミツタ領域２，３上の電極孔を介してオーミ
ツク接触し、酸化膜６及び保護膜８上を延在させ
て抵抗体７の端部と接続する。
(ト) 考案の効果
本考案に依れば配線下で特に薄い酸化膜部分は
保護膜８によつて保護されるため、この部分の絶
縁破壊による耐圧不良、リーク不良をほとんど防
止することができる。その結果初期の不良率減少
と長期信頼性の大幅な向上が図れる。また本考案
はポリシリコンエツチング時のマスク変更だけで
製造工程を複雑にする事もなく簡単に実施でき
る。
保護膜８によつて保護されるため、この部分の絶
縁破壊による耐圧不良、リーク不良をほとんど防
止することができる。その結果初期の不良率減少
と長期信頼性の大幅な向上が図れる。また本考案
はポリシリコンエツチング時のマスク変更だけで
製造工程を複雑にする事もなく簡単に実施でき
る。
第１図イ及びロは本考案を説明する断面図、第
２図は従来例を説明する断面図である。 主な図番の説明、１は半導体基板、５は回路素
子、６は酸化膜、７はポリシリコンより成る抵抗
体、８はポリシリコンより成る保護膜、９は蒸着
アルミニウムより成る配線である。
２図は従来例を説明する断面図である。 主な図番の説明、１は半導体基板、５は回路素
子、６は酸化膜、７はポリシリコンより成る抵抗
体、８はポリシリコンより成る保護膜、９は蒸着
アルミニウムより成る配線である。
Claims (1)
- 【実用新案登録請求の範囲】 一導電型の半導体基板と、該基板の表面に形成
した回路素子を形成するための逆導電型の拡散領
域と、該拡散領域の外側の前記基板表面に形成し
た第２の拡散領域と、前記基板の表面を被覆する
絶縁膜と、該絶縁膜の上に設けたポリシリコン抵
抗体と、前記絶縁膜に開孔したコンタクトホール
を介して前記回路素子を形成するための拡散領域
にコンタクトし、且つ前記第２の拡散領域上の絶
縁膜の上を通過して前記ポリシリコン抵抗体に接
続する電極配線とを具備する抵抗体内蔵半導体装
置において、 前記絶縁膜は前記第２の拡散領域の上において
拡散領域を設けない前記基板上の絶縁膜よりは薄
い膜厚を有し、前記薄い膜厚部分に前記ポリシリ
コン抵抗体の形成と同時形成した前記ポリシリコ
ン抵抗体と同一材料から成る保護膜を形成し、該
保護膜の上に前記電極配線を延在させたことを特
徴とする抵抗体内蔵半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10038884U JPS6115755U (ja) | 1984-07-03 | 1984-07-03 | 抵抗体内蔵半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10038884U JPS6115755U (ja) | 1984-07-03 | 1984-07-03 | 抵抗体内蔵半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6115755U JPS6115755U (ja) | 1986-01-29 |
| JPH0346502Y2 true JPH0346502Y2 (ja) | 1991-10-01 |
Family
ID=30659847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10038884U Granted JPS6115755U (ja) | 1984-07-03 | 1984-07-03 | 抵抗体内蔵半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6115755U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02102995U (ja) * | 1989-02-06 | 1990-08-16 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5951549A (ja) * | 1982-09-17 | 1984-03-26 | Nec Corp | 集積回路装置の製造方法 |
-
1984
- 1984-07-03 JP JP10038884U patent/JPS6115755U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5951549A (ja) * | 1982-09-17 | 1984-03-26 | Nec Corp | 集積回路装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6115755U (ja) | 1986-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4920401A (en) | Bipolar transistors | |
| US4280854A (en) | Method of manufacturing a semiconductor device having conductive and insulating portions formed of a common material utilizing selective oxidation and angled ion-implantation | |
| JPH0897310A (ja) | 半導体集積回路装置の製造方法 | |
| US4732872A (en) | Method for making a bipolar transistor and capacitors using doped polycrystalline silicon or metal silicide | |
| US3424627A (en) | Process of fabricating a metal base transistor | |
| KR920007448B1 (ko) | 반도체장치 및 그 제조방법 | |
| US3454846A (en) | High frequency transistor having a base region substrate | |
| JPH0346502Y2 (ja) | ||
| US4985367A (en) | Method of manufacturing a lateral transistor | |
| JP2695812B2 (ja) | 半導体装置 | |
| JPS61150376A (ja) | 半導体装置 | |
| JP2000252290A (ja) | 半導体装置とその製造方法 | |
| JPS605068B2 (ja) | Ｍｏｓ形半導体装置 | |
| JP2719569B2 (ja) | 半導体装置 | |
| JP2668528B2 (ja) | 半導体装置の製造方法 | |
| JPH0213829B2 (ja) | ||
| JPH0654794B2 (ja) | 半導体集積回路 | |
| JPH02192724A (ja) | 半導体装置およびその製造方法 | |
| KR0152897B1 (ko) | 바이폴라소자 및 그 제조방법 | |
| KR930007586Y1 (ko) | 타이타늄 실리사이드를 이용한 다층 금속층 구조 | |
| JP2850639B2 (ja) | 半導体装置 | |
| JPH0157506B2 (ja) | ||
| KR940016486A (ko) | 반도체 접속장치 제조방법 | |
| JPS627703B2 (ja) | ||
| JPS5931860B2 (ja) | 半導体装置 |