JPH0346461A - 画データ補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、各画素が２値で示される画データを補正する
画データ補正装置に関する。

［従来の技術］ ラインイメージセンサにより原稿画像を１ラインづつ読
み取って得られた画信号を２値化し、黒白画像を得る画
像読取装置がよく知られている。

こめような画像読取装置で、一定濃度の画像を読み取る
場合、原稿を照す光源の光量のムラやラインイメージセ
ンサからの画信号を処理する回路のノイズなどの影響に
より、読取画像の一定の画素の白黒が反転しまう場合が
あった。

［発明が解決しようとする課題］ 従来は、このように部分的に白黒反転した画像を補正す
る場合、−旦画像メモリに画データを１ペ一ジ分格納し
て、マイクロコンピュータによりデータ環を行なうよう
にしていた。

このため、画情報を補正する装置の構成が複雑になリコ
ストが上昇するという問題があった。

本発明は、上記の問題を解決し、装置構成が簡単でコス
トを低下させることができる画データ補正装置を提供す
ることを目的とする。

［課題を解決するための手段］ このために本発明は、画データを１ライン目の先頭から
順次一定ビット数づつ入力して、直前に入力した少なく
とも２ライン分をメモリに格納する一方、その画データ
の入力ごとに、１ライン前および２ライン前の同一位置
の一定ビット数の画データをメモリより読み出し、いま
入力した画データおよびその２ライン前の両データが、
それぞれ一定ビット数全て同一値で、かつ、ｌライン前
の画データが、その両端部の２ビットを除くｌビットの
み他のビットと値の異なる場合に、その１ビットを他の
ビットと同一値に訂正して、その訂正したｌライン前の
画データを補正画データとして順次出力するようにした
ことを特徴としている。

［作用］ １ペ一ジ分の画データを一旦格納する大容量の画像メモ
リや、データ処理を行なうマイクロコンピュータなどが
不要になるので、装置の構成が簡単になり、そのコスト
を低下させることができるようになる。

［実施例］ 以下、添付図面を参照しながら、本発明の実施例を詳細
に説明する。

第１図は、本発明の一実施例に係る画データ補正装置の
ブロック構成図を示したものである。この画データ補正
装置は、ファクシミリ装置に配設されており、図示せぬ
画像受信部により受信して再生された画データを補正し
て、画像記録するプロッタに出力するものである。

図において、ラッチ回路１は１画像受信部より転送され
る画データを１バイトづつ保持するものである。バッフ
ァメモリ２は、ラッチ回路１が保持する画データを順次
入力して直の２ライン分を記憶するものである。ラッチ
回路３およびラッチ回路４は、バッファメモリ２より読
み出される画データをそれぞれ１バイトづつ保持するも
のである。

Ｐ／Ｓ（パラレル／シリアル）変換回路５は、ラッチ回
路３に保持された画データをシリアル信号に変換するも
ので、セレクタ６は、そのシリアル信号と後述する回路
により補正された画データとを選択するものである。判
定テーブル７は、例えば、ＲＯＭ（リードオンリーメモ
リ）ＩＣや論理回路により構成され、ラッチ回路１，３
．４に保持されたそれぞれの両データのビットパターン
に応じて、データ補正の要否および補正データを判定す
るものである。ビット補正回路８は、その判定結果に基
づいて、セレクタ６を切り換え制御して、必要に応じて
所定の補正データを出力するものである。

以上の構成で、図示せぬファクシミリ装置が受信動作を
開始すると、この画データ補正装置には、受信した１ペ
ージの画データが、１ライン目から最終ライン目まで１
バイトづつ順次入力される。

ラッチ回路１は、入力される画データを保持し、バッフ
ァメモリ２はその画データを順次記憶する。

そして、２ライン目の画データが入力されるようになる
と、ラッチ回路ｌが１バイトづつ画データＤ２を出力す
るタイミングに同期して、バッファメモリ２は、１ライ
ン目の同一位置の１バイトの画データＤ８を出力し、ラ
ッチ回路３は、その画データＤ、を保持する。

Ｐ／Ｓ変換回路５は、その画データＤ、をシリアル信号
に変換する。セレクタ６は、通常Ｐ／Ｓ変換回路５側を
選択しており、そのシリアル信号に変換された画データ
Ｄｉを図示せぬプロッタに出力する。これにより、その
プロッタで１ライン目の受信画像が記録される。

次に、３ライン目以降の画データが入力されるようにな
ると、第２図に示すように、画データの補正動作が開始
される。すなわち、いま、ラインｉの画データが１バイ
ト入力されたとすると（処理１０１）、バッファメモリ
２は、上記と同様に、ｌライン前の同一位置の１バイト
の画データＤ１−０を出力すると同時に、２ライン前の
同一位置の１バイトの画データＤｉ−ｚを出力する。そ
して、その画データＤｉ−０をラッチ回路３が、画デー
タＤ１−２をラッチ回路４がそれぞれ保持する（処理１
０２）。

次いで、判定テーブル７は、それらの画データＤ□＋Ｄ
ｉ−４＋ＤＬ−ｚに対して、次のような判定を行なう。

すなわち、まず、ラインｉ−２の画データＤｉ−ａをチ
エツクしく処理１０３）、その１バイトの全ビットがオ
ール″０”またはオール″１”であると（処理１０３の
Ｙ）、次にラインｉの画データＯ工をチエツクする（処
理１０４）。

その両データＤｉがオール１１０　ＰＩまたはオールＩ
ｔ　Ｉ　Ｉ＋で、かつ上記画データＤｉ−ａと異なる値
である場合（処理１０４のＹ）、次にラインｉ−１の画
データＤ、−１をチエツクする（処理１０５）、ここで
、その１バイトの内の１ビットのみが他の７ビットと値
が異なる場合（処理１０５のＹ）、次に値が異なるビッ
トの位置をチエツクする（処理１０６）。

そして、そのビットがｌバイトの内の２ビット目から７
ビット目までの６ビット内にある場合（処理１０６のＹ
）、画データＤｉ−ｘの中の上記１ビットをエラービッ
トと判定する。そして、例えば、他のビットが”１”の
ときには上記１ビットを”■”に補正させ、他のビット
が”Ｏ”のときには”Ｏ”に補正させる所定の補正信号
をビット補正回路８に出力する。

ビット補正回路８は、その補正信号が入力されるとセレ
クタ６をビット補正回路８側に切り換え。

１バイト分のオール”０″またはオール″１”のデータ
を出力する。これにより、セレクタ６からラインｉ−１
の補正された画データＤｉ−０が１バイト図示せぬプロ
ッタに出力される（以上、処理１０７）。

上記動作により、例えば、第３図（ａ）に示すように、
白画像と黒画像の境界となる１ラインで画データがｌビ
ット反転していた場合、それぞれ同図（ｂ）に示すよう
に補正されるようになる。

一方、前記において、画データＤ□−２のｌバイトがオ
ール７１０７１またはオールＩＩ　Ｉ　１１でなかった
場合や（処理１０３のＮ）、画データＤｌが、同様にオ
ール”０”やオール″′１”でなかったり上記画データ
Ｄｉ−ｚと同一値であった場合（処理１０４のＮ）、あ
るいは画データＤｉ−４の全ビットが同一値または２ビ
ット以上異なるビットがあった場合（処理１０５のＮ）
、さらには値の異なるビットが中の６ビットになかった
場合（処理１０６のＮ）、判定テーブル７は前記補正信
号を出力しない。この場合、ビット補正回路８はセレク
タＧをＰ／Ｓ変換回路５側を選択した状態に保持する。

これにより、ラインｉ−１の画データＤ□−１がそのま
まプロッタに出力される（処理１０８）。

いま１例えば、第４図（ａ）に示すように、ラインｉ−
１の２つの画素ｅｉと８２とが反転した画像を受信して
、この装置により、各ラインの画データが、同図Ｂｊ、
Ｂｊ＋ｘｐＢＪ＋ｚというように、１頃次１バイトづつ
判定されたとする。すると、ラインｉ−１の画データは
、バイトＢＪとＢＪ＋２のときに、それぞれ画素ｅ１と
ｅ２とが補正され、プロッタでは、同図（ｂ）に示すよ
うに正しい画像が記録されるようになる。

このように、主走査方向の直線や画像の輪郭部に白黒反
転した画素があると、その画素が補正されて、自然な画
像が得られるようになる。

また、本実施例では、従来のような大容量の画像メモリ
やマイクロコンピュータを用いず、簡単なハードウェア
のみで装置を構成している。これにより、装置の構成が
簡単になり、そのコストを低下させることができるよう
になる。

なお、上述の実施例では、第２図で説明したように、ラ
インｉとラインｉ−２の画データが、オール”１”とオ
ール”Ｏ”の場合に、ラインｉ−１の画データを補正す
るようにしたが、ラインｉとラインｉ−２の画データが
、ともにオール″１”またはオール″０”の場合に、同
様に画データのビット補正を行なうようにしてもよい。

その場合も、第４図に示したような画像補正は同様に実
行できると共に、第５図（ａ）に示すように、白画像の
中に１つ反転した画素ｅ、があったり、黒画像の中に１
画素ｅ、があった場合、同図（ｂ）に示すように、それ
らが補正されるようになる。

また、上述の実施例では、各ラインの画データは、１バ
イトづつずらせながら順次チエツクし、各チエツクにお
いて１バイトの両端のビットの反転については無視する
ようにしたので、その両端のビットは補正不能になる。

そこで１両端のビットも補正するようにして１バイトチ
エツクすると、１ビットづらせた状態で、同様に１バイ
トチエツクするようにすれば、全ビットに対して補正す
ることができるようになる。

［発明の効果］ 以上のように、本発明によれば１画データを順次一定ビ
ット数づつ入力して、直前に入力した２ライン分をメモ
リに格納する一方、その画データの入力ごとに、その画
データ、その１ライン前および２ライン前のそれぞれの
画データの状態を判定して、一定条件を満足する場合に
、ｌライン前の画データに対して所定のビット訂正を行
なって補正画データとして取り出すようにしたので、装
置の構成が簡単になり、そのコストを低下させることが
できるようになる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る画データ画データ補正
装置のブロック構成図、第２図は画データの補正処理を
示す動作フローチャート、第３図は補正される画データ
の例を示す説明図、第４図は補正される受信画像の一例
を示す説明図、第５図は他の実施例において補正される
受信画像の一例を示す説明図である。 １．３．４・・・ラッチ回路、２・・・バッファメモリ
、５・・・Ｐ／Ｓ（シリアル／パラレル）変換回路、６
・・・セレクタ、７・・・判定テーブル、８・・・ビッ
ト補正回路。 トロ〉へど ＠４％候η鳴ｄぐ 第 ３ 図 （ａ） （ｂ） 第 図 （ａ） ９Ｍ （ｂ） ◇ 第 図 （ａ） （ｂ） ４

Claims (1)

【特許請求の範囲】
1. 　各画素が２値で示されている各ラインの画データを補
   正する画データ補正装置において、画データを１ライン
   目の先頭から順次一定ビット数づつ入力する画データ入
   力手段と、直前に入力した少なくとも２ライン分を格納
   するメモリと、画データを一定ビット数入力するごとに
   １ライン前および２ライン前の同一位置の一定ビット数
   の画データを上記メモリより読み出す画データ読出手段
   と、入力した画データおよび読み出した２ライン前の画
   データがそれぞれ一定ビット数全て同一値で、かつ読み
   出した１ライン前の画データがその両端部の２ビットを
   除く１ビットのみ他のビットと値の異なる場合にその１
   ビットを他のビットと同一値に訂正する画データ訂正手
   段と、訂正した１ライン前の画データを順次出力する補
   正画データ出力手段とを備えていることを特徴とする画
   データ補正装置。