JPH034584A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH034584A
JPH034584A JP14046789A JP14046789A JPH034584A JP H034584 A JPH034584 A JP H034584A JP 14046789 A JP14046789 A JP 14046789A JP 14046789 A JP14046789 A JP 14046789A JP H034584 A JPH034584 A JP H034584A
Authority
JP
Japan
Prior art keywords
resistor
printed
integrated circuit
insulating layer
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14046789A
Other languages
English (en)
Inventor
Hiroshi Noguchi
博司 野口
Koji Takemoto
竹本 宏二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14046789A priority Critical patent/JPH034584A/ja
Publication of JPH034584A publication Critical patent/JPH034584A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はテレビ、VTR,オーディオ機器等の電子通信
機器の電気回路に使用することのできる混成集積回路装
置に関するものである。
従来の技術 従来より、混成集積回路装置の実装密度を高める手段と
して印刷抵抗を用いている。この場合、印刷抵抗は単層
又は多層の層毎に形成している。
従来例を第5図、第6図に示す、第5図は従来の混成集
積回路装置の単層の場合の例で、同図(a)は抵抗体部
分の断面図、同図ら)は同斜視図を表わし、第6図は従
来の混成集積回路装置の多層の場合の例で、抵抗体部分
の断面図を表わす。
第5図および第6図において、21.22は単層の印刷
抵抗低、23は導体、24は基板、25は多層の下層印
刷抵抗体、26は絶縁層、27は多層の上層印刷抵抗体
、28はトリミング溝である。
発明が解決しようとする課題 しかしながら上記従来例では、 (1)印刷抵抗の占有面積は各本体の面積及びトリミン
グ等のためのデッドスペースの合計だけ必要で実装密度
を高める上での障害となる。
(2)多層の場合に限り (a)トリミング時に絶縁層26が破壊して抵抗値に悪
影響を及ぼす。
い)絶縁層26は数10μ肩と薄く、その下に導体等が
あるとトリミング時に損傷を与える恐れがある。
(C)  各層毎に抵抗トリミング工程があり工数が多
くなる。
(d)  下層の抵抗体をトリミングした後に絶縁層形
成等の熱処理があり最終的な抵抗値の制御が難しい等の
問題点がある。
本発明は前記問題点に鑑み、実装密度を高め、印刷抵抗
を精度良く作り、工数を削減する混成集積回路装置を提
供することを目的とするものである。
課題を解決するための手段 る 上記の問題点を解決す工ための本発明の混成集積回路装
置は、ホーロー基板上に、珪化チタン系印刷抵抗を形成
し、前記印刷抵抗体の一部分上に無機がラス系又は有機
系絶縁層を形成し、前記絶縁層上に前記印刷抵抗とクロ
スオーバーして、珪化チタンあるいは有機系の印刷抵抗
体を形成したものである。
作用 本発明は上記の構成により、印刷抵抗の占有面積を減ら
し、実装密度を高めることができる。また印刷抵抗のト
リミングは全てホーロー基板上で行ない、且つ、最後に
一括して行えるため、抵抗値の精度が従来例では5%〜
10%のバラツキがあるのに対し本発明では1%以下に
することが可能である。さらに、トリミングの工数を減
らすことができるものである。
実施例 以下、本発明の一実施例の混成集積回路装置について図
面を参照しながら説明する。第1図は本発明の第1の実
施例における混成集積回路装置の印刷抵抗部分の断面図
、第2図は同じく印刷抵抗部分の斜視図を示す。
第1図、第2図において、lは下層の珪化チタン系の印
刷抵抗体、2は硼珪酸ガラス等の無機ガラス系絶縁層、
3は珪化チタン系印刷抵抗1とクロスオーバーする珪化
チタン系印刷抵抗体、4はCu等の導体、5はホーロー
基板、6はトリミング溝である。
上記の構成要素を有する混成集積回路装置の形成方法に
ついて以下説明する。珪化チタンを生成分とする印刷抵
抗体1を基板5上に印刷、乾燥後925°C前後の温度
でN2中で焼成する。その後、無機ガラス系の絶縁層2
を印刷抵抗体1の上に印刷、乾燥し、そして925℃前
後の温度でN2中で焼成する。その後、印刷抵抗体1と
は絶縁層2で電気的に絶縁され、印刷抵抗体1とクロス
オーバーする珪化チタン系の印刷抵抗体3を印刷、乾燥
したのち925°C前後の温度でN8中で焼成し形成す
る。
このようにして絶縁層2で電気的に絶縁された重なり合
う印刷抵抗体1.3を形成する。抵抗体l。
3のトリミングはその後−括して行なう。
ちなみにCu等の導体4は下層印刷抵抗体1の形成前に
形成しておく。
以上のように実施例によれば、下層抵抗体1の一部分を
絶縁層2で覆い、その絶縁層2上で上層抵抗体3を下層
抵抗体1にクロスオーバーして形成することにより、実
装密度を高め、抵抗を精度良くトリミングしトリミング
工数を凍らすことができる。
第3図は本発明の第2の実施例における混成集積回路装
置の印刷抵抗部分の断面図、第4図は同じく印刷抵抗部
分の斜視図を示す。
第3図、第4図においてl、4〜6は第1図、第2図と
同様に、各々、1は下層の珪化チタン系印刷抵抗体、4
はCu等の導体、5はホーロー基板、6はトリミング溝
を表わす。11はエポキシ樹脂等の有機系絶縁層、12
はカーボン等を主成分とする有機系印刷抵抗体である。
珪化チタン系の印刷抵抗体lを印刷、乾燥後、925°
C前後の温度でNtにて焼成した後に、有機系絶縁層1
1を印刷抵抗体1の上に印刷する。そしてその後50℃
〜200°C程度の温度で硬化させ、その後印刷抵抗体
1と絶縁層11で電気的に絶縁され、印刷抵抗体lとク
ロスオーバーする有機系印刷抵抗体12を印刷し150
°C〜200°C程度の温度で硬化させる。このように
して絶縁層11で電気的に絶縁された重なり合う印刷抵
抗体112を形成する。
以上のように本実施例によれば第1の実施例と同様の効
果を奏するとともに、絶縁層を第1の実施例よりも低温
で形成することができる。
発明の効果 以上のように本発明によれば、下層抵抗体の一部分を絶
縁層で覆い、その絶縁層上で上層抵抗体を下層抵抗体に
クロスオーバーして形成することにより、実装密度を高
め、抵抗を精度良くトリミングし、トリミングの工数を
減らすことができる。
【図面の簡単な説明】
第1図は本発明の第1の実施例における混成集積回路装
置の印刷抵抗体部分の断面図、第2図は同抵抗体部分の
斜視図、第3図は本発明の第2の実施例における混成集
積回路装置の印刷抵抗体部分の断面図、第4図は同抵抗
体部分の斜視図、第5図(a)は従来例における単層混
成集積回路装置の抵抗体部分の断面図、同図ら)は同抵
抗体部分の斜視図、第6図は従来例における多層混成集
積回路装置の印刷抵抗体部分の断面図である。 1・・・・・・下層印刷抵抗体(珪化チタン系)、2・
・・・・・絶縁層(無機ガラス系)、3・・・・・・上
層印刷抵抗体(珪化チタン系)、4・・・・・・Cu等
の導体、5・・・・・・ホーロー基板、6・・・・・・
抵抗トリミング溝、11・・・・・・絶縁層 (有機系) 12・・・・・・上層印刷抵抗体(有機系)。

Claims (1)

    【特許請求の範囲】
  1.  ホーロー基板上に形成した珪化チタンを主成分とする
    抵抗体と、前記抵抗体の一部分上に形成した無機ガラス
    と有機系絶縁物の少なくとも一方からなる絶縁層と、前
    記抵抗体上に前記絶縁層を介して形成した珪化チタンを
    主成分とする抵抗体又は有機系抵抗体とを備えることを
    特徴とする混成集積回路装置。
JP14046789A 1989-06-01 1989-06-01 混成集積回路装置 Pending JPH034584A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14046789A JPH034584A (ja) 1989-06-01 1989-06-01 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14046789A JPH034584A (ja) 1989-06-01 1989-06-01 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPH034584A true JPH034584A (ja) 1991-01-10

Family

ID=15269276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14046789A Pending JPH034584A (ja) 1989-06-01 1989-06-01 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH034584A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60214583A (ja) * 1984-04-10 1985-10-26 日本金属株式会社 混成集積回路基板
JPS63306690A (ja) * 1987-06-08 1988-12-14 Hitachi Cable Ltd 酸化物セラミックス系超電導体を用いたハイブリッドic配線回路
JPH01128588A (ja) * 1987-11-13 1989-05-22 Matsushita Electric Ind Co Ltd 混成集積回路装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60214583A (ja) * 1984-04-10 1985-10-26 日本金属株式会社 混成集積回路基板
JPS63306690A (ja) * 1987-06-08 1988-12-14 Hitachi Cable Ltd 酸化物セラミックス系超電導体を用いたハイブリッドic配線回路
JPH01128588A (ja) * 1987-11-13 1989-05-22 Matsushita Electric Ind Co Ltd 混成集積回路装置

Similar Documents

Publication Publication Date Title
JPH034584A (ja) 混成集積回路装置
JPH034585A (ja) 混成集積回路装置
US4991284A (en) Method for manufacturing thick film circuit board device
JPH01128588A (ja) 混成集積回路装置
JPH01290285A (ja) 混成集積回路
JPS6165465A (ja) 厚膜多層基板における膜抵抗体の製造方法
JPS63261796A (ja) 多層ハイブリツドic基板の製造方法
JPS6165464A (ja) 厚膜多層基板における膜抵抗体の製造方法
JPH0239116B2 (ja)
JPS63253659A (ja) 厚膜混成集積回路装置
JPH0219980Y2 (ja)
JPS61208804A (ja) 多層配線基板の製造方法
JPS5820159B2 (ja) 交叉配線を有する薄膜回路基板の製造方法
JPH0138924Y2 (ja)
JPS588159B2 (ja) 多層印刷配線板の製造方法
JPS5915094Y2 (ja) 多層印刷配線板
WO1979000860A1 (en) Ceramic condenser and method of manufacturing the same
JPH0147912B2 (ja)
JPH0745785A (ja) 複合集積回路部品とその製造方法
JP2529037Y2 (ja) 複合基板構造
JPS6154657A (ja) 混成集積回路
JP3695769B2 (ja) 厚膜回路基板の製造方法
JPH05304347A (ja) 厚膜印刷回路基板の製造方法
JPS62213194A (ja) 厚膜回路基板とその製造方法
JPS59150463A (ja) 厚膜抵抗基板の製造方法