JPH0239116B2 - - Google Patents

Description

発明の背景 本発明は一般的にハイブリツド多層回路構造中
の受動部品の正確なトリミングに関し、特に抵抗
器、キヤパシタおよびその他のハイブリツド多層
構造中に埋設された受動部品のためのトリミング
技術に関する。 ハイブリツドマイクロ回路としても知られてい
るハイブリツド多層回路構造は、別個の回路装置
を互いに結合してパツケージする。またこれは一
般にそれぞれが予め定められた導電トレースおよ
び導電バイアスを有する複数の絶縁層を含む。一
般に個別の回路装置は絶縁層の最上部に設置され
る。 多層回路構造を形成するための既知の技術は厚
膜技術および絶縁層テープ技術を含む。厚膜技術
により、各層はそれぞれペースト状で設けてから
焼成される。絶縁層テープ技術によつて各絶縁層
は絶縁層テープから製造される。層は連続的に供
給されて焼成される（テープ伝達過程と呼ばれ
る）か、または層の全ラミネートが一度に焼成さ
れてもよい（共同焼成過程と呼ばれる）。 ハイブリツド多層回路構造を有する正確な抵抗
器および／またはキヤパシタの使用は、一般に回
路要素および個別の回路装置パツキング密度に対
して利用できる領域の間において妥協が成立す
る。例えば正確な抵抗器は、トツプ絶縁層上に印
刷されたトリミング可能な厚膜抵抗器（表面抵抗
器）か、またはトツプ絶縁層の上に個別の回路装
置と共に設けられている個別のチツプ抵抗器いず
れかの形態で使用されてきた。同様にトリミング
可能なキヤパシタはトツプ絶縁層（表面キヤパシ
タ）上に印刷されてもよい。このように抵抗器ま
たはキヤパシタ用のトツプ絶縁層の利用は、他の
やり方で個別の回路装置に利用されるい領域を減
少する。 高いパツキング密度を求める場合には、多層回
路構造の処理において抵抗器およびキヤパシタの
ような能動回路部品を含むように努力される。こ
のような部品はハイブリツド多層回路に埋設され
るが、またはそれらがトツプ絶縁層上に形成され
てもよい。 しかしながら既知の技術による埋設された抵抗
器およびキヤパシタの値は、正確に制御しにく
く、したがつて正確な抵抗器またはキヤパシタが
必要とされる場合には不適切である。さらに埋設
された抵抗器およびキヤパシタは、それらが埋設
されているためにトリミングすることができなか
つた。トツプ絶縁層の上に形成された表面の抵抗
器およびキヤパシタは、レーザトリミングになじ
み易いので、正確な抵抗器およびキヤパシタとし
て使用される。このような表面抵抗器およびキヤ
パシタはガラスバツシベイシヨンで被覆され、ト
リミングは、抵抗材料またはキヤパシタ電極板材
料を選的に除去するためにガラス層を通してカツ
トするレーザ装置で実行される。 表面抵抗器およびキヤパシタの使用に関して考
慮すべき重要なことは、このような受動回路部品
に対して絶縁層上の領域を割当てたために装置の
パツキング密度が減少されることである。さらに
表面抵抗器およびキヤパシタの使用に関して考慮
すべきことは、ガラスパツシベイシヨンを設ける
ための余分な処理ステツプの必要性である。 発明の要約 したがつてハイブリツド多層回路構造の絶縁層
の間に形成される受動部品をトリミングする技術
を提供することは有効である。 またトリミング可能な受動回路部品をガラスパ
ツシベイシヨンを必要としないハイブリツド多層
回路構造中に設けることも有効である。 他の利点は、ハイブリツド多層回路構造中に埋
設されてもよいトリミング可能な受動部品が提供
されることである。 上記および他の利点および特徴は、(a)ハイブリ
ツド多層回路構造の２つの絶縁層の間に受動回路
部品を形成し、(b)焼成された多層回路構造を設け
るために多層回路構造を処理し、(c)受動回路部品
をトリミングするために受動回路部品の材料の一
部を選択的に除去するステツプを含む本発明の方
法によつてもたらされる。

【図面の簡単な説明】

本発明の利点および特徴は、図面と関連した以
下の詳細な説明から当該業者によつて容易に理解
されるものである。 第１図は本発明にしたがつてトリミングされる
ことができる埋設されたトリミング抵抗器を有す
るハイブリツド多層回路構造を示し、 第２図は本発明による埋設された厚膜抵抗器の
トリミングを示している。

【発明の詳細な説明】

以下の詳細な説明および複数の図面において、
同じ要素は同じ参照番号で示されている。 第１図を参照すると、ハイブリツド多層回路構
造１０の層の展開図が示されている。例として多
層回路構造１０は絶縁テープ技術にしたがつて設
けられている。多層回路構造１０は、多数の抵抗
器１３がその上に形成されているボトム絶縁層１
１を含む。さらに論議されるように他の絶縁層１
９がボトム絶縁層１１のトツプに積層され、それ
によつてボトム絶縁層の上に形成された抵抗器１
３および他の受動回路素子を被覆する。したがつ
て抵抗器１３は、埋設された抵抗器として参照さ
れる。時に示されていないが、埋設されたキヤパ
シタが絶縁層１１，１９の間に形成されてもよ
い。 導体１５は端子を埋設された抵抗器１３に対す
る端子を形成し、また抵抗器１３に導電接続され
る。さらに導体１５はボトム層１１の底部へと通
じる金属部１７に導電結合される。金属部１７
は、トリミングするために埋設された抵抗器１３
の値の試験を可能にする。図示されていないが、
金属部１７に導体１５は導電アクセスすることを
容易にするためにボトム絶縁層１１の底部の上に
形成される。 例として埋設された抵抗器１３は、標準厚膜技
術を使用するか、もしくはこのような抵抗器が形
成される他の技術（例えば薄膜技術）により製造
される。特殊な例として導体１５に対する金属部
が、絶縁層１１のトツプ表面上にスクリーン印刷
されてもよいし、また抵抗器１３が絶縁層１９の
底面上にスクリーン印刷されてもよい。このこと
によつて、乾燥されただけのペースト上に印刷し
なくてもよいし、さらに層を印刷されて平坦では
ない可能性のあるスクリーン印刷されたものの上
に印刷する必要がなくなる。さらに第２の層が乾
燥されている間に、第２のペーストが第１のペー
ストに対して反応する可能性を避ける。 特別な例として、絶縁層１１はデユポン社（E.
I.Du Pont De Nemours Company of
Wilmington，Delaware）によつて＃851ATの
表示で市販されているセラミツクテープから成
る。抵抗器１３は、デユポンからの市販されてい
るシリーズ1900抵抗器材料で形成されてもよい。
導体１５はデユポンから市販されている5717D厚
膜ペーストから成り、また金属部はデユポンから
市販されている5718D厚膜ペーストから成る。上
記の材料は、全て約850℃の焼成温度による低温
の共焼成処理と共に使用されてもよい。 さらにハイブリツド多層回路構造１０は、ボト
ム絶縁層１１と同じセラミツクテープから成る内
部絶縁層１９，２１，２３を含む。内部絶縁層１
９，２１，２３は予め定められた導体、金属部お
よび埋設された回路素子を含む。内部絶縁層２１
はダイボンドパツド２９を含むものとして示さ
れ、一方内部絶縁層２３はダイ用切欠け部を有す
るものとして示されている。ワイヤボンド絶縁層
２５は導体トレースを含み、金属部は内部絶縁層
２３の上部に設置され、また内部絶縁層２３のダ
イ用切欠け部と共に整列したダイ用切欠け部も具
備している。ダイ用切欠け部はダイボンパツド２
９に接着される装置（示されていない）のために
容洞を提供する。このような装置は、ワイヤ接着
によつてワイヤボンド絶縁層２５の導体トレース
に結合されている。 ガラスまたは導電材料のパツケージシール層２
７は、多層回路構造１０の外部周縁を取囲んでお
り、また個別の回路装置（図示されていない）が
多層回路構造１０に接着され、ワイヤで結合され
た後、パツケージを密封するためのカバーを容け
るようになつている。実際にさらにパツケージシ
ール層は閉じた空洞を形成するように使用されて
もよい。 上記の多層回路構造１０は単に例示として概略
的に図示され、説明されているだけであり、実際
的な装置は異なる層および構造を含んでもよいこ
とが理解されるべきである。例えば内部絶縁層お
よびワイヤボンド層はダイ用切欠け部がなくても
よく、ダイボンドパツドはワイヤボンド層上に設
けられてもよい。 ハイブリツド多層回路構造１０がセラミツクテ
ープ技術の１つのような既知の技術により適切に
製造された後、個別の回路装置（示されていな
い）が多層回路構造１０に接着され、ワイヤで結
合され、その結果得られた構造は密封される。し
たがつて封鎖されたパツケージが抵抗器トリミン
グに対して準備される。 第２図を参照すると、密封された多層回路構造
１０の中に埋設された抵抗器１３は、既知のレー
ザトリミング装置でトリミングされる。抵抗器１
３の外形形状はボトム層１１の底部を通じて認め
ることができ、またレーザトリミング装置と整列
される。レーザは抵抗器材料だけでなく、ボトム
絶縁層１１をも通過しなくてはならず、複数のレ
ーザパスが必要である。トリミングに応じて増加
する抵抗器１３の値は、金属部１７の使用によつ
て測定される。抵抗器１３がトリミングされた
後、ボトム絶縁層１１におけるレーザカツト開口
は、例えば抵抗器材料を流動させないシールガラ
スによつて封印されてもよい。 例としてエレクトロ・サイエンテイフイツク・
インダストリー社のモデル44レーザトリマが以下
のトリムパラメータ、すなわち13.5アンプのＬカ
ツトトリミングモード、5000Hzのレーザパルス
率、0.5mm／secの速度および−15％のカツトオフ
のパラメータで使用されてもよい。−15％のカツ
トオフは、トリミングされている抵抗器の値が所
望の値よりも15％低い値に達したときにトリミン
グが終了されることを表す。 さらに埋設された抵抗器をトリミングする上記
の技術は、埋設されたキヤパシタに使用され、こ
のキヤパシタは既知の方法で製造される。概して
埋設されたキヤパシタは絶縁体によつて分離され
た２枚の導電板を含む。例えば一方の導電板は低
い絶縁層の上面にスクリーン印刷された導電領域
であつてもよく、また絶縁体はスクリーン印刷さ
れた導電領域上にスクリーン印刷された絶縁領域
であつてもよい。他方の導電板は、低い絶縁層上
にスクリーン印刷さらた導電領域および絶縁領域
と一致して低い絶縁層上に延在する絶縁層の底面
上に印刷された導電領域スクリーンであつてもよ
い。その代わりに絶縁領域は絶縁テープであつて
もよい。 埋設されたキヤパシタは、埋設されたキヤパシ
タを含むハイブリツド回路が焼成されて密封され
た後に、選択的にキヤパシタ板の一方または両方
の一部を除去することによつてトリミングされ
る。このような方法で埋設されたキヤパシタをト
リミングすると、その静電容量が減少する。 上記のことは一般的にハイブリツドパツケージ
に対して行われるが、本発明は他のハイブリツド
多層回路構造に適用可能であることが理解される
べきである。 また本発明は積層されたセラミツクテープ構造
のボトム絶縁層上に形成された埋設された抵抗器
およびキヤパシタに制限されないことも理解され
るべきである。例えば埋設されたトリム抵抗器ま
たはキヤパシタは、ワイヤボンド層２５のすぐ下
の内部絶縁層上に形成されてもよい。このように
埋設された抵抗器またはキヤパシタのトリム領域
が設けられるので、ワイヤボンド絶縁層２５を通
過するレーザは導体、金属部またはワイヤボンド
絶縁層上に形成された受動回路部品（例えば抵抗
器）を全く破壊せず、ダメージも与えない。ワイ
ヤボンド層２５の隣りに形成された埋設された抵
抗器またはキヤパシタは、絶縁基体を使用する標
準厚膜技術により製造されたハイブリツド多層回
路構造に対して特に有効である。 さらに本発明は、レーザ通過切断の影響を受け
る絶縁層上に形成された導体または回路構造にダ
メージを与えないレーザ通過切断によつてアクセ
ス可能なトリム領域を有する埋設された抵抗器ま
たはキヤパシタ全てに対して適用可能であること
が理解されるべきである。言い換えると埋設され
た抵抗器またはキヤパシタのトリム領域は適切に
設けられなくてはならない。 上記のことは埋設された抵抗器およびキヤパシ
タをレーザでトリミングすることに関するが、本
発明は選択的に抵抗材料およびキヤパシタ材料を
除去するその他の技術の使用を意図し、研磨、エ
アジエツトまたはウオータジエツトトリミングが
含まれる。また本発明はハイブリツド多層回路構
造に埋設された他の受動回路部品をトリミングす
ることも意図している。 上記の発明は以下を含む複数の効果を提供す
る。本発明は高価なトツプ層領域を使用しないト
リム抵抗器およびキヤパシタを与え、より密度の
高い個別の装置パツキングを可能にする。さらに
本発明はパツシベイシヨン用の余分な処理ステツ
プを必要としないトリム抵抗器およびキヤパシタ
を提供する。また本発明は、既知のハイブリツド
技術により製造されることのできるトリム抵抗器
およびキヤパシタを提供する。 上記の事項は本発明の特別な実施例を説明した
ものであるが、多様な修正および変化が以下の請
求の範囲により定められた発明の技術的範囲から
逸脱することなく当該業者によつて実効されるこ
とができる。

Claims (1)

1. 【特許請求の範囲】 １ ハイブリツド多層回路構造の内部に形成され
   た受動回路部品をトリミングする処理方法におい
   て、 埋設された受動回路部品をハイブリツド多層回
   路構造の２つの絶縁層間に形成し、 焼成された多層回路構造を生成するために多層
   回路構造を焼成処理し、 埋設された受動回路部品を絶縁層の少なくとも
   １つを通して選択的にトリミングするステツプを
   有することを特徴とする処理方法。 ２ 埋設された受動回路部品をトリミングするス
   テツプは、埋設された受動回路部品の材料の一部
   を選択的に除去するステツプを含む請求項１記載
   の処理方法。 ３ 埋設された受動回路部品の材料の一部を選択
   的に除去するステツプは、埋設された受動回路部
   品の材料の一部を選択的にレーザビームで除去す
   るステツプを含む請求項２記載の処理方法。 ４ 埋設された受動回路部品の材料の一部を選択
   的に除去することにより形成された多層回路構造
   中の開口を封印するステツプを含む請求項３記載
   の処理方法。 ５ 埋設された受動回路部品を形成するステツプ
   は、埋設された抵抗器を形成するステツプを含む
   請求項１記載の処理方法。 ６ 埋設された抵抗器を形成するステツプは、厚
   膜抵抗器を形成するステツプを含む請求項２記載
   の処理方法。 ７ 埋設された受動回路部品を形成するステツプ
   は、埋設されたキヤバシタを形成するステツプを
   含む請求項１記載の処理方法。