CN115332225A - 无机中介层结构及无机中介层结构的制作方法 - Google Patents

无机中介层结构及无机中介层结构的制作方法 Download PDF

Info

Publication number
CN115332225A
CN115332225A CN202211261431.4A CN202211261431A CN115332225A CN 115332225 A CN115332225 A CN 115332225A CN 202211261431 A CN202211261431 A CN 202211261431A CN 115332225 A CN115332225 A CN 115332225A
Authority
CN
China
Prior art keywords
inorganic
interposer structure
inorganic interposer
passive components
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211261431.4A
Other languages
English (en)
Inventor
赵作明
华菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Huafeng Jixin Electronics Co ltd
Original Assignee
Beijing Huafeng Jixin Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Huafeng Jixin Electronics Co ltd filed Critical Beijing Huafeng Jixin Electronics Co ltd
Priority to CN202211261431.4A priority Critical patent/CN115332225A/zh
Publication of CN115332225A publication Critical patent/CN115332225A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明实施例提供一种无机中介层结构及无机中介层结构的制作方法，属于半导体封装技术领域。所述无机中介层结构中被嵌入被动元器件，所述无机中介层结构中具有导线，所述导线用于基于该无机中介层结构进行封装的多芯片之间以及芯片与所述被动元器件之间的电传输。将被动元器件嵌入无机中介层结构中，既可以减少外部电路板（例如，基板上）被动元器件所占空间，还可以使芯片与被动元器件之间的通信距离更近；且导线在无机中介层中的布置可以根据多芯片之间通信、芯片与被动元器件之间通信、以及芯片与外部电路板通信进行灵活设计，可以增强基于该无机中介层结构形成的封装结构电路设计的复杂性。

Description

无机中介层结构及无机中介层结构的制作方法
技术领域
本发明涉及半导体封装技术领域，具体地涉及一种无机中介层结构及无机中介层结构的制作方法。
背景技术
在芯片封装中，中介层是多芯片模块或电路板传递电信号的管道，可以充当多颗裸片和电路板之间的连接和通信桥梁。中介层按其组成材料可以分为有机中介层和无机中介层。有机中介层由有填充剂的有机材料等制成，无机中介层可以由玻璃或陶瓷等材料制成。无机中介层基于其良好的机械新能，良好的热导和硅晶元较小的热胀不匹配性，在高功耗，高可靠性，但导线间距要求低的领域会有更好的应用前景。
现有的无机中介层还存在很多可以改进的结构和工艺，例如，提高线宽来满足更多复杂芯片的集成，才能提高芯片封装的结构和性能。
发明内容
本发明实施例的目的是提供一种无机中介层结构，该无机中介层结构可以提高芯片封装的结构和性能。
为了实现上述目的，本发明实施例提供一种无机中介层结构，所述无机中介层结构中被嵌入被动元器件，所述无机中介层结构中具有导线，所述导线用于基于该无机中介层结构进行封装的多芯片之间以及芯片与所述被动元器件之间的电传输。
可选地，所述被动元器件包括电容、电感、电阻和电压调节器。
可选地，所述无机中介层结构为多层结构，所述无机中介层结构的层数根据所述导线的布置和/或所述被动元器件的数量、结构和大小选择。
可选地，所述无机中介层结构的每层结构上设置有穿孔，用于通过所述穿孔进行对准后，对所述无机中介层结构的多层结构进行烧结。
可选地，所述穿孔为金属穿孔，用于连接所述无机中介层结构的多层结构中的所述导线和所述被动元器件，以实现层与层之间通信。
可选地，所述无机中介层结构的材料根据所述被动元器件的热胀系数或所述被动元器件的制造工艺进行选择，其中，所述无机中介层和所述被动元器件的热胀系数的偏差在预设范围内，所述无机中介层和所述被动元器件的制作工艺具有内似性。
可选地，所述无机中介层结构的材料为陶瓷或玻璃。
可选地，所述无机中介层结构包括线路板和侧壁支撑结构，所述无机中介层结构通过所述线路板和所述侧壁支撑结构构成容纳芯片的空间。
本发明实施例还提供一种无机中介层结构的制作方法，所述无机中介层结构的制作方法包括：将导线和被动元器件布置在所述无机中介层结构的至少一层结构上，所述无机中介层结构为多层结构；以及连接所述无机中介层结构的每层结构，所述导线用于基于该无机中介层结构进行封装的多芯片之间以及芯片与所述被动元器件之间的电传输。
可选地，在所述将导线和被动元器件布置在所述无机中介层结构的至少一层结构上之前，所述中介层结构的制作方法还包括：根据所述导线的布置和/或待嵌入所述无机中介层结构的所述被动元器件的数量、结构和大小，确定所述无机中介层结构的层数。
可选地，在所述确定所述无机中介层结构的层数之后，所述中介层结构的制作方法还包括：根据所述导线和所述被动元器件在所述中介层结构的多层结构上的布置，在所述无机中介层结构的每层结构上设置穿孔，用于通过所述穿孔进行对准后，对所述无机中介层结构的多层结构进行烧结。
可选地，所述穿孔为金属穿孔，用于连接所述无机中介层结构的多层结构中的所述导线和所述被动元器件，以实现层与层之间通信。
可选地，所述被动元器件包括电容、电感、电阻和电压调节器。
可选地，所述无机中介层结构的材料根据所述被动元器件的热胀系数或所述被动元器件的制造工艺进行选择，其中，所述无机中介层和所述被动元器件的热胀系数的偏差在预设范围内，所述无机中介层和所述被动元器件的制作工艺具有内似性。
可选地，所述无机中介层结构的材料为陶瓷或玻璃。
可选地，所述无机中介层结构包括线路板和侧壁支撑结构，无机中介层结构的制作方法还包括：连接所述线路板和所述侧壁支撑结构，所述无机中介层结构通过所述线路板和所述侧壁支撑结构构成容纳芯片的空间。
通过上述技术方案，本发明实施例将被动元器件嵌入无机中介层结构中，既可以减少外部电路板（例如，基板上）被动元器件所占空间，还可以使芯片与被动元器件之间的通信距离更近；且导线在无机中介层中的布置可以根据多芯片之间通信、芯片与被动元器件之间通信、以及芯片与外部电路板通信进行灵活设计，可以增强基于该无机中介层结构形成的封装结构电路设计的复杂性。
本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：
图1是本发明实施例提供的无机中介层结构的切面示意图；
图2是示例无机中介层结构制作的示意图；
图3本发明实施例提供的无机中介层结构的制作方法的流程示意图。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
图1是本发明实施例提供的无机中介层结构的切面示意图，请参考图1，所述无机中介层结构中被嵌入被动元器件，所述无机中介层结构中具有导线，所述导线用于基于该无机中介层结构进行封装的多芯片之间以及芯片与所述被动元器件之间的电传输。
本发明实施例优选的所述无机中介层结构的材料为陶瓷或玻璃。
本发明实施例优选的所述被动元器件包括电容、电感、电阻和电压调节器等。
以示例说明，可以将设计在外部电路板（例如，基板上）的被动元器件嵌入无机中介层结构中，既可以减少基板上被动元器件和导线所占空间，还可以使基于该无机中介层结构进行封装的芯片与被动元器件之间、以及被动元器件之间的通信距离更近。
所述无机中介层中还具有导线，可以进一步缩短通信距离，保证电器件之间的通信质量，同时导线的布置可以根据多芯片之间通信、芯片与被动元器件之间通信、以及芯片与外部电路板（例如，基板上芯片）通信进行灵活设计，可以增强基于该无机中介层结构形成的封装结构电路设计的复杂性，更适用于高功耗半导体产品。
本发明实施例优选的所述无机中介层结构可以包括线路板和侧壁支撑结构，所述无机中介层结构通过所述线路板和所述侧壁支撑结构构成容纳芯片的空间。
请参考图1，以电容嵌入无机中介层结构为例，线路板中加深的线示出了导线。基于图1为无机中介层结构的侧视图，侧壁支撑结构中加深的横线示出了电容的电极，加深的竖线输出了连接穿孔（后文会详细介绍），也可以看作为导线。
继续参考图1，多个芯片可以位于该无机中介层结构的线路板的上表面，以及线路板和侧壁支撑结构构成容纳芯片的空间，以实现多芯片之间的通信。该优选的无机中介层结构可以在线路板上布置多导线，在侧壁支撑结构内布置被动元器件以及连接穿孔和被动元器件的导线，既可以实现导线和被动元器件的布局，又可以不限制位于线路板和侧壁支撑结构构成的空间的芯片的高度和大小。
进一步优选的，所述无机中介层结构的材料根据所述被动元器件的热胀系数或所述被动元器件的制造工艺进行选择。其中，所述无机中介层和所述被动元器件的热胀系数的偏差在预设范围内，所述无机中介层和所述被动元器件的制作工艺具有内似性。
本发明实施例可以充分利用被动元器件（例如，电容）和无机中介层结构（例如，陶瓷中介层）制造工艺的内似性，以较低成本嵌入被动元器件；被动元器件（例如，电容）和无机中介层结构（例如，陶瓷中介层）可以使用热胀系数相同的材料，不会有应力产生，可靠性不会受影响。基于上述两点，本发明实施例的无机中介层结构可以实现嵌入很多的被动元器件，以增强封装结构电路设计的复杂性。
本发明实施例优选的所述无机中介层结构为多层结构，所述无机中介层结构的层数根据所述导线的布置和/或所述被动元器件的数量、结构和大小选择。
优选的，所述无机中介层结构的每层结构上设置有穿孔，用于通过所述穿孔进行对准后，对所述无机中介层结构的多层结构进行烧结。
进一步优选的，所述穿孔为金属穿孔，用于连接所述无机中介层结构的多层结构中的所述导线和所述被动元器件，以实现层与层之间通信。
请参考图2示出的无机中介层结构的制作过程。图2示出了被动元器件（例如，嵌入式电容、嵌入式电感、嵌入式电阻等）嵌入无机中介层结构的制作过程。以示例说明，被动元器件（例如，电容）和中介层介质（无机材料）可一起嵌入在无机中介层结构的多层结构中，通过穿孔（优选为金属穿孔，或称为金属通孔）对准后，通过高温烧结形成完整的无机中介层结构。其中，高温烧结可以根据无机中介层结构的材料和金属穿孔的材料进行选择，一般可以在700℃-1600℃。图2中垂直的虚线即是对准的穿孔，以实现层与层之间通信，该穿孔还可以连接芯片，以实现多芯片之间、芯片与被动元器件之间、以及芯片与外部电路板之间的通信。图2示出了4层的电容、电感、电阻嵌入无机中介层结构，而所述无机中介层结构的层数可以根据所述导线的布置和/或所述被动元器件的数量、结构和大小进行选择。
需要说明，无机中介层结构中的导线制作过程与被动元器件嵌入无机中介层结构的制作过程类似，此处不再赘述。
图3是本发明实施例提供的无机中介层结构的制作方法的流程示意图；请参考图3，所述无机中介层结构的制作方法可以包括以下步骤：
步骤S110将导线和被动元器件布置在所述无机中介层结构的至少一层结构上，所述无机中介层结构为多层结构。
本发明实施例优选的所述无机中介层结构的材料为陶瓷或玻璃。
本发明实施例优选的所述被动元器件包括电容、电感、电阻和电压调节器等。
优选的，在步骤S110之前，所述中介层结构的制作方法还包括：根据所述导线的布置和/或待嵌入所述无机中介层结构的所述被动元器件的数量、结构和大小，确定所述无机中介层结构的层数。
优选的，在所述确定所述无机中介层结构的层数之后，所述中介层结构的制作方法还包括：根据所述导线和所述被动元器件在所述中介层结构的多层结构上的布置，在所述无机中介层结构的每层结构上设置穿孔，用于通过所述穿孔进行对准后，对所述无机中介层结构的多层结构进行烧结。
本发明实施例优选的所述穿孔为金属穿孔，用于连接所述无机中介层结构的多层结构中的所述导线和所述被动元器件，以实现层与层之间通信。
请参考图2，被动元器件（例如，嵌入式电容、嵌入式电感、嵌入式电阻等）和中介层介质（无机材料）可一起嵌入在无机中介层结构的多层结构中，以通过穿孔（优选为金属穿孔，或称为金属通孔）对准后，通过高温烧结形成完整的无机中介层结构，图2中垂直的虚线即是对准的穿孔，以实现层与层之间通信，该穿孔还可以连接芯片，以实现多芯片之间、芯片与被动元器件之间、以及芯片与外部电路板之间的通信。
本发明实施例优选的所述无机中介层结构的材料根据所述被动元器件的热胀系数或所述被动元器件的制造工艺进行选择，其中，所述无机中介层和所述被动元器件的热胀系数的偏差在预设范围内，所述无机中介层和所述被动元器件的制作工艺具有内似性。
本发明实施例可以充分利用被动元器件（例如，电容）和无机中介层结构（例如，陶瓷中介层）制造工艺的内似性，以较低成本嵌入被动元器件；被动元器件（例如，电容）和无机中介层结构（例如，陶瓷中介层）可以使用热胀系数相同的材料，不会有应力产生，可靠性不会受影响。基于上述两点，本发明实施例的无机中介层结构可以实现嵌入很多的被动元器件，以增强封装结构电路设计的复杂性。
步骤S120：连接所述无机中介层结构的每层结构，所述导线用于基于该无机中介层结构进行封装的多芯片之间以及芯片与所述被动元器件之间的电传输。
承接上述示例，通过高温烧结穿孔，连接无机中介层结构的每层结构，形成完整的无机中介层结构，以实现多芯片之间、芯片与被动元器件之间、以及芯片与外部电路板之间的通信。
请参考图1，本发明实施例优选的所述无机中介层结构包括线路板和侧壁支撑结构，无机中介层结构的制作方法还包括：连接所述线路板和所述侧壁支撑结构，所述无机中介层结构通过所述线路板和所述侧壁支撑结构构成容纳芯片的空间。
以示例说明，分别通过如图2所示的分层制作过程，制作路板和侧壁支撑结构，导线嵌入无机中介层结构的制作过程与被动元器件嵌入无机中介层结构类似。可以在线路板上布置多导线，在侧壁支撑结构内布置被动元器件以及连接穿孔和被动元器件的导线。连接所述线路板和所述侧壁支撑结构，所述无机中介层通过所述线路板和所述侧壁支撑结构构成容纳芯片的空间，既可以实现导线和被动元器件的布局，又可以不限制位于线路板和侧壁支撑结构构成的空间的芯片的高度和大小。
据此，本发明实施例将导线和被动元器件嵌入无机中介层结构中，既可以减少外部电路板（例如，基板上）被动元器件和导线所占空间，还可以使芯片与被动元器件之间的通信距离更近；同时，导线嵌入无机中介层中，而非外接连接线，可以进一步缩短通信距离，保证电器件之间的通信质量，同时导线的布置可以根据多芯片之间通信、芯片与被动元器件之间通信、以及芯片与外部电路板（例如，基板上芯片）通信进行灵活设计，可以增强基于该无机中介层结构形成的封装结构电路设计的复杂性。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (16)

1.一种无机中介层结构，其特征在于，所述无机中介层结构中被嵌入被动元器件，
所述无机中介层结构中具有导线，所述导线用于基于该无机中介层结构进行封装的多芯片之间以及芯片与所述被动元器件之间的电传输。
2.根据权利要求1所述的无机中介层结构，其特征在于，所述被动元器件包括电容、电感、电阻和电压调节器。
3.根据权利要求1所述的无机中介层结构，其特征在于，所述无机中介层结构为多层结构，
所述无机中介层结构的层数根据所述导线的布置和/或所述被动元器件的数量、结构和大小选择。
4.根据权利要求1所述的无机中介层结构，其特征在于，所述无机中介层结构的每层结构上设置有穿孔，
用于通过所述穿孔进行对准后，对所述无机中介层结构的多层结构进行烧结。
5.根据权利要求4所述的无机中介层结构，其特征在于，所述穿孔为金属穿孔，用于连接所述无机中介层结构的多层结构中的所述导线和所述被动元器件，以实现层与层之间通信。
6.根据权利要求1所述的无机中介层结构，其特征在于，所述无机中介层结构的材料根据所述被动元器件的热胀系数或所述被动元器件的制造工艺进行选择，
其中，所述无机中介层和所述被动元器件的热胀系数的偏差在预设范围内，所述无机中介层和所述被动元器件的制作工艺具有内似性。
7.根据权利要求1所述的无机中介层结构，其特征在于，所述无机中介层结构的材料为陶瓷或玻璃。
8.根据权利要求1-7中任意一项所述的无机中介层结构，其特征在于，所述无机中介层结构包括线路板和侧壁支撑结构，所述无机中介层结构通过所述线路板和所述侧壁支撑结构构成容纳芯片的空间。
9.一种无机中介层结构的制作方法，其特征在于，所述无机中介层结构的制作方法包括：
将导线和被动元器件布置在所述无机中介层结构的至少一层结构上，所述无机中介层结构为多层结构；以及
连接所述无机中介层结构的每层结构，
所述导线用于基于该无机中介层结构进行封装的多芯片之间以及芯片与所述被动元器件之间的电传输。
10.根据权利要求9所述的无机中介层结构的制作方法，其特征在于，在所述将导线和被动元器件布置在所述无机中介层结构的至少一层结构上之前，所述中介层结构的制作方法还包括：
根据所述导线的布置和/或待嵌入所述无机中介层结构的所述被动元器件的数量、结构和大小，确定所述无机中介层结构的层数。
11.根据权利要求10所述的无机中介层结构的制作方法，其特征在于，在所述确定所述无机中介层结构的层数之后，所述中介层结构的制作方法还包括：
根据所述导线和所述被动元器件在所述中介层结构的多层结构上的布置，在所述无机中介层结构的每层结构上设置穿孔，用于通过所述穿孔进行对准后，对所述无机中介层结构的多层结构进行烧结。
12.根据权利要求11所述的无机中介层结构的制作方法，其特征在于，所述穿孔为金属穿孔，用于连接所述无机中介层结构的多层结构中的所述导线和所述被动元器件，以实现层与层之间通信。
13.根据权利要求9所述的无机中介层结构的制作方法，其特征在于，所述被动元器件包括电容、电感、电阻和电压调节器。
14.根据权利要求9所述的无机中介层结构的制作方法，其特征在于，所述无机中介层结构的材料根据所述被动元器件的热胀系数或所述被动元器件的制造工艺进行选择，
其中，所述无机中介层和所述被动元器件的热胀系数的偏差在预设范围内，所述无机中介层和所述被动元器件的制作工艺具有内似性。
15.根据权利要求9所述的无机中介层结构的制作方法，其特征在于，所述无机中介层结构的材料为陶瓷或玻璃。
16.根据权利要求9-15中任意一项所述的无机中介层结构的制作方法，其特征在于，所述无机中介层结构包括线路板和侧壁支撑结构，无机中介层结构的制作方法还包括：
连接所述线路板和所述侧壁支撑结构，所述无机中介层结构通过所述线路板和所述侧壁支撑结构构成容纳芯片的空间。
CN202211261431.4A 2022-10-14 2022-10-14 无机中介层结构及无机中介层结构的制作方法 Pending CN115332225A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211261431.4A CN115332225A (zh) 2022-10-14 2022-10-14 无机中介层结构及无机中介层结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211261431.4A CN115332225A (zh) 2022-10-14 2022-10-14 无机中介层结构及无机中介层结构的制作方法

Publications (1)

Publication Number Publication Date
CN115332225A true CN115332225A (zh) 2022-11-11

Family

ID=83914973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211261431.4A Pending CN115332225A (zh) 2022-10-14 2022-10-14 无机中介层结构及无机中介层结构的制作方法

Country Status (1)

Country Link
CN (1) CN115332225A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4522667A (en) * 1980-06-25 1985-06-11 General Electric Company Method for making multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion
WO1988002183A1 (en) * 1986-09-19 1988-03-24 Hughes Aircraft Company Trimming passive components buried in multilayer structures
US20080061427A1 (en) * 2006-09-11 2008-03-13 Industrial Technology Research Institute Packaging structure and fabricating method thereof
JP2008103657A (ja) * 2006-09-20 2008-05-01 Alps Electric Co Ltd 回路モジュールおよびその製造方法
US20140048906A1 (en) * 2012-03-23 2014-02-20 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Fan-Out PoP Device with PWB Vertical Interconnect Units
US20160181169A1 (en) * 2014-12-23 2016-06-23 Intel Corporation Organic-inorganic hybrid structure for integrated circuit packages
CN113809058A (zh) * 2020-06-16 2021-12-17 英特尔公司 包括桥的微电子结构
US20220278021A1 (en) * 2019-07-31 2022-09-01 Tripent Power Llc Aluminum nitride multilayer power module interposer and method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4522667A (en) * 1980-06-25 1985-06-11 General Electric Company Method for making multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion
WO1988002183A1 (en) * 1986-09-19 1988-03-24 Hughes Aircraft Company Trimming passive components buried in multilayer structures
US20080061427A1 (en) * 2006-09-11 2008-03-13 Industrial Technology Research Institute Packaging structure and fabricating method thereof
JP2008103657A (ja) * 2006-09-20 2008-05-01 Alps Electric Co Ltd 回路モジュールおよびその製造方法
US20140048906A1 (en) * 2012-03-23 2014-02-20 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Fan-Out PoP Device with PWB Vertical Interconnect Units
US20160181169A1 (en) * 2014-12-23 2016-06-23 Intel Corporation Organic-inorganic hybrid structure for integrated circuit packages
US20220278021A1 (en) * 2019-07-31 2022-09-01 Tripent Power Llc Aluminum nitride multilayer power module interposer and method
CN113809058A (zh) * 2020-06-16 2021-12-17 英特尔公司 包括桥的微电子结构

Similar Documents

Publication Publication Date Title
US7889509B2 (en) Ceramic capacitor
CN108807297B (zh) 电子封装件及其制法
KR100550480B1 (ko) 다중 계층 어레이 커패시터 및 그 제작 방법
US20150131248A1 (en) Three-dimensional modules for electronic integration
US8895871B2 (en) Circuit board having a plurality of circuit board layers arranged one over the other having bare die mounting for use as a gearbox controller
CN103782381A (zh) 包括在衬底上的管芯以及在管芯上具有开窗的散热器的电子组件
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
GB2437465A (en) Multilayer wiring board, method for manufacturing such multilayer wiring board, and semiconductor device, and electronic device using multilayer wiring board
WO2000063970A1 (fr) Composant modulaire et son procede de production
CN1115169A (zh) 安装基板
JP2019530977A (ja) パワーモジュールおよびパワーモジュールを製造するための方法
US20120206890A1 (en) Method for integration of circuit components into the build-up layers of a printed wiring board
US20190043799A1 (en) Package structure and fabricating method thereof
US9860990B1 (en) Circuit board structure with chips embedded therein and manufacturing method thereof
US20100213592A1 (en) Semiconductor Module, Terminal Strip, Method for Manufacturing Terminal Strip, and Method for Manufacturing Semiconductor Module
CN110268520A (zh) 用于集成功率芯片以及形成散热器的汇流条的方法
CN111696970A (zh) 半导体装置
CN102176450A (zh) 高密度系统级封装结构
EP3644359A1 (en) Z-axis interconnection with protruding component
US8829361B2 (en) Wiring board and mounting structure using the same
KR101394964B1 (ko) 반도체 패키지 및 그 제조 방법
CN115332225A (zh) 无机中介层结构及无机中介层结构的制作方法
CN102157502B (zh) 系统级封装结构
CN201994292U (zh) 高密度系统级封装结构
CN112768362A (zh) 一种嵌入式封装器件制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20221111

RJ01 Rejection of invention patent application after publication