CN112768362A - 一种嵌入式封装器件制备方法 - Google Patents
一种嵌入式封装器件制备方法 Download PDFInfo
- Publication number
- CN112768362A CN112768362A CN201911068899.XA CN201911068899A CN112768362A CN 112768362 A CN112768362 A CN 112768362A CN 201911068899 A CN201911068899 A CN 201911068899A CN 112768362 A CN112768362 A CN 112768362A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- embedded
- chip
- coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 22
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 239000000463 material Substances 0.000 claims abstract description 98
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 238000007747 plating Methods 0.000 claims abstract description 44
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052802 copper Inorganic materials 0.000 claims abstract description 39
- 239000010949 copper Substances 0.000 claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 238000003825 pressing Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 57
- 239000000919 ceramic Substances 0.000 claims description 28
- 238000000576 coating method Methods 0.000 claims description 23
- 239000011248 coating agent Substances 0.000 claims description 17
- 238000005553 drilling Methods 0.000 claims description 9
- 229910000679 solder Inorganic materials 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 238000007650 screen-printing Methods 0.000 claims description 7
- 238000005507 spraying Methods 0.000 claims description 6
- 229910000831 Steel Inorganic materials 0.000 claims description 5
- 239000010959 steel Substances 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 238000007639 printing Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000001723 curing Methods 0.000 claims description 3
- 238000004080 punching Methods 0.000 claims description 3
- 238000007731 hot pressing Methods 0.000 claims description 2
- 238000005259 measurement Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 230000017525 heat dissipation Effects 0.000 abstract description 10
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- 230000008569 process Effects 0.000 description 17
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
一种嵌入式封装器件制备方法，包括：将第一预制件压入第一材料制备第一基板；在第一金属层及第一材料层上设置第一镀层，并制造第一图案；在第一基板第一镀层上贴装芯片；采用第二材料与第一基板第一材料层及第一金属层键合，形成第二材料层；在第二材料层及芯片上制备第二基板，并在芯片的第二基板上贴装第一预制件，获得第二预制件；将第二预制件压入第三材料中，获得嵌入式封装器件。本发明解决了传统嵌入式封装因镀铜工艺厚度有限，导电线路过长，导致镀铜层的散热、导电能力有限，寄生电感过大的问题，提升热导率、介电性能等、可靠性、电导率等关键性能。
Description
技术领域
本发明涉及半导体芯片封装技术领域，更具体地，涉及一种嵌入式封装方法
背景技术
电力电子技术是一种将输入的直流或交流电能转化为所需电能形式并输出的技术，它是通过控制多组功率半导体芯片的开关来实现的。近年来，电力电子技术在电动汽车、高铁、移动通信等热门应用的市场带动下高速发展，使得功率半导体芯片性能不断提升，这主要体现在：功率密度不断提升、开关频率逐渐提高、芯片体积大大缩减。然而单独的功率芯片无法实现任何功能，需要一定的基板材料对芯片进行支撑和散热，并使用引线将功率芯片的各极与电源和用电端互联，还要有一定的粘连材料将各部件固定，这就是半导体封装技术。封装作为连接材料、芯片、器件和应用的桥梁，直接为芯片提供稳定的电磁、机械及散热环境，使芯片稳定正常地工作，并且可通过封装集成实现并拓展芯片的功能范围。
目前常见的半导体封装形式包括两大类：表面贴装式、嵌入式。相较于表面贴装这类传统封装技术，嵌入式封装具有降低封装厚度、提升电气性能、提高散热性能、可实现无引线互联、3D堆叠封装、电磁保护等优势。常规的嵌入式封装就是将芯片埋入基板，使用激光钻孔等方式使得芯片表面端极裸露出来，使用镀铜填空，并最终在表面再布线(RDL)从而引出芯片端极(如IGBT的C、E、G极)。然而，该常规嵌入式封装方案有很大局限性，包括：镀铜工艺厚度有限，导致镀铜层的散热、导电能力有限。而若镀更厚的铜层，将大大增加工艺时间，该成本工业界无法承受。同事，铜层表面是一层很薄的阻焊层，介电性能差，高电压时易击穿封装，导致失效。
针对常规嵌入式封装方案的问题，有研究机构提出“陶瓷嵌入式“，即芯片被上下(A和B)两片芯板夹住，A和B与芯片接触的位置埋入了陶瓷材料，而陶瓷材料高热导率(20～180W/Km)，高介电(1.5kV/mm)性能可以解决上述问题。但随之也带了其他不容忽视的衍生问题：所述陶瓷嵌入式封装，需要在陶瓷正反表面镀铜，实现导电线路，但镀铜材料与陶瓷的结合力很差，高低温循环工作时易出现分层失效。而镀铜层厚度小的问题，依然没有得到解决。另外，目前大多数嵌入式封装，只嵌入了芯片，其他电容电阻和控制单元还是表面贴装，这使得元件之间的线路太长，导致寄生电感过大。
发明内容
为解决传统嵌入式封装因镀铜工艺厚度有限，导电线路过长，导致镀铜层的散热、导电能力有限，寄生电感过大的问题，本发明提出一种嵌入式封装器件制备方法，包括：
S1：将至少一个第一预制件压入第一材料中，制备第一基板；所述第一预制件包括从上至下设置的第一金属层、绝缘层、第二金属层；
S2：去除所有第一金属层上部的第一材料层；在第一金属层及第一材料层上设置第一镀层，并在所述在第一镀层上制造第一图案；
S3：在第一基板第一镀层上贴装芯片；
S4：采用第二材料与第一基板第一材料层及第一金属层键合，形成第二材料层；
S5：在所述第二材料层及芯片上制备第二基板，并在所述芯片的第二基板上贴装第一预制件，获得第二预制件；
S6：将第二预制件压入第三材料中，获得嵌入式封装器件。
所述第一金属层及第二金属层材料为铜，所述绝缘层材料为陶瓷；所述第一材料及第二材料为半固化片或FR4材料或BT材料或EMC材料。
所述第一预制件压入第一材料中的方法为：
根据第一预制件尺寸在第一材料内打至少一个第一通孔，将至少一个第一预制件嵌入第一材料，控制温度及压力，使第一材料与嵌入其中的第一预制件固化成型。
所述S2的镀层采用研磨使得所述第一金属层与第一材料层上的镀层高度一致；在在第一金属层及第一材料层上设置第一镀层的方法包括：化学镀、电镀、测控溅射、物理气相沉积、化学气相沉积。
所述S3包括：
S3.1在第一基板第一镀层上涂覆第一焊料，所述涂敷方法包括：丝网印刷，钢网印刷，点胶，涂敷，喷涂，自动贴片机转移预制件；
S3.2：将芯片转移至焊料上并贴装固定。
所述第二材料为与第一基板相同尺寸的固化或粘合材料；所述在第二材料层及芯片上制备第二基板的方法包括：固化、压合、热压、层压。
所述S5包括：
S5.1：去除所有芯片上部的第二材料层，并在第一镀层上的所述第二材料层制备至少一个贯穿第二材料层至第一镀层表面第二通孔；
S5.2：在所有第二通孔内设置导电区；
S5.3：采用镀层工艺在第二材料层及第一镀层上表面设置第二镀层，并与所述第二通孔内的导电区相连；
S5.4：在所述第二镀层上制造第二图案；
S5.5：在所述第二图案上涂覆第二焊料，所述涂敷方法包括：丝网印刷，钢网印刷，点胶，涂敷，喷涂，自动贴片机转移预制件；
S5.6：将与芯片数量相同个数的第一预制件转移至焊料上并贴装固定。
制备至少一个第二通孔的方法包括：激光钻孔、机械钻孔、蚀刻；所述设置导电联通方法为：在第二通孔内壁或第二通孔内全部区域填充金属铜；或在第二通孔内设置多个与所述第二通孔尺寸相同的铜柱。
本发明通过将芯片直接埋入PCB基板，替代原有的贴装至PCB基板的封装方式，并增加与芯片直接接触的散热金属板厚度，提升热导率、介电性能等、可靠性、电导率等关键性能，并采用烧结工艺提升连接强度，大幅度提升散热能力。
附图说明
图1为实施例一提供的嵌入式封装器件制备方法覆铜陶瓷基板侧视图
图2为实施例一提供的嵌入式封装器件制备方法使用特定工艺将覆铜陶瓷基板压入材料形成的基板侧视图
图3为实施例一提供的嵌入式封装器件制备方法打孔露出覆铜陶瓷基板上表面的侧视图
图4为实施例一提供的嵌入式封装器件制备方法使用镀铜工艺形成基板表面覆铜后的侧视图
图5为实施例一提供的嵌入式封装器件制备方法在镀铜层刻蚀出特定图案形成的上基板的侧视图
图6为实施例一提供的嵌入式封装器件制备方法在镀铜层刻蚀出特定图案形成的下基板的侧视图
图7为实施例一提供的嵌入式封装器件制备方法在下基板表面特定位置放置连接材料侧视图
图8为实施例一提供的嵌入式封装器件制备方法将芯片和元器件置于连接材料处侧视图
图9为实施例一提供的嵌入式封装器件制备方法使用特定工艺将芯片和元器件压入材料侧视图
图10为实施例一提供的嵌入式封装器件制备方法打孔结构图侧视图
图11为实施例一提供的嵌入式封装器件制备方法镀铜填孔并覆铜于基板表面侧视图
图12为实施例一提供的嵌入式封装器件制备方法在镀铜层刻蚀出特定图案形成的中间过渡基板侧视图
图13为实施例一提供的嵌入式封装器件制备方法在特定位置放置连接材料并连接额外覆铜陶瓷基板侧视图
图14为实施例一提供的嵌入式封装器件制备方法使用特定工艺将覆铜陶瓷基板15压入材料形成的封装结构侧视图
具体实施方式
下面详细说明本发明的具体实施，有必要在此指出的是，以下实施只是用于本发明的进一步说明，不能理解为对本发明保护范围的限制，该领域技术熟练人员根据上述本发明内容对本发明做出的一些非本质的改进和调整，仍然属于本发明的保护范围。
实施例一
本实施例提供一种嵌入式封装器件制备方法，如图1至图14所示。
如图1所示，为覆铜陶瓷基板1、覆铜陶瓷基板5，其制备工艺可以为DBC、AMB、DPC等，其中2为陶瓷层，可为氧化铝、氮化铝、氮化硅、碳化硅以及高导热填料(如石墨烯、氮化硼等)的新型陶瓷；第一铜层3，用于贴装芯片特定端极，其根据导电、互联和散热需求，设计特定的铜层图案与厚度，第二铜层4，封装时向外接触散热器。
如图2所示，为层压步骤，在一定温度与压力条件下，将覆铜陶瓷基板1和覆铜陶瓷基板5压入材料6中，材料6为半固化片(pp材料)或其他FR4材料或BT材料或EMC材料，可先根据覆铜陶瓷板的规格尺寸，在材料6的相应位置打孔，使得覆铜板1和覆铜陶瓷基板5刚好可以嵌入材料6中，再通过温度与压力控制，使其整体固化成型。
如图3所示，为使用激光钻孔或机械钻孔或蚀刻的方式，将覆铜陶瓷基板1和覆铜陶瓷基板5的第一铜层3裸露出来，其中使用激光对位等方式保证对位准确。
如图4所示，使用镀铜工艺将镀层7覆盖至裸露出的第一铜层3以及成型后的材料6表面，再通过研磨过程，使得整体高度一致。该镀铜工艺可包括化学镀、电镀、测控溅射、物理气相沉积、化学气相沉积等其他材料沉积技术。
如图5所示，使用化学蚀刻、光刻等方法，在镀层7制造所需图案，形成埋入覆铜陶瓷板的第一基板8。
如图6所示，使用相似或相同的方法，制备第二基板9。
如图7所示，将芯片贴装粘结材料10至于第一基板上表面芯片预定贴装位置，贴装材料10可为：传统焊膏、焊片、烧结银浆、固化银膏、烧结银膜、烧结铜膜、烧结铜浆、烧结铜膜、烧结铜预制件等；贴装材料10置于第一基板表面的方法可包括丝网印刷，钢网印刷，点胶，涂敷，喷涂，自动贴片机转移预制件等方法。
如图8所示，将芯片11或其他元器件20贴装至贴装材料10所在位置，使用贴装材料10所要求的贴装工艺固定。
如图9所示，使用与第一基板8相同长宽尺寸的固化或粘结材料12，置于芯片和元器件周围，并与第一基板8接触形成键合。粘结材料12可选半固化片(pp材料)或其他FR4材料或BT材料或EMC材料，置于芯片和原件周围的方法，包括固化、压合、热压、层压等。
如图10所示，在固化后的12上使用激光钻孔或机械钻孔或蚀刻的方式，制作通孔，并使芯片和原件上方端极裸露出来。
如图11所示，使用镀层工艺在通孔处填入金属铜，获得金属通孔14，填入方式可只填在通孔内壁，也可直接全部填充，也可直接塞入相应尺寸的铜柱。该镀层工艺可包括化学镀、电镀、测控溅射、物理气相沉积、化学气相沉积等其他材料沉积技术。同时在上方表面利用上述镀层工艺覆盖，形成金属覆盖层13。
如图12所示，使用化学蚀刻、光刻等方法，在该镀层表面制造所需图案，形成封装结构的双层中间过渡板26。
如图13所示，采用丝网印刷，钢网印刷，点胶，涂敷，喷涂，自动贴片机转移预制件等方法在过渡板26上表面相应位置施加贴装材料10，再将另外两块覆铜陶瓷板15贴装至贴装材料10相应位置，并使用特定工艺固化或烧结或焊接贴装材料10使之形成坚固稳定的连接层。可选地，此处也可将贴装材料10先用所述方法置于覆铜陶瓷板15底部，再将整体转移并贴装。贴装的所述覆铜陶瓷板15包括由上至下设置的顶部铜层17，陶瓷层16，底部铜层18。
如图14所示，使用与过渡板26相同长宽尺寸的固化粘结材料19，置于覆铜陶瓷板15周围，并与过度板26接触形成键合，形成嵌入式封装器件。
本实施例采用覆铜基板镀铜的工艺，铜与陶瓷焊接，铜铜直接键合，各表面均有很强的键合强度；本发明在嵌入式埋入控制单元、电容电阻电感等无源器件，降低寄生电感；本发明通过将芯片直接埋入PCB基板，替代原有的贴装至PCB基板的封装方式，并增加与芯片直接接触的散热金属板厚度，提升热导率、介电性能等、可靠性、电导率等关键性能，并采用烧结工艺提升连接强度，大幅度提升散热能力。
尽管为了说明的目的，已描述了本发明的示例性实施方式，但是本领域的技术人员将理解，不脱离所附权利要求中公开的发明的范围和精神的情况下，可以在形式和细节上进行各种修改、添加和替换等的改变，而所有这些改变都应属于本发明所附权利要求的保护范围，并且本发明要求保护的产品各个部门和方法中的各个步骤，可以以任意组合的形式组合在一起。因此，对本发明中所公开的实施方式的描述并非为了限制本发明的范围，而是用于描述本发明。相应地，本发明的范围不受以上实施方式的限制，而是由权利要求或其等同物进行限定。
Claims (8)
1.一种嵌入式封装器件制备方法，其特征在于，包括：
S1：将至少一个第一预制件压入第一材料中，制备第一基板；所述第一预制件包括从上至下设置的第一金属层、绝缘层、第二金属层；
S2：去除所有第一金属层上部的第一材料层；在第一金属层及第一材料层上设置第一镀层，并在所述第一镀层上制造第一图案；
S3：在第一基板第一镀层上贴装芯片；
S4：采用第二材料与第一基板第一材料层及第一金属层键合，形成第二材料层；
S5：在所述第二材料层及芯片上制备第二基板，并在所述芯片的第二基板上贴装第一预制件，获得第二预制件；
S6：将第二预制件压入第三材料中，获得嵌入式封装器件。
2.一种根据权利要求1所述的嵌入式封装器件制备方法，其特征在于，所述第一金属层及第二金属层材料为铜，所述绝缘层材料为陶瓷；所述第一材料及第二材料为半固化片或FR4材料或BT材料或EMC材料。
3.一种根据权利要求1所述的嵌入式封装器件制备方法，其特征在于，所述第一预制件压入第一材料中的方法为：
根据第一预制件尺寸在第一材料内打至少一个第一通孔，将至少一个第一预制件嵌入第一材料，控制温度及压力，使第一材料与嵌入其中的第一预制件固化成型。
4.一种根据权利要求1所述的嵌入式封装器件制备方法，其特征在于，所述S2的镀层采用研磨使得所述第一金属层与第一材料层上的镀层高度一致；在在第一金属层及第一材料层上设置第一镀层的方法包括：化学镀、电镀、测控溅射、物理气相沉积、化学气相沉积。
5.一种根据权利要求1所述的嵌入式封装器件制备方法，其特征在于，所述S3包括：
S3.1在第一基板第一镀层上涂覆第一焊料，所述涂敷方法包括：丝网印刷，钢网印刷，点胶，涂敷，喷涂，自动贴片机转移预制件；
S3.2：将芯片转移至焊料上并贴装固定。
6.一种根据权利要求1所述的嵌入式封装器件制备方法，其特征在于，所述第二材料为与第一基板相同尺寸的固化或粘合材料；所述在第二材料层及芯片上制备第二基板的方法包括：固化、压合、热压、层压。
7.一种根据权利要求1所述的嵌入式封装器件制备方法，其特征在于，所述S5包括：
S5.1：去除所有芯片上部的第二材料层，并在第一镀层上的所述第二材料层制备至少一个贯穿第二材料层至第一镀层表面第二通孔；
S5.2：在所有第二通孔内设置导电区；
S5.3：采用镀层工艺在第二材料层及第一镀层上表面设置第二镀层，并与所述第二通孔内的导电区相连；
S5.4：在所述第二镀层上制造第二图案；
S5.5：在所述第二图案上涂覆第二焊料，所述涂敷方法包括：丝网印刷，钢网印刷，点胶，涂敷，喷涂，自动贴片机转移预制件；
S5.6：将与芯片数量相同个数的第一预制件转移至焊料上并贴装固定。
8.一种根据权利要求7所述的嵌入式封装器件制备方法，其特征在于，制备至少一个第二通孔的方法包括：激光钻孔、机械钻孔、蚀刻；所述设置导电联通方法为：在第二通孔内壁或第二通孔内全部区域填充金属铜；或在第二通孔内设置多个与所述第二通孔尺寸相同的铜柱。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911068899.XA CN112768362A (zh) | 2019-11-05 | 2019-11-05 | 一种嵌入式封装器件制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911068899.XA CN112768362A (zh) | 2019-11-05 | 2019-11-05 | 一种嵌入式封装器件制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112768362A true CN112768362A (zh) | 2021-05-07 |
Family
ID=75692486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911068899.XA Pending CN112768362A (zh) | 2019-11-05 | 2019-11-05 | 一种嵌入式封装器件制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112768362A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116072558A (zh) * | 2023-02-20 | 2023-05-05 | 纳宇半导体材料(宁波)有限责任公司 | 一种新型嵌入式封装结构及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5843251A (en) * | 1989-03-09 | 1998-12-01 | Hitachi Chemical Co., Ltd. | Process for connecting circuits and adhesive film used therefor |
| CN107078110A (zh) * | 2017-01-22 | 2017-08-18 | 乐健科技（珠海）有限公司 | Igbt模组及其制造方法 |
| CN108133915A (zh) * | 2017-12-21 | 2018-06-08 | 乐健科技（珠海）有限公司 | 功率器件内置且双面散热的功率模组及其制备方法 |
| CN109727969A (zh) * | 2018-12-29 | 2019-05-07 | 华进半导体封装先导技术研发中心有限公司 | 一种基板埋入式功率器件封装结构及其制造方法 |
-
2019
- 2019-11-05 CN CN201911068899.XA patent/CN112768362A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5843251A (en) * | 1989-03-09 | 1998-12-01 | Hitachi Chemical Co., Ltd. | Process for connecting circuits and adhesive film used therefor |
| CN107078110A (zh) * | 2017-01-22 | 2017-08-18 | 乐健科技（珠海）有限公司 | Igbt模组及其制造方法 |
| CN108133915A (zh) * | 2017-12-21 | 2018-06-08 | 乐健科技（珠海）有限公司 | 功率器件内置且双面散热的功率模组及其制备方法 |
| CN109727969A (zh) * | 2018-12-29 | 2019-05-07 | 华进半导体封装先导技术研发中心有限公司 | 一种基板埋入式功率器件封装结构及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116072558A (zh) * | 2023-02-20 | 2023-05-05 | 纳宇半导体材料(宁波)有限责任公司 | 一种新型嵌入式封装结构及其制备方法 |
| CN116072558B (zh) * | 2023-02-20 | 2023-09-29 | 纳宇半导体材料(宁波)有限责任公司 | 一种新型嵌入式封装结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11172572B2 (en) | Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module | |
| US6219253B1 (en) | Molded electronic package, method of preparation using build up technology and method of shielding | |
| US11107744B2 (en) | Insulated gate bipolar transistor module and manufacturing method thereof | |
| US9648722B2 (en) | PCB embedded power module | |
| US5519176A (en) | Substrate and ceramic package | |
| US8811019B2 (en) | Electronic device, method for producing the same, and printed circuit board comprising electronic device | |
| US8895871B2 (en) | Circuit board having a plurality of circuit board layers arranged one over the other having bare die mounting for use as a gearbox controller | |
| CN104051377A (zh) | 功率覆盖结构及其制作方法 | |
| GB2437465A (en) | Multilayer wiring board, method for manufacturing such multilayer wiring board, and semiconductor device, and electronic device using multilayer wiring board | |
| CN112203417A (zh) | 一种电路板及其制作方法 | |
| EP3584833B1 (en) | Power module with improved alignment | |
| JP2003188340A (ja) | 部品内蔵モジュールとその製造方法 | |
| WO2019187400A1 (en) | Pre-packed power cell, power module and method for manufacturing pre-packed power cell | |
| US9345125B2 (en) | Wiring substrate | |
| CN110268520A (zh) | 用于集成功率芯片以及形成散热器的汇流条的方法 | |
| JP5192865B2 (ja) | 部品内蔵配線基板の製造方法 | |
| CN112768362A (zh) | 一种嵌入式封装器件制备方法 | |
| CN111148353B (zh) | 具有铜基散热体的电路板的制备方法 | |
| WO2006011508A1 (ja) | 複合型電子部品及びその製造方法 | |
| CN112786455A (zh) | 一种嵌入式封装模块化制备方法 | |
| CN101501842B (zh) | 半导体封装及其制造方法 | |
| JP5192864B2 (ja) | 部品内蔵配線基板の製造方法 | |
| WO2013119643A1 (en) | Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module | |
| US11791254B2 (en) | Electrically power assembly with thick electrically conductive layers | |
| TWI231020B (en) | Substrate with embedded passive components and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210507 |