CN116072558A - 一种新型嵌入式封装结构及其制备方法 - Google Patents

一种新型嵌入式封装结构及其制备方法 Download PDF

Info

Publication number
CN116072558A
CN116072558A CN202310180725.2A CN202310180725A CN116072558A CN 116072558 A CN116072558 A CN 116072558A CN 202310180725 A CN202310180725 A CN 202310180725A CN 116072558 A CN116072558 A CN 116072558A
Authority
CN
China
Prior art keywords
micro
layer
nano material
interconnection
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310180725.2A
Other languages
English (en)
Other versions
CN116072558B (zh
Inventor
刘旭
叶怀宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nayu Semiconductor Materials Ningbo Co ltd
Original Assignee
Nayu Semiconductor Materials Ningbo Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nayu Semiconductor Materials Ningbo Co ltd filed Critical Nayu Semiconductor Materials Ningbo Co ltd
Priority to CN202310180725.2A priority Critical patent/CN116072558B/zh
Publication of CN116072558A publication Critical patent/CN116072558A/zh
Application granted granted Critical
Publication of CN116072558B publication Critical patent/CN116072558B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明涉及一种新型嵌入式封装结构及其制备方法；包括在封装互连第一基板设置第一微纳米材质导电层，第一微纳米材质导电层上制备第一微纳米材质贴片层，第一微纳米材质贴片层上设置芯片，第一微纳米材质导电层上还制备第一绝缘层，在第一绝缘层上制备第二微纳米材质导电层，第二微纳米材质导电层上制备第二微纳米材质贴片层，第二微纳米材质贴片层上制备第二互连基板，第二微纳米材质导电层上还制备第二绝缘层，获得嵌入式封装器件；上述方法可以有效解决嵌入式封装结构采用镀铜材料，与陶瓷的结合能力差，高低温循环工作时易出现分层失效，同时，不只嵌设芯片，其他电容电阻和控制单元也可嵌入，这可以解决元件之间的线路太长，导致寄生电感过大的技术问题。

Description

一种新型嵌入式封装结构及其制备方法
技术领域
本发明涉及芯片封装结构技术领域，尤其是涉及一种新型嵌入式封装结构及其制备方法。
背景技术
以碳化硅(SiC)为代表的第三代半导体材料器件，具有开关速度快，关断电压高和耐高温能力强等优点，是支撑半导体产业自主创新发展和转型升级的关键助力。然而伴随SiC优异性而来的是在替换Si基器件时带来的芯片尺寸下降、功率密度升高、芯片结温升高等现象，这将导致整个模块的可靠性受到更大的挑战。为SiC器件适配新型芯片和基板间的互连材料，从而提升散热效率、增加模块可靠性对发挥SiC器件优异性能至关重要。
近年来，微纳米金属烧结技术因其低工艺温度、高导热、高机械可靠性等优点，使其在SiC封装中的应用前景受到广泛的关注。这其中最有代表性的是纳米银和纳米铜烧结技术。
目前常见的半导体封装从形式上分为两大类：表面贴装式和嵌入式。相比较表面贴装这传统封装技术，嵌入式封装具有直接接触芯片的优势，无需使用长导线或者焊料凸块，从而降低封装厚度、提升电气性能、提高散热性能、可实现无引线互连、3D堆叠封装、电磁保护等优势。嵌入式封装的初始应用是低成本、低引脚数的应用，例如模拟和功率器件(DC/DC转换器、功率MOSFET封装等)。近年来将有源和无源电子元件嵌入印刷电路板(PCB)已有公司开始批量生产。常规的嵌入式封装是将芯片埋入基板，使用激光钻孔等方式使得芯片表面端极裸露出来，使用镀铜填空，并最终在表面再布线(RDL)从而引出芯片端极(如IGBT的C、E、G极)。
常规嵌入式封装结构对大功率器件应用具有很大的局限性，包括条几点：
(1)镀铜工艺厚度有限，导致镀铜层的散热、导电能力有限。若镀更厚的铜层，将大大增加工艺时间和成本。同时，铜层表面是一层很薄的阻焊层，其介电性能差，高点压时易击穿封装，导致失效。
(2)使用焊接方式实现芯片与基板的互连和固定。焊接锡膏虽然工艺温度较低，但是极易生成成分不确定的金属间化合物，导致其高温可靠性差，往往是高温、高频工作时的失效风险点。
(3)针对嵌入式封装方案的问题，有研究机构提出“陶瓷嵌入式”，即芯片被上芯片A和下芯片B夹住，上芯片A和下芯片B与芯片接触的位置埋入了陶瓷材料，而陶瓷材料高导热率(20-180W/Km)和高介电(1.5kV/mm)的性能可以解决上述问题。但是随之也带来其它不容忽视的衍生问题。所以陶瓷嵌入式封装，需要在陶瓷正反表面镀铜，实现导电线路，但是镀铜材料与陶瓷的结合力很差，高低温循环工作时易出现分层失效。而镀铜层厚度小的问题，依然没有得到解决。而且，目前大多数嵌入式封装，只嵌入了芯片，其它电熔电阻和控制单元还是表面贴装，这使得元件之间的线路太长，导致计生电感过大。
因此，针对上述问题本发明急需提供一种新型嵌入式封装结构及其制备方法。
发明内容
本发明的目的在于提供一种新型嵌入式封装结构及其制备方法，通过新型嵌入式封装结构制备方法的提出以解决现有嵌入式封装结构采用镀铜材料，与陶瓷的结合能力差，高低温循环工作时易出现分层失效，同时，只嵌设芯片，其他电容电阻和控制单元还是表面贴装，这使得元件之间的线路太长，导致寄生电感过大的技术问题。
本发明提供的一种新型嵌入式封装结构的制备方法，包括如下步骤：
将至少一个第一互连基板通过嵌入方式嵌入至第一封装层的下端面内，得到第一基板；
对第一封装层的上端面进行处理，使得第一封装层上端面形成与第一互连基板贯通的贯通孔，在贯通孔内对第一互连基板的表面进行处理，使得第一互连基板的金属表面部分裸露出，得到封装互连第一基板；
在封装互连第一基板的上端面制备与第一互连基板电性连接的第一微纳米材质导电层,第一微纳米材质导电层上布设有第一绝缘线路；
在第一微纳米材质导电层的芯片安装位上制备第一微纳米材质贴片层；
在第一微纳米材质贴片层上贴装芯片，通过互连工艺将芯片与第一互连基板电性连接；
在第一微纳米材质导电层上制备第一绝缘层，第一绝缘层围设第一微纳米材质贴片层和芯片的外围；根据设定的互连点位，通过打孔工艺对第一绝缘层进行打孔，形成与第一微纳米材质导电层连通的第二预制孔，在第二预制孔内填充金属导电材料；
在第一绝缘层和芯片上制备第二微纳米材质导电层，第二微纳米材质导电层上布设有第二绝缘线路，第二微纳米材质导电层与芯片通过第二预制孔内的金属导电材料实现电性连接；
在第二微纳米材质导电层上设定位置制备第二微纳米材质贴片层；
在第二微纳米材质贴片层上施加第二互连基板，通过键合工艺，将第二互连基板与第二微纳米材质贴片层电性连接；
在第二微纳米材质导电层上制备第二绝缘层，第二绝缘层围设第二微纳米材质贴片层和第二互连基板的外围，第二互连基板上端面与第二绝缘层上端面平齐；根据设定的互连点位，在第二绝缘层制备与第二微纳米材质导电层连通的第四预制孔，在第四预制孔内填充金属导电材料，获得嵌入式封装器件。
优选地，第一微纳米材质贴片层和第二微纳米材质贴片层的材质均采用微纳米金属互连材料制备；
微纳米金属互连材料由微纳米金属颗粒和有机载体混合制备的微纳米膏体；
微纳米金属颗粒的粒径为1nm-500μm；
有机载体包括树脂、醇类溶剂、触变剂、增稠剂、乳化剂和活性剂。
优选地，微纳米金属颗粒为铜、金、钯、银、铝、银钯合金、金钯合金、铜银合金、铜铟合金、铜银镍合金、铜银锡合金、铜银钛合金或铜铝合金、银包铜、锡包铜、有机物包覆铜或有机物包覆银颗粒中的一种；
微纳米金属颗粒的形状为球形、类球形、片形、树枝形、线形、三角形、不规则形状中的至少一种。
优选地，微纳米金属颗粒为铜、铜银合金或银颗粒中的一种。
优选地，互连工艺为压力辅助低温烧结互连工艺、无压低温烧结工艺、焊接工艺或借助借助超声、红外、电流等辅助工艺的互连工艺。
优选地，采用压力辅助低温烧结互连工艺；
压力辅助低温烧结互连工艺包括预烧结处理工艺和正式烧结工艺；
其中，预烧结处理工艺中的温度：100-150℃，保温时间：30s-90min，气氛：空气、氮气、真空、氢氩混合气、甲酸气氛中的一种；
正式烧结工艺中温度：150℃-300℃，保温时间：30s-30min，辅助压力0MPa-30MPa，气氛：空气、氮气、氩气、氢氩混合气、甲酸、真空中的一种。
优选地，第一微纳米材质导电层的制备过程包括：
在封装互连第一基板上覆盖预制金属薄膜、含有金属颗粒的导电浆料或导电墨水，形成第一金属导电层，在第一金属导电层上根据电路布局，通过开孔工艺对第一金属导电层进行开孔，形成与封装互连第一基板连通的第一预制孔，在第一预制孔内填充绝缘材料，形成第一绝缘线路；
第二微纳米材质导电层的制备过程包括：
包括在封装互连第二基板上覆盖预制金属薄膜、含有金属颗粒的导电浆料或导电墨水，形成第二金属导电层，在第二金属导电层上根据电路布局，通过打孔工艺对第二金属导电层进行打孔，形成与封装互连第二基板连通的第三预制孔，在第三预制孔内填充绝缘材料，形成第二绝缘线路。
优选地，打孔工艺为机械研磨、激光熔化或化学腐蚀中的一种；
嵌入方式包括自下而上方式或自上而下方式；
其中，自下而上方式是将已有的互连基板放入模具，采用固化方式制作第一封装层；自上而下方式是先制作完整第一封装层，再使用激光或机械挖槽，再将互连基板放入到槽中；
施加方式包括钢网印刷、点胶、丝网印刷、喷涂、3D打印、物理气相沉积、化学气相沉积或预置片预黏附中的一种；
键合工艺包括烧结、焊接或粘合中的一种。
优选地，芯片为基于硅、碳化硅、氮化镓、砷化镓等半导体材料制备的绝缘栅双极晶体管(IGBT，Insulated Gate Bipolar Transistor)，金属氧化物半导体场效应晶体管(MOSFET，Metal-Oxide-Semiconductor Field-Effect Transistor)，高电子迁移率晶体管(HEMT，High Electron Mobility Transistor)、快速恢复二极管(FRD)或肖特基势垒二极管(SBD)等。
第一互连基板为纯铜基板、直接覆铜陶瓷基板DBC、活性金属钎焊覆铜基板AMB、铜引线引线框架材料或绝缘金属基板中的一种，或在基板金属层上还可具有特定厚度和形状的不同金属镀层，金属镀层的金属包括银、金或镍钯金中的一种；
第二互连基板为金属陶瓷基板、PCB板、金属铜箔、引线框架或铜夹中的一种；
绝缘材料为半固化片、环氧板(FR4材料)、BT树脂基材料或环氧树脂模封料(EMC材料)中的一种；
金属导电材料为铜、金、钯、银、铝、银钯合金、金钯合金、铜银合金、铜铟合金、铜银镍合金、铜银锡合金、铜银钛合金或铜铝合金、银包铜、锡包铜、有机物包覆铜或有机物包覆银颗粒中的一种。
本发明还提供了一种基于如上述中任一项所述的新型嵌入式封装结构的制备方法获得的嵌入式封装结构，包括第一封装层，第一封装层的下端面内至少嵌设有一个互连基板，第一封装层的上端面覆设有与互连基板电性连接的第一微纳米材质导电层，第一微纳米材质导电层的芯片安装位上设有第一微纳米材质贴片层，第一微纳米材质贴片层上设有芯片，
第一微纳米材质导电层上还覆设有第一绝缘层，第一绝缘层围设于第一微纳米材质贴片层和芯片的外围；
第一绝缘层和芯片上覆设有第二微纳米材质导电层，第二微纳米材质导电层的芯片安装位上设置有第二微纳米材质贴片层，第二微纳米材质贴片层上设有第二互连基板，第二微纳米材质导电层上还覆设有第二绝缘层，第二绝缘层围设于第二微纳米材质贴片层和第二互连基板的外围，第二互连基板上端面与第二绝缘层上端面平齐；
第一绝缘层上布设有用于将第一微纳米材质导电层和第二微纳米材质导电层电连接的第一导电体，第二绝缘层上布设有与第二微纳米材质导电层电连接的第二导电体。
本发明提供的一种新型嵌入式封装结构及其制备方法与现有技术相比具有以下进步：
1、本发明提供的新型嵌入式封装结构制备方法，采用微纳米互连材料作为贴片层，为芯片提供了高强度的连接，微纳米互连材料具有高导热性，形成导热通路，作为线路层为有源和无源器件互连。
2、本发明提供的新型嵌入式封装结构制备方法，采用微纳米互连材料制备贴片层，可以替代现有的铝线或者铜线，缩小器件的体积，实现器件小型化。
3、本发明提供的新型嵌入式封装结构制备方法，采用微纳金属材料烧结技术实现芯片与金属陶瓷基板的粘结，结合能力强，在高低温循环工作时不易出现分层现象；同时使用微纳金属烧结技术制备嵌入式封装层后再布线层，降低工艺复杂度。
4、本发明提供的新型嵌入式封装结构制备方法，采用互连工艺，可以取消原有的铜线连接方式，封装器件更为轻薄，芯片与基板的电气连接无需焊锡连接，工艺稳定，可靠性高。
5、本发明提供的新型嵌入式封装结构制备方法，工艺简单、可靠性高，不只嵌设芯片，其他电容电阻和控制单元也可嵌入还是表面贴装，这可以解决使得元件之间的线路太长，导致寄生电感过大的技术问题。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明中所述嵌入式封装结构的互连基板嵌入第一封装层内的结构示意图；
图2为本发明所述嵌入式封装结构的封装互连第一基板的结构示意图；
图3为本发明所述嵌入式封装结构的第一微纳米材质导电层的结构示意图；
图4为本发明所述嵌入式封装结构的第一微纳米材质贴片层的结构示意图；
图5为本发明所述嵌入式封装结构的芯片的结构示意图；
图6为本发明所述嵌入式封装结构的第一绝缘层的结构示意图；
图7为本发明所述嵌入式封装结构的第二微纳米材质导电层的结构示意图；
图8为本发明所述嵌入式封装结构的第二微纳米材质贴片层的结构示意图；
图9为本发明所述嵌入式封装结构的第二互连基板的结构示意图；
图10为本发明所述嵌入式封装结构的结构示意图。
附图标记说明：
1、互连基板；2、第一封装层；3、贯通孔；4、第一微纳米材质导电层；5、第一微纳米材质贴片层；6、芯片；7、第一绝缘层；8、第一绝缘线路；9、第二预制孔；10、第二微纳米材质导电层；11、第二绝缘线路；12、第二微纳米材质贴片层；13、第二互连基板；14、第二绝缘层；15、第四预制孔。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
本实施例提供了一种新型嵌入式封装结构的制备方法，具体的，
如图1所示，将至少一个第一互连基板1通过嵌入方式将互连基板从第一封装层2下端面嵌入至第一封装层2内，得到第一基板；嵌入方式包括1)自下而上方式：将已有的封装基板放入模具，采用固化方式制作第一封装层；2)自上而下：先制作完整第一封装层，再使用激光或机械挖槽，再将基板放入；第一互连基板1为纯铜基板、直接覆铜陶瓷基板DBC、活性金属钎焊覆铜基板AMB、铜引线框架材料或绝缘金属基板中的一种，也可以选用在基板金属层上具有特定厚度和形状的不同金属镀层，如银、金、镍钯金等；本实施例优选直接覆铜陶瓷基板DBC；第一封装层2采用绝缘材料制备，绝缘材料可以选用半固化片、环氧板(FR4材料)、BT树脂基材料或环氧树脂模塑料(EMC材料)中的一种，本实例优选环氧板(FR4材料)。
如图2所示，对第一封装层2的上端面进行处理，使得第一封装层2上端面形成与第一互连基板1贯通的贯通孔3，在贯通孔3内对第一互连基板1的上端面进行处理，可以通过机械研磨，使得第一互连基板1的金属表面部分裸露出，第一互连基板1为纯铜基板、直接覆铜陶瓷基板DBC、活性金属钎焊覆铜基板AMB、铜引线框架材料、绝缘金属基板中的一种，由此里面还有金属，得到封装互连第一基板。
如图3所示，在封装互连第一基板的上端面制备与互连基板电性连接的第一微纳米材质导电层4，第一微纳米材质导电层4上布设有第一绝缘线路8，具体地，第一微纳米材质导电层4的制备过程包括在封装互连第一基板上覆盖预制金属薄膜、含有金属颗粒的导电浆料或导电墨水，形成第一金属导电层，在第一金属导电层上根据电路布局，通过打孔工艺对第一金属导电层进行打孔，形成与封装互连第一基板连通的第一预制孔，在第一预制孔内填充绝缘材料，形成第一绝缘线路8；打孔工艺包括激光、机械或化学腐蚀等方式，本实施例为机械研磨。
如图4所示，在第一微纳米材质导电层4的芯片安装位上制备第一微纳米材质贴片层5。
第一微纳米材质贴片层5采用微纳米金属互连材料制备；微纳米金属互连材料由微纳米金属颗粒和有机载体混合制备的微纳米膏体；微纳米金属颗粒的粒径为20nm-500μm；上述所述的微纳米金属颗粒为铜、金、钯、银、铝、银钯合金、金钯合金、铜银合金、铜铟合金、铜银镍合金、铜银锡合金、铜银钛合金或铜铝合金、银包铜、锡包铜、有机物包覆铜或有机物包覆银颗粒中的一种；微纳米金属颗粒的形状为球形、类球形、片形、树枝形、线形、三角形、不规则形状中的至少一种；在一些实施例中，进一步优选的微纳米金属颗粒为铜、铜银合金或银颗粒中的一种。
第一微纳米材质贴片层5作为贴片层，把芯片粘结到下方的第一微纳米材质导电层4上，结构上保证固定，并兼具导热导电作用，相比传统使用焊料、导电胶等材料，第一微纳米材质贴片层5的键合力强，导热率和导电率高，形成导热通路，可以作为线路层为有源和无源器件互连。
如图5所示，在第一微纳米材质贴片层5上贴装芯片6，通过互连工艺，将芯片6与第一互连基板1电性连接。
互连工艺为压力辅助低温烧结互连工艺、无压低温烧结工艺、焊接工艺或借助借助超声、红外等辅助工艺的互连工艺。
在一些实施例中，可以优选采用压力辅助低温烧结互连工艺；
压力辅助低温烧结互连工艺包括预烧结处理工艺和正式烧结工艺；
其中，预烧结处理工艺中的温度：100-150℃，保温时间：30s-90min，气氛：空气、氮气、真空、氢氩混合气、甲酸气氛中的一种；
正式烧结工艺中温度：200℃-300℃，保温时间：30s-30min，辅助压力0MPa-30MPa，气氛：空气、氮气、氩气、氢氩混合气、甲酸、真空中的一种。
如图6所示，在第一微纳米材质导电层4上制备第一绝缘层7，第一绝缘层7围设于第一微纳米材质贴片层5和芯片6的外围，第一绝缘层7的上端面和芯片6的上端面平齐，根据设定的互连点位，通过打孔工艺对第一绝缘层7进行打孔，形成与第一微纳米材质导电层4连通的第二预制孔，在第二预制孔上填充金属导电材料，得到封装互连第二基板；
第一绝缘层7采用绝缘材料制备，绝缘材料为半固化片、环氧板(FR4材料)、BT树脂基材料或环氧树脂模塑料(EMC材料)中的一种。
如图7所示，在封装互连第二基板上制备第二微纳米材质导电层10，第二微纳米材质导电层10上布设有第二绝缘线路，第二微纳米材质导电层10与芯片6电性连接。
第二微纳米材质导电层10的制备过程：包括在封装互连第二基板上覆盖预制金属薄膜、含有金属颗粒的导电浆料或导电墨水，形成第二金属导电层，在第二金属导电层上根据电路布局，通过打孔工艺对第二金属导电层进行打孔，形成与封装互连第二基板连通的第三预制孔，在第三预制孔内填充绝缘材料，形成第二绝缘线路11。
如图8所示，在第二微纳米材质导电层10上设定位置制备第二微纳米材质贴片层12；
第二微纳米材质贴片层12增加嵌入式封装内部的线路复杂度，从而增加功能性，将在第一互连层摆不下的器件，可以放在第二互连层12。
第二微纳米材质贴片层12采用微纳米金属互连材料制备；微纳米金属互连材料由微纳米金属颗粒和有机载体混合制备的微纳米膏体；微纳米金属颗粒的粒径为20nm-500μm；上述所述的微纳米金属颗粒为铜、金、钯、银、铝、银钯合金、金钯合金、铜银合金、铜铟合金、铜银镍合金、铜银锡合金、铜银钛合金或铜铝合金、银包铜、锡包铜、有机物包覆铜或有机物包覆银颗粒中的一种；微纳米金属颗粒的形状为球形、类球形、片形、树枝形、线形、三角形、不规则形状中的至少一种；在一些实施例中，可以优选的微纳米金属颗粒为铜、铜银合金或银颗粒中的一种。
如图9所示，在第二微纳米材质贴片层12上施加第二互连基板13，施加方式包括施加方式包括：钢网印刷、点胶、丝网印刷、喷涂、3D打印、物理气相沉积、化学气相沉积、预置片预黏附；将第二互连基板13与第二微纳米材质贴片层12电性连接；
第二互连基板为金属陶瓷基板、PCB板、金属铜箔、引线框架或铜夹等。
如图10所示，在第二微纳米材质导电层10上制备第二绝缘层14，第二绝缘层14封装于第二微纳米材质贴片层12和第二互连基板13的外围，第二互连基板13上端面与第二绝缘层14上端面平齐；根据设定的互连点位，在第二绝缘层14制备与第二微纳米材质导电层10连通的第四预制孔，在第四预制孔内填充金属导电材料，获得嵌入式封装器件。
上述获得的嵌入式封装结构，包括第一封装层2，第一封装层2的下端面内至少嵌设有一个互连基板1，第一封装层2的上端面覆设有与互连基板1电性连接的第一微纳米材质导电层4，第一微纳米材质导电层4的芯片安装位上设有第一微纳米材质贴片层5，第一微纳米材质贴片层5上设有芯片6，
第一微纳米材质导电层4上还覆设有第一绝缘层7，第一绝缘层7封装于第一微纳米材质贴片层5和芯片6的外围，第一绝缘层7的上端面和芯片6的上端面平齐，第一绝缘层7上覆设有第二微纳米材质导电层10，第二微纳米材质导电层10的芯片安装为上设有第二微纳米材质贴片层12，第二微纳米材质贴片层12上设有第二互连基板13，第二微纳米材质导电层10上还覆设有第二绝缘层14，第二绝缘层14围设于第二微纳米材质贴片层12和第二互连基板13的外围，第二互连基板13上端面与第二绝缘层14上端面平齐；第一绝缘层7上布设有用于将第一微纳米材质导电层4和第二微纳米材质导电层10电连接的第一导电体，第二绝缘层14上布设有与第二微纳米材质导电层10电连接的第二导电体。
本发明采用微纳米互连材料作为贴片层，为芯片提供了高强度的连接，微纳米互连材料具有高导热性，形成导热通路，作为线路层为有源和无源器件互连。
采用微纳米互连材料制备贴片层，可以替代现有的铝线或者铜线，缩小器件的体积，实现器件小型化。
本发明采用微纳金属材料烧结技术实现芯片与金属陶瓷基板的粘结，结合能力强，在高低温循环工作时不易出现分层现象；同时使用微纳金属烧结技术制备嵌入式封装层后再布线层，降低工艺复杂度。
本发明采用互连工艺，可以取消原有的铜线连接方式，封装器件更为轻薄，芯片与基板的电气连接无需焊锡连接，工艺稳定，可靠性高。
本发明提供的新型嵌入式封装结构，工艺简单、可靠性高，不只嵌设芯片，其他电容电阻和控制单元也可嵌入还是表面贴装，这可以解决使得元件之间的线路太长，导致寄生电感过大的技术问题。
本发明通过在芯片下面使用烧结铜材料、铜基板，同时在芯片上表面使用烧结铜材料，“全铜互连”设计，可以降低封装结构中的热膨胀系数失配程度，从而减小在芯片工作过程中的热胀冷缩和热应力，最终提升整体封装结构的可靠性。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种新型嵌入式封装结构的制备方法，其特征在于：包括如下步骤：
将至少一个第一互连基板(1)通过嵌入方式嵌入至第一封装层(2)的下端面内，得到第一基板；
对第一封装层(2)的上端面进行处理，使得第一封装层(2)上端面形成与第一互连基板(1)贯通的贯通孔(3)，在贯通孔(3)内对第一互连基板(1)的表面进行处理，使得第一互连基板(1)的金属表面部分裸露出，得到封装互连第一基板；
在封装互连第一基板的上端面制备与第一互连基板(1)电性连接的第一微纳米材质导电层(4),第一微纳米材质导电层(4)上布设有第一绝缘线路(8)；
在第一微纳米材质导电层(4)的芯片安装位上制备第一微纳米材质贴片层(5)；
在第一微纳米材质贴片层(5)上贴装芯片(6)，通过互连工艺将芯片(6)与第一互连基板(1)电性连接；
在第一微纳米材质导电层(4)上制备第一绝缘层(7)，第一绝缘层(7)围设第一微纳米材质贴片层(5)和芯片(6)的外围；根据设定的互连点位，通过打孔工艺对第一绝缘层(7)进行打孔，形成与第一微纳米材质导电层(4)连通的第二预制孔(9)，在第二预制孔(9)内填充金属导电材料；
在第一绝缘层(7)和芯片(6)上制备第二微纳米材质导电层(10)，第二微纳米材质导电层(10)上布设有第二绝缘线路(11)，第二微纳米材质导电层(10)与芯片(6)通过第二预制孔(9)内的金属导电材料实现电性连接；
在第二微纳米材质导电层(10)上设定位置制备第二微纳米材质贴片层(12)；
在第二微纳米材质贴片层(12)上施加第二互连基板(13)，通过键合工艺，将第二互连基板(13)与第二微纳米材质贴片层(12)电性连接；
在第二微纳米材质导电层(10)上制备第二绝缘层(14)，第二绝缘层(14)围设第二微纳米材质贴片层(12)和第二互连基板(13)的外围，第二互连基板(13)上端面与第二绝缘层(14)上端面平齐；根据设定的互连点位，在第二绝缘层(14)制备与第二微纳米材质导电层(10)连通的第四预制孔(15)，在第四预制孔内填充金属导电材料，获得嵌入式封装器件。
2.根据权利要求1所述的新型嵌入式封装结构的制备方法，其特征在于：
第一微纳米材质贴片层和第二微纳米材质贴片层的材质均采用微纳米金属互连材料制备；
微纳米金属互连材料由微纳米金属颗粒和有机载体混合制备的微纳米膏体；
微纳米金属颗粒的粒径为1nm-500μm；
有机载体包括树脂、醇类溶剂、触变剂、增稠剂、乳化剂和活性剂。
3.根据权利要求2所述的新型嵌入式封装结构的制备方法，其特征在于：
微纳米金属颗粒为铜、金、钯、银、铝、银钯合金、金钯合金、铜银合金、铜铟合金、铜银镍合金、铜银锡合金、铜银钛合金或铜铝合金、银包铜、锡包铜、有机物包覆铜或有机物包覆银颗粒中的一种；
微纳米金属颗粒的形状为球形、类球形、片形、树枝形、线形、三角形、不规则形状中的至少一种。
4.根据权利要求3所述的新型嵌入式封装结构的制备方法，其特征在于：微纳米金属颗粒为铜、铜银合金或银颗粒中的一种。
5.根据权利要求1所述的新型嵌入式封装结构的制备方法，其特征在于：互连工艺为压力辅助低温烧结互连工艺、无压低温烧结工艺、焊接工艺或借助借助超声、红外、电流等辅助工艺的互连工艺。
6.根据权利要求5所述的新型嵌入式封装结构的制备方法，其特征在于：
采用压力辅助低温烧结互连工艺；
压力辅助低温烧结互连工艺包括预烧结处理工艺和正式烧结工艺；
其中，预烧结处理工艺中的温度：100-150℃，保温时间：30s-90min，气氛：空气、氮气、真空、氢氩混合气、甲酸气氛中的一种；
正式烧结工艺中温度：150℃-300℃，保温时间：30s-30min，辅助压力0MPa-30MPa，气氛：空气、氮气、氩气、氢氩混合气、甲酸、真空中的一种。
7.根据权利要求1所述的新型嵌入式封装结构的制备方法，其特征在于：
第一微纳米材质导电层(4)的制备过程包括：
在封装互连第一基板上覆盖预制金属薄膜、含有金属颗粒的导电浆料或导电墨水，形成第一金属导电层，在第一金属导电层上根据电路布局，通过开孔工艺对第一金属导电层进行开孔，形成与封装互连第一基板连通的第一预制孔，在第一预制孔内填充绝缘材料，形成第一绝缘线路(8)；
第二微纳米材质导电层(10)的制备过程包括：
包括在封装互连第二基板上覆盖预制金属薄膜、含有金属颗粒的导电浆料或导电墨水，形成第二金属导电层，在第二金属导电层上根据电路布局，通过打孔工艺对第二金属导电层进行打孔，形成与封装互连第二基板连通的第三预制孔，在第三预制孔内填充绝缘材料，形成第二绝缘线路(11)。
8.根据权利要求1所述的新型嵌入式封装结构的制备方法，其特征在于：打孔工艺为机械研磨、激光熔化或化学腐蚀中的一种；
嵌入方式包括自下而上方式或自上而下方式；
其中，自下而上方式是将已有的互连基板放入模具，采用固化方式制作第一封装层；自上而下方式是先制作完整第一封装层，再使用激光或机械挖槽，再将互连基板放入到槽中；
施加方式包括钢网印刷、点胶、丝网印刷、喷涂、3D打印、物理气相沉积、化学气相沉积或预置片预黏附中的一种；
键合工艺包括烧结、焊接或粘合中的一种。
9.根据权利要求1所述的新型嵌入式封装结构的制备方法，其特征在于：
芯片为基于硅、碳化硅、氮化镓、砷化镓等半导体材料制备的绝缘栅双极晶体管(IGBT，Insulated Gate Bipolar Transistor)，金属氧化物半导体场效应晶体管(MOSFET，Metal-Oxide-Semiconductor Field-Effect Transistor)，高电子迁移率晶体管(HEMT，HighElectron Mobility Transistor)、快速恢复二极管(FRD)或肖特基势垒二极管(SBD)等。
第一互连基板(1)为纯铜基板、直接覆铜陶瓷基板DBC、活性金属钎焊覆铜基板AMB、铜引线引线框架材料或绝缘金属基板中的一种，或在基板金属层上还可具有特定厚度和形状的不同金属镀层，金属镀层的金属包括银、金或镍钯金中的一种；
第二互连基板为金属陶瓷基板、PCB板、金属铜箔、引线框架或铜夹中的一种；
绝缘材料为半固化片、环氧板(FR4材料)、BT树脂基材料或环氧树脂模封料(EMC材料)中的一种；
金属导电材料为铜、金、钯、银、铝、银钯合金、金钯合金、铜银合金、铜铟合金、铜银镍合金、铜银锡合金、铜银钛合金或铜铝合金、银包铜、锡包铜、有机物包覆铜或有机物包覆银颗粒中的一种。
10.一种基于如权利要求1-9中任一项所述的新型嵌入式封装结构的制备方法获得的嵌入式封装结构，其特征在于：
包括第一封装层(2)，第一封装层(2)的下端面内至少嵌设有一个互连基板(1)，第一封装层(2)的上端面覆设有与互连基板(1)电性连接的第一微纳米材质导电层(4)，第一微纳米材质导电层(4)的芯片安装位上设有第一微纳米材质贴片层(5)，第一微纳米材质贴片层(5)上设有芯片(6)，
第一微纳米材质导电层(4)上还覆设有第一绝缘层(7)，第一绝缘层(7)围设于第一微纳米材质贴片层(5)和芯片(6)的外围；
第一绝缘层(7)和芯片(6)上覆设有第二微纳米材质导电层(10)，第二微纳米材质导电层(10)的芯片安装位上设置有第二微纳米材质贴片层(12)，第二微纳米材质贴片层(12)上设有第二互连基板(13)，第二微纳米材质导电层(10)上还覆设有第二绝缘层(14)，第二绝缘层(14)围设于第二微纳米材质贴片层(12)和第二互连基板(13)的外围，第二互连基板(13)上端面与第二绝缘层(14)上端面平齐；
第一绝缘层(7)上布设有用于将第一微纳米材质导电层(4)和第二微纳米材质导电层(10)电连接的第一导电体，第二绝缘层(14)上布设有与第二微纳米材质导电层(10)电连接的第二导电体。
CN202310180725.2A 2023-02-20 2023-02-20 一种新型嵌入式封装结构及其制备方法 Active CN116072558B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310180725.2A CN116072558B (zh) 2023-02-20 2023-02-20 一种新型嵌入式封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310180725.2A CN116072558B (zh) 2023-02-20 2023-02-20 一种新型嵌入式封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN116072558A true CN116072558A (zh) 2023-05-05
CN116072558B CN116072558B (zh) 2023-09-29

Family

ID=86182035

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310180725.2A Active CN116072558B (zh) 2023-02-20 2023-02-20 一种新型嵌入式封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN116072558B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130105980A1 (en) * 2011-10-27 2013-05-02 Hitachi, Ltd. Sinterable bonding material using copper nanoparticles, process for producing same, and method of bonding electronic component
CN108526751A (zh) * 2018-04-26 2018-09-14 深圳市先进连接科技有限公司 一种可用于无压烧结的微纳米混合焊膏及其制备方法
CN109727969A (zh) * 2018-12-29 2019-05-07 华进半导体封装先导技术研发中心有限公司 一种基板埋入式功率器件封装结构及其制造方法
CN111092049A (zh) * 2019-12-19 2020-05-01 深圳第三代半导体研究院 一种陶瓷基板覆铜及高功率电子芯片全铜互联封装方案
CN112768362A (zh) * 2019-11-05 2021-05-07 深圳第三代半导体研究院 一种嵌入式封装器件制备方法
CN112786455A (zh) * 2019-11-07 2021-05-11 深圳第三代半导体研究院 一种嵌入式封装模块化制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130105980A1 (en) * 2011-10-27 2013-05-02 Hitachi, Ltd. Sinterable bonding material using copper nanoparticles, process for producing same, and method of bonding electronic component
CN108526751A (zh) * 2018-04-26 2018-09-14 深圳市先进连接科技有限公司 一种可用于无压烧结的微纳米混合焊膏及其制备方法
CN109727969A (zh) * 2018-12-29 2019-05-07 华进半导体封装先导技术研发中心有限公司 一种基板埋入式功率器件封装结构及其制造方法
CN112768362A (zh) * 2019-11-05 2021-05-07 深圳第三代半导体研究院 一种嵌入式封装器件制备方法
CN112786455A (zh) * 2019-11-07 2021-05-11 深圳第三代半导体研究院 一种嵌入式封装模块化制备方法
CN111092049A (zh) * 2019-12-19 2020-05-01 深圳第三代半导体研究院 一种陶瓷基板覆铜及高功率电子芯片全铜互联封装方案

Also Published As

Publication number Publication date
CN116072558B (zh) 2023-09-29

Similar Documents

Publication Publication Date Title
US10211177B2 (en) High power semiconductor package subsystems
US6350633B1 (en) Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
CN104377172B (zh) 具有嵌入式无源部件的芯片封装件
US9837327B2 (en) Methods for forming semiconductor device packages
US6562709B1 (en) Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US8916474B2 (en) Semiconductor modules and methods of formation thereof
US20100013070A1 (en) Power module package having excellent heat sink emission capability and method for manufacturing the same
US7163841B2 (en) Method of manufacturing circuit device
US10312194B2 (en) Stacked electronics package and method of manufacturing thereof
US20090243079A1 (en) Semiconductor device package
US10756013B2 (en) Packaged semiconductor system having unidirectional connections to discrete components
CN110494977A (zh) 电力用半导体模块、电子部件以及电力用半导体模块的制造方法
WO2007124410A2 (en) Thermally enhanced bga package with ground ring
TW200947607A (en) Chip embedded package structure and method for fabricating the same
US10770444B2 (en) Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
WO2019187400A1 (en) Pre-packed power cell, power module and method for manufacturing pre-packed power cell
US6403460B1 (en) Method of making a semiconductor chip assembly
CN116072558B (zh) 一种新型嵌入式封装结构及其制备方法
US6551861B1 (en) Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
EP2800130A1 (en) Chip-to-substrate transient liquid phase bonding using a spacer
US11791254B2 (en) Electrically power assembly with thick electrically conductive layers
WO2024109434A1 (zh) 一种GaN器件封装结构及其封装方法
US20230138349A1 (en) Embedded packaging structure
US20220020740A1 (en) Isolated 3d semiconductor device package
CN115732450A (zh) 一种新型功率模块高密度封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant