JPH0341974B2 - - Google Patents
Info
- Publication number
- JPH0341974B2 JPH0341974B2 JP57111534A JP11153482A JPH0341974B2 JP H0341974 B2 JPH0341974 B2 JP H0341974B2 JP 57111534 A JP57111534 A JP 57111534A JP 11153482 A JP11153482 A JP 11153482A JP H0341974 B2 JPH0341974 B2 JP H0341974B2
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- rectangular
- pattern
- divided
- exposure area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010894 electron beam technology Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/302—Controlling tubes by external information, e.g. programme control
- H01J37/3023—Programme control
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/302—Controlling tubes by external information, e.g. programme control
- H01J37/3023—Programme control
- H01J37/3026—Patterning strategy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31761—Patterning strategy
- H01J2237/31764—Dividing into sub-patterns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31769—Proximity effect correction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31776—Shaped beam
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Analytical Chemistry (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Electron Beam Exposure (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は走査形電子ビーム露光装置における電
子ビーム露光方法に関する。
子ビーム露光方法に関する。
(2) 技術の背景
近年、半導体製造技術においては、光によりリ
ソグラフイに代り、より微細パターン加工に有利
な電子ビームによるリソグラフイが実用化されつ
つある。特に、走査形電子ビーム露光装置を用い
ると、パターンの作成を設計データを用いて直接
行う。たとえば、ウエハにパターンを露光する際
には、マスクを用いずに行うこともでき、従つ
て、この場合、マスク製造の時間が不要になると
共に、マスクによる誤差や欠陥が減少し、しかも
パターンに対する融通性が高くなる。レチクルや
フオトマスクの製造の場合にも同様の利点があ
る。
ソグラフイに代り、より微細パターン加工に有利
な電子ビームによるリソグラフイが実用化されつ
つある。特に、走査形電子ビーム露光装置を用い
ると、パターンの作成を設計データを用いて直接
行う。たとえば、ウエハにパターンを露光する際
には、マスクを用いずに行うこともでき、従つ
て、この場合、マスク製造の時間が不要になると
共に、マスクによる誤差や欠陥が減少し、しかも
パターンに対する融通性が高くなる。レチクルや
フオトマスクの製造の場合にも同様の利点があ
る。
また、走査形電子ビーム露光装置においては、
スループツトの向上のため、矩形ビーム露光が用
いられるようになつてきており、また、パターン
発生の融通性の点からビーム形状が変えられる可
変矩形ビーム露光方式が採用されている。
スループツトの向上のため、矩形ビーム露光が用
いられるようになつてきており、また、パターン
発生の融通性の点からビーム形状が変えられる可
変矩形ビーム露光方式が採用されている。
(3) 従来技術と問題点
可変矩形ビーム露光装置では、ビーム形状が変
えられるとは言つても、その最大寸法には限度が
あり、その限度を最大矩形と定義すると、描画さ
れる矩形パターンが最大矩形以下の場合は問題な
いが、描画される矩形パターンが最大矩形より大
きい場合には、複数回の露光走査が必要となる。
従来、このような大きな矩形パターンを描画する
際には、このパターンを予め最大矩形毎に分割
し、パターンを所定ドーズで露光し、これらの露
光パターンをつなぎ合わせていた。
えられるとは言つても、その最大寸法には限度が
あり、その限度を最大矩形と定義すると、描画さ
れる矩形パターンが最大矩形以下の場合は問題な
いが、描画される矩形パターンが最大矩形より大
きい場合には、複数回の露光走査が必要となる。
従来、このような大きな矩形パターンを描画する
際には、このパターンを予め最大矩形毎に分割
し、パターンを所定ドーズで露光し、これらの露
光パターンをつなぎ合わせていた。
しかしながら、上述の従来方法によれば、各露
光されたパターンの境界のずれが生ずるという問
題点がある。このパターン境界のずれの原因は
種々考られるが、たとえば、電子ビーム露光によ
る発生熱が滞留してレジストの感度が上昇した
り、ビームアライメントの不都合、あるいはガン
フイラメントの寿命によるシヨツトむらが等が考
えられる。特に境界ずれはフオトマスクあるいは
ウエハにおけるアナログICの抵抗パターン等の
形成に重大な影響を及ぼす。
光されたパターンの境界のずれが生ずるという問
題点がある。このパターン境界のずれの原因は
種々考られるが、たとえば、電子ビーム露光によ
る発生熱が滞留してレジストの感度が上昇した
り、ビームアライメントの不都合、あるいはガン
フイラメントの寿命によるシヨツトむらが等が考
えられる。特に境界ずれはフオトマスクあるいは
ウエハにおけるアナログICの抵抗パターン等の
形成に重大な影響を及ぼす。
(4) 発明の目的
本発明の目的は、上述の従来方法における問題
点に鑑み、大きな矩形パターンを最大矩形で分割
する際に、2次元的にお互いにシフトされた2つ
の分割パターンを用意し、1つの分割パターンを
所定ドーズ1/2で露光し、他の分割パターンを所
定ドーズ1/2で露光して重ね合わせるという構想
にもとづき、パターンの境界ずれを解消させるこ
とにある。
点に鑑み、大きな矩形パターンを最大矩形で分割
する際に、2次元的にお互いにシフトされた2つ
の分割パターンを用意し、1つの分割パターンを
所定ドーズ1/2で露光し、他の分割パターンを所
定ドーズ1/2で露光して重ね合わせるという構想
にもとづき、パターンの境界ずれを解消させるこ
とにある。
(5) 発明の構成
上述の目的を達成するために本発明によれば、
試料上の矩形の露光領域であつて、その縦寸法及
び横寸法の両方とも可変矩形ビームの最大矩形ビ
ームのサイズより大きな露光領域を、該最大矩形
ビームのサイズ以下の大きさの複数の分割露光領
域に分割した後、前記可変矩形ビームを用いて順
次照射して露光する方法において、第1の露光と
して、前記露光領域を第1の分割露光領域に分割
した後、最大矩形ビーム以下の大きさのビームを
用いて所定の照射量の半分の照射量で前記第1の
分割露光領域を順次露光して、該露光領域全体矩
形分割露光し、 該第1の露光を終了した後、前記露光領域を該
第1の露光で分割した隣合う第1の分割矩形領域
に対して、縦方向及び横方向共にまたがるように
再分割し、第2の分割露光領域を設定し、次いで
所定の照射量の半分の照射量で前記第2の分割露
光領域を前記第1の露光順に沿つて、順次露光し
て前記露光領域全体を矩形分割露光する第2の露
光を行うことを特徴とする電子ビームの露光方法
が提供される。
試料上の矩形の露光領域であつて、その縦寸法及
び横寸法の両方とも可変矩形ビームの最大矩形ビ
ームのサイズより大きな露光領域を、該最大矩形
ビームのサイズ以下の大きさの複数の分割露光領
域に分割した後、前記可変矩形ビームを用いて順
次照射して露光する方法において、第1の露光と
して、前記露光領域を第1の分割露光領域に分割
した後、最大矩形ビーム以下の大きさのビームを
用いて所定の照射量の半分の照射量で前記第1の
分割露光領域を順次露光して、該露光領域全体矩
形分割露光し、 該第1の露光を終了した後、前記露光領域を該
第1の露光で分割した隣合う第1の分割矩形領域
に対して、縦方向及び横方向共にまたがるように
再分割し、第2の分割露光領域を設定し、次いで
所定の照射量の半分の照射量で前記第2の分割露
光領域を前記第1の露光順に沿つて、順次露光し
て前記露光領域全体を矩形分割露光する第2の露
光を行うことを特徴とする電子ビームの露光方法
が提供される。
(6) 発明の実施例
以下、図面により本発明を説明する。
第1図A,Bは本発明に係る分割された矩形パ
ターンを示す図である。データメモリーに記憶さ
れた矩形パターンは始点座標(X0、Y0)および
寸法(X1、X1)で与えられる。ここで電子ビー
ムの最大矩形の大きさをS×Sとすれば、第1図
Aに示すように、矩形パターンを、座標(X0、
Y0)からX方向に配列されたパターン0〜6、
座標(X0、Y0+S)からX方向に配列されたパ
ターン7〜13、および座標(X0、Y0+2S)か
らX方向に配列されたパターン14〜20で分割
する。その場合、パターン6,13,20は最大
矩形よりも小さく、他のパターンは最大矩形であ
る。他方、第1図Bに示すように矩形パターン
を、座標(X0、Y0)からX方向に配列されたパ
ターン0′〜6′、座標(X0、Y0+S/2)から
X方向に配列されたパターン7′〜13′、および
座標(X0、Y0+3/2S)からX方向に配列された
パターン14′〜20′で分割する。この場合、パ
ターン0′〜6′が最大矩形より小さく、他のパタ
ーンは最大矩形である。すなわち、第1図Bに示
す分割パターンは第1図Aに示す分割パターンに
比べてX方向でS/2且つY方向でS/2シフト
されている。
ターンを示す図である。データメモリーに記憶さ
れた矩形パターンは始点座標(X0、Y0)および
寸法(X1、X1)で与えられる。ここで電子ビー
ムの最大矩形の大きさをS×Sとすれば、第1図
Aに示すように、矩形パターンを、座標(X0、
Y0)からX方向に配列されたパターン0〜6、
座標(X0、Y0+S)からX方向に配列されたパ
ターン7〜13、および座標(X0、Y0+2S)か
らX方向に配列されたパターン14〜20で分割
する。その場合、パターン6,13,20は最大
矩形よりも小さく、他のパターンは最大矩形であ
る。他方、第1図Bに示すように矩形パターン
を、座標(X0、Y0)からX方向に配列されたパ
ターン0′〜6′、座標(X0、Y0+S/2)から
X方向に配列されたパターン7′〜13′、および
座標(X0、Y0+3/2S)からX方向に配列された
パターン14′〜20′で分割する。この場合、パ
ターン0′〜6′が最大矩形より小さく、他のパタ
ーンは最大矩形である。すなわち、第1図Bに示
す分割パターンは第1図Aに示す分割パターンに
比べてX方向でS/2且つY方向でS/2シフト
されている。
本発明はこのような2つの分割パターンを用意
し、始めに、第1図Aにもとづくパターン0〜2
0をこの順で所定量の1/2ドーズを露光し、次に、
第1図Bにもとづくパターン0′〜20′をこの順
で所定量1/2ドーズを露光する。すなわち、第1
図Aの露光パターンと第1図Bの露光パターンを
重ね合わすように露光する。この結果、各パター
ン0〜20、0′〜20′の境界のずれは解消され
る。
し、始めに、第1図Aにもとづくパターン0〜2
0をこの順で所定量の1/2ドーズを露光し、次に、
第1図Bにもとづくパターン0′〜20′をこの順
で所定量1/2ドーズを露光する。すなわち、第1
図Aの露光パターンと第1図Bの露光パターンを
重ね合わすように露光する。この結果、各パター
ン0〜20、0′〜20′の境界のずれは解消され
る。
第2図は本発明に係る電子ビーム露光方法を実
行するための装置を示すブロツク回路図である。
第2図において、201は中央処理装置
(CRU)、202はデータメモリであつて、たと
えば第1図A、Bに示す矩形パターンを記憶して
いるものとする。すなわち、この場合、データメ
モリ202は始点座標(X0、Y0)および寸法
(X1、Y1)を記憶している。203A、203B
は、パターン発生器であつて、たとえば、パター
ン発生器203Aは、第1図Aにもとづく各分割
パターンを、その始点座標(X0、Y0)および寸
法(Sx、Sy)をパラメータとして駆動部204に
送出し、また、同様にパターン発生器203Bは
第1図Bにもとづく各分割パターンを、パラメー
タx0、y0、Sx、Syとして駆動部204に送出す
る。駆動部204は電子ビーム露光装置のメイン
偏向205およびスリツト偏向206を駆動さ
せ、それぞれビーム位置x0、y0、ビーム寸法Sx、
Syを決め、ステージ駆動制御部207は電子ビー
ム露光装置のステージを移動させるものである。
行するための装置を示すブロツク回路図である。
第2図において、201は中央処理装置
(CRU)、202はデータメモリであつて、たと
えば第1図A、Bに示す矩形パターンを記憶して
いるものとする。すなわち、この場合、データメ
モリ202は始点座標(X0、Y0)および寸法
(X1、Y1)を記憶している。203A、203B
は、パターン発生器であつて、たとえば、パター
ン発生器203Aは、第1図Aにもとづく各分割
パターンを、その始点座標(X0、Y0)および寸
法(Sx、Sy)をパラメータとして駆動部204に
送出し、また、同様にパターン発生器203Bは
第1図Bにもとづく各分割パターンを、パラメー
タx0、y0、Sx、Syとして駆動部204に送出す
る。駆動部204は電子ビーム露光装置のメイン
偏向205およびスリツト偏向206を駆動さ
せ、それぞれビーム位置x0、y0、ビーム寸法Sx、
Syを決め、ステージ駆動制御部207は電子ビー
ム露光装置のステージを移動させるものである。
パターン発生器203Aの動作はCPU201
のスタート信号ST1によつて開始し、システム
クロツク信号CK1にもとづいて進行する。第1
図Aに示すパターンの露光が終了すると、パター
ン発生器203Aは露光終了信号ED1をCPU2
01に送出する。次に、CPU201はスタート
信号ST2を送出してパターン発生器203Bの
動作を開始させ、システムクロツク信号CK2に
よりその動作を進行させる。第1図Bに示すパタ
ーンの露光が終了すると、パターン発生器203
Bは露光終了信号ED2をCPU201を送出す
る。これにより、第1図A,Bに示す矩形パター
ンの露光は終了する。従つてCPU201はデー
タメモリ202に記憶されている次の矩形パター
ンの露光動作に移る。
のスタート信号ST1によつて開始し、システム
クロツク信号CK1にもとづいて進行する。第1
図Aに示すパターンの露光が終了すると、パター
ン発生器203Aは露光終了信号ED1をCPU2
01に送出する。次に、CPU201はスタート
信号ST2を送出してパターン発生器203Bの
動作を開始させ、システムクロツク信号CK2に
よりその動作を進行させる。第1図Bに示すパタ
ーンの露光が終了すると、パターン発生器203
Bは露光終了信号ED2をCPU201を送出す
る。これにより、第1図A,Bに示す矩形パター
ンの露光は終了する。従つてCPU201はデー
タメモリ202に記憶されている次の矩形パター
ンの露光動作に移る。
次に、第2図のパターン発生器203A、20
3Bについて詳細に説明する。
3Bについて詳細に説明する。
第3図は第2図のパターン発生器203Aの詳
細な回路図である。第3図において、分割パター
ンの始点のX方向座標X0を発生させるために、
レジスタ301および加算器302が設けられ、
分割パターンの始点のY方向座標y0を発生させる
ために、レジスタ303および加算器304が設
けられている。また、分割パターンのX方向の寸
法Sxを発生させるために、レジスタ305、減算
器306、比較器307およびセレクタ308が
設けられ、分割パターンのY方向の寸法Syを発生
させるために、レジスタ309、減算器310、
比較器311およびセレクタ312が設けられて
いる。
細な回路図である。第3図において、分割パター
ンの始点のX方向座標X0を発生させるために、
レジスタ301および加算器302が設けられ、
分割パターンの始点のY方向座標y0を発生させる
ために、レジスタ303および加算器304が設
けられている。また、分割パターンのX方向の寸
法Sxを発生させるために、レジスタ305、減算
器306、比較器307およびセレクタ308が
設けられ、分割パターンのY方向の寸法Syを発生
させるために、レジスタ309、減算器310、
比較器311およびセレクタ312が設けられて
いる。
第1図Aを参照にして第3図の回路動作を説明
する。始めに、CPU201からスタート信号ST
1が供給されると、データメモリ202のパラメ
ータX0、X0、Y1、Y1が、それぞれ、レジスタ3
01,303,305,309に格納される。こ
こで、比較器307はX1を最大矩形の寸法Sと
比較し、この結果、X1>Sであるので、セレク
タ308は図中の下側の入力Sを選択する。従つ
て、Sx=Sである。また、比較器311はY1と
最大矩形の寸法Sを比較し、この結果、Y1>S
であるので、セレクタ312は下側の入力Sを選
択する。従つて、Sy=Sである。つまり、パター
ン0のパラメータ(x0、y0、Sx、Sy)は(X0、
Y0、S、S)である。
する。始めに、CPU201からスタート信号ST
1が供給されると、データメモリ202のパラメ
ータX0、X0、Y1、Y1が、それぞれ、レジスタ3
01,303,305,309に格納される。こ
こで、比較器307はX1を最大矩形の寸法Sと
比較し、この結果、X1>Sであるので、セレク
タ308は図中の下側の入力Sを選択する。従つ
て、Sx=Sである。また、比較器311はY1と
最大矩形の寸法Sを比較し、この結果、Y1>S
であるので、セレクタ312は下側の入力Sを選
択する。従つて、Sy=Sである。つまり、パター
ン0のパラメータ(x0、y0、Sx、Sy)は(X0、
Y0、S、S)である。
次にシステムクロツク信号CK1のパルスが
CPU201から供給されると、パターン発生器
203Aは第1図Aのパターン1のパラメータの
発生動作を行う。すなわち、レジスタ301の値
が加算器302によつて X0→X0+S に変化し、レジスタ305の値が減算器306に
よつて Y1→Y1−S に変化する。この場合にも、比較器307,31
1の出力変化はない。従つて、 Sx=S Sy=S である。つまり、パターン1のパラメータ(x0、
y0、Sx、Sy)は、 (x0+S、y0、S、S) である。
CPU201から供給されると、パターン発生器
203Aは第1図Aのパターン1のパラメータの
発生動作を行う。すなわち、レジスタ301の値
が加算器302によつて X0→X0+S に変化し、レジスタ305の値が減算器306に
よつて Y1→Y1−S に変化する。この場合にも、比較器307,31
1の出力変化はない。従つて、 Sx=S Sy=S である。つまり、パターン1のパラメータ(x0、
y0、Sx、Sy)は、 (x0+S、y0、S、S) である。
このようにして、パターン発生器203Aが第
1図Aのパターン6のパラメータの発生動作を行
うと、このパラメータ(x0、y0、Sx、Sy)は、 (X0+6S、Y0、X1−6S、S) であり、この場合、X1−6S<Sである。従つて、
比較器307の出力変化が発生してセレクタ30
8は図中の上側入力を選択し、またX方向走査終
了信号EXが論理“1”となつている。このよう
な状態で、次のシステムクロツク信号CK1のパ
ルスが供給されると、信号EX′が論理“1”とな
り、この結果、レジスタ301には再びX0がセ
ツトされ、レジスタ303の値はY0→Y0+Sに
変化し、レジスタ305にはX1が再びセツトさ
れ、レジスタ309の値もY1→Y1−Sに変化す
る。このとき、Y1−S<Sあるので、セレクタ
308,312は共に図中、下側入力Sを選択し
ている。従つて、パターン7のパラメータ(x0、
y0、Sx、Sy)は、 (X0、Y0+S、S、S) である。
1図Aのパターン6のパラメータの発生動作を行
うと、このパラメータ(x0、y0、Sx、Sy)は、 (X0+6S、Y0、X1−6S、S) であり、この場合、X1−6S<Sである。従つて、
比較器307の出力変化が発生してセレクタ30
8は図中の上側入力を選択し、またX方向走査終
了信号EXが論理“1”となつている。このよう
な状態で、次のシステムクロツク信号CK1のパ
ルスが供給されると、信号EX′が論理“1”とな
り、この結果、レジスタ301には再びX0がセ
ツトされ、レジスタ303の値はY0→Y0+Sに
変化し、レジスタ305にはX1が再びセツトさ
れ、レジスタ309の値もY1→Y1−Sに変化す
る。このとき、Y1−S<Sあるので、セレクタ
308,312は共に図中、下側入力Sを選択し
ている。従つて、パターン7のパラメータ(x0、
y0、Sx、Sy)は、 (X0、Y0+S、S、S) である。
最後に、パターン発生器203Aが第1図Aの
パターン20のパラメータの発生動作を行うと、
このパラメータ(x0、y0、Sx、Sy)は、 (X0+6S、Y0+2S、X1−6S/1−2S) であり、この場合、X1−6S<S、Y1−2S<Sで
ある。従つて、比較器307,308の出力は共
に論理”1”となり、この結果、終了信号ED1
がCPU201に送出されることになり、これに
より、露光動作も終了する。
パターン20のパラメータの発生動作を行うと、
このパラメータ(x0、y0、Sx、Sy)は、 (X0+6S、Y0+2S、X1−6S/1−2S) であり、この場合、X1−6S<S、Y1−2S<Sで
ある。従つて、比較器307,308の出力は共
に論理”1”となり、この結果、終了信号ED1
がCPU201に送出されることになり、これに
より、露光動作も終了する。
第4図は第2図のパターン発生器203Bの詳
細な回路図である。第4図においては、第3図に
対して、セレクト401〜404が付加されてい
る。すなわち、各パラメータx0、y0の始めての変
化量をSではなくS/2とするために、セレクタ
401,402が設けられている。また、比較器
307,311の始めての比較基準をSではなく
S/2とするために、セレクタ403,404が
設けられている。
細な回路図である。第4図においては、第3図に
対して、セレクト401〜404が付加されてい
る。すなわち、各パラメータx0、y0の始めての変
化量をSではなくS/2とするために、セレクタ
401,402が設けられている。また、比較器
307,311の始めての比較基準をSではなく
S/2とするために、セレクタ403,404が
設けられている。
第1図Bを参照して第4図の回路動作を説明す
る。始めに、CPU201からスタート信号ST2
が供給されると、データメモリ202のパラメー
タX0、Y0、X1、Y1が、それぞれ、レジスタ30
1,303,305,309に格納される。また
同時に、セレクタ401〜404はS/2を選択
する。従つて、比較器307はX1をS/2と比
較し、この結果、X1>S/2であるので、セレ
クタ308は図中の下軸の入力S/2を選択す
る。従つて、Sx=S/2である。また、比較器3
11はY1とS/2を比較し、この結果、Y1>
S/2であるので、セレクタ312は下側の入力
S/2を選択する。従つて、Sy=S/2である。
つまり、パターン0′のパラメータ(x0、y0、Sx、
Sy)は (X0、Y0、S/2、S/2) である。
る。始めに、CPU201からスタート信号ST2
が供給されると、データメモリ202のパラメー
タX0、Y0、X1、Y1が、それぞれ、レジスタ30
1,303,305,309に格納される。また
同時に、セレクタ401〜404はS/2を選択
する。従つて、比較器307はX1をS/2と比
較し、この結果、X1>S/2であるので、セレ
クタ308は図中の下軸の入力S/2を選択す
る。従つて、Sx=S/2である。また、比較器3
11はY1とS/2を比較し、この結果、Y1>
S/2であるので、セレクタ312は下側の入力
S/2を選択する。従つて、Sy=S/2である。
つまり、パターン0′のパラメータ(x0、y0、Sx、
Sy)は (X0、Y0、S/2、S/2) である。
次に、システムクロツク信号CK2のパルスが
CPU201から供給されると、パターン発生器
203Bは第1図Bのパターン1′のパラメータ
の発生状態を行う。すなわち、レジスタ301の
値が加算器302によつて X0→X0+S/2 に変化し、レジスタ305の値が減算器306に
よつて Y1→Y1−S/2 に変化する。この場合にも、比較器307,31
1の出力変化はないが、セレクタ403は値Sを
選択している。従つて、 Sx=S Sy=S/2 である。つまり、パターン1′のパラメータ(x0、
y0、Sx、Sy)は、 (X0+S/2、Y0、S、S/2) である。
CPU201から供給されると、パターン発生器
203Bは第1図Bのパターン1′のパラメータ
の発生状態を行う。すなわち、レジスタ301の
値が加算器302によつて X0→X0+S/2 に変化し、レジスタ305の値が減算器306に
よつて Y1→Y1−S/2 に変化する。この場合にも、比較器307,31
1の出力変化はないが、セレクタ403は値Sを
選択している。従つて、 Sx=S Sy=S/2 である。つまり、パターン1′のパラメータ(x0、
y0、Sx、Sy)は、 (X0+S/2、Y0、S、S/2) である。
このようにして、パターン発生器203Bが第
1図Bのパターン6′のパラメータの発生動作を
行うと、このパラメータ(x0、y0、Sx、Sy)は、 (X0+11/2S、Y0、X1−11/2S、S/2) であり、この場合、X111/2S<Sである。従つ
て、比較器307の出力変化が発生してセレクタ
308は図中の上側入力を選択し、またX方向走
査終了信号EXが論理“1”となつている。この
ような状態で、次のシステムクロツク信号CK2
のパルスが供給されていると、信号EX′が論理
“1”となり、この結果、レジスタ301には再
びX0がセツトされ、レジスタ303の値はY0→
Y0+S/2に変化し、レジスタ305にはX1が
再びセツトされ、レジスタ309の値もY1→Y1
−S/2に変化する。このとき、Y1−S/2<
Sであるので、セレクタ308,312は共に図
中、下側入力S/2を選択している。従つて、パ
ターン7′のパラメータ (x0、y0、Sx、Sy)は、 (X0、Y0+S/2、S/2、S) である。
1図Bのパターン6′のパラメータの発生動作を
行うと、このパラメータ(x0、y0、Sx、Sy)は、 (X0+11/2S、Y0、X1−11/2S、S/2) であり、この場合、X111/2S<Sである。従つ
て、比較器307の出力変化が発生してセレクタ
308は図中の上側入力を選択し、またX方向走
査終了信号EXが論理“1”となつている。この
ような状態で、次のシステムクロツク信号CK2
のパルスが供給されていると、信号EX′が論理
“1”となり、この結果、レジスタ301には再
びX0がセツトされ、レジスタ303の値はY0→
Y0+S/2に変化し、レジスタ305にはX1が
再びセツトされ、レジスタ309の値もY1→Y1
−S/2に変化する。このとき、Y1−S/2<
Sであるので、セレクタ308,312は共に図
中、下側入力S/2を選択している。従つて、パ
ターン7′のパラメータ (x0、y0、Sx、Sy)は、 (X0、Y0+S/2、S/2、S) である。
最後に、パターン発生器203Bが第1図Bの
パターン20′のパラメータの発生動作を行うと、
このパラメータ(x0、y0、Sx、Sy)は、 (X0+11/2S、Y0+3/2S、X1−11/2S、Y1
−3/2S) であり、この場合、X1−11/2S<S、Y1−3/2S
<Sである。従つて、比較器307,308の出
力は共に論理“1”となり、この結果、終了信号
ED2がCPU2に送出されることになり、これに
より、露光動作も終了する。
パターン20′のパラメータの発生動作を行うと、
このパラメータ(x0、y0、Sx、Sy)は、 (X0+11/2S、Y0+3/2S、X1−11/2S、Y1
−3/2S) であり、この場合、X1−11/2S<S、Y1−3/2S
<Sである。従つて、比較器307,308の出
力は共に論理“1”となり、この結果、終了信号
ED2がCPU2に送出されることになり、これに
より、露光動作も終了する。
なお、上述の実施例においては、2つの分割パ
ターン間のX方向およびY方向のシフト量をS/
2としたが、X方向およびY方向に共にシフトさ
せれば、そのシフト量は他の値でもよい。
ターン間のX方向およびY方向のシフト量をS/
2としたが、X方向およびY方向に共にシフトさ
せれば、そのシフト量は他の値でもよい。
(6) 発明の効果
以上説明したように本発明によれば、パターン
の境界ズレの主原因である電子ビーム露光によつ
て発生する熱が滞留してレジストの感度を上昇さ
せることを抑えることができると共に、パターン
の境界ズレを解消することができる。
の境界ズレの主原因である電子ビーム露光によつ
て発生する熱が滞留してレジストの感度を上昇さ
せることを抑えることができると共に、パターン
の境界ズレを解消することができる。
第1図A,Bほ本発明に係る分割された矩形パ
ターンを示す図、第2図は本発明に係る電子ビー
ム露光方法を実行するための装置を示すブロツク
回路図、第3図は第2図のパターン発生器203
Aの回路図、第4図は第2図のパターン発生器2
03Bの回路図である。 201……CPU、202……データメモリ、
203A、203B……パターン発生器。
ターンを示す図、第2図は本発明に係る電子ビー
ム露光方法を実行するための装置を示すブロツク
回路図、第3図は第2図のパターン発生器203
Aの回路図、第4図は第2図のパターン発生器2
03Bの回路図である。 201……CPU、202……データメモリ、
203A、203B……パターン発生器。
Claims (1)
- 【特許請求の範囲】 1 試料上の矩形の露光領域であつて、その縦寸
法及び横寸法の両側とも可変矩形ビームの最大矩
形ビームのサイズより大きな露光領域を、該最大
矩形ビームのサイズ以下の大きさの複数の分割露
光領域に分割した後、前記可変矩形ビームを用い
て順次照射して露光する方法において、 第1の露光として、前記露光領域を第1の分割
露光領域に分割した後、最大矩形ビーム以下の大
きさのビームを用いて所定の照射量の半分の照射
量で前記第1の分割露光領域を順次露光して、該
露光領域全体を矩形分割露光し、 該第1の露光を終了した後、前記露光領域を該
第1の露光で分割した隣合う第1の分割矩形領域
に対して、縦方向及び横方向共にまたがるように
再分割し、第2の分割露光領域を設定し、次いで
所定の照射量の半分の照射量で前記第2の分割露
光領域を前記第1の露光順に沿つて、順次露光し
て前記露光領域全体を矩形分割露光する第2の露
光を行うことを特徴とする電子ビーム露光方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11153482A JPS593923A (ja) | 1982-06-30 | 1982-06-30 | 電子ビ−ム露光方法 |
DE8383303812T DE3379487D1 (en) | 1982-06-30 | 1983-06-30 | Scanning electron-beam exposure system |
EP19830303812 EP0098177B1 (en) | 1982-06-30 | 1983-06-30 | Scanning electron-beam exposure system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11153482A JPS593923A (ja) | 1982-06-30 | 1982-06-30 | 電子ビ−ム露光方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS593923A JPS593923A (ja) | 1984-01-10 |
JPH0341974B2 true JPH0341974B2 (ja) | 1991-06-25 |
Family
ID=14563780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11153482A Granted JPS593923A (ja) | 1982-06-30 | 1982-06-30 | 電子ビ−ム露光方法 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0098177B1 (ja) |
JP (1) | JPS593923A (ja) |
DE (1) | DE3379487D1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4818885A (en) * | 1987-06-30 | 1989-04-04 | International Business Machines Corporation | Electron beam writing method and system using large range deflection in combination with a continuously moving table |
US4816692A (en) * | 1987-07-08 | 1989-03-28 | International Business Machines Corporation | Pattern splicing system and method for scanning of electron beam system |
JPH01286310A (ja) * | 1988-05-12 | 1989-11-17 | Nec Corp | 荷電ビーム露光方法 |
DE69030243T2 (de) * | 1989-12-21 | 1997-07-24 | Fujitsu Ltd | Verfahren und Gerät zur Steuerung von Ladungsträgerstrahlen in einem Belichtungssystem mittels Ladungsträgerstrahlen |
US5393987A (en) * | 1993-05-28 | 1995-02-28 | Etec Systems, Inc. | Dose modulation and pixel deflection for raster scan lithography |
US5624774A (en) * | 1994-06-16 | 1997-04-29 | Nikon Corporation | Method for transferring patterns with charged particle beam |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5679432A (en) * | 1979-12-04 | 1981-06-30 | Jeol Ltd | Electron beam exposure process |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4099062A (en) * | 1976-12-27 | 1978-07-04 | International Business Machines Corporation | Electron beam lithography process |
JPS5493364A (en) * | 1977-12-30 | 1979-07-24 | Fujitsu Ltd | Exposure system for electron beam |
DE3169257D1 (en) * | 1980-11-28 | 1985-04-18 | Ibm | Electron beam system and method |
-
1982
- 1982-06-30 JP JP11153482A patent/JPS593923A/ja active Granted
-
1983
- 1983-06-30 EP EP19830303812 patent/EP0098177B1/en not_active Expired
- 1983-06-30 DE DE8383303812T patent/DE3379487D1/de not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5679432A (en) * | 1979-12-04 | 1981-06-30 | Jeol Ltd | Electron beam exposure process |
Also Published As
Publication number | Publication date |
---|---|
DE3379487D1 (en) | 1989-04-27 |
EP0098177A3 (en) | 1986-06-04 |
EP0098177A2 (en) | 1984-01-11 |
JPS593923A (ja) | 1984-01-10 |
EP0098177B1 (en) | 1989-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5399872A (en) | Charged-particle beam exposure method | |
JPH117120A (ja) | マスクパターン作成方法およびマスクパターン作成装置並びにマスク作成装置 | |
JPS59208719A (ja) | 粒子ビ−ム装置における集積回路製造方法 | |
US4621371A (en) | Method of forming by projection an integrated circuit pattern on a semiconductor wafer | |
JP3360662B2 (ja) | 電子線ビーム描画方法および電子線ビーム描画用マスク | |
JPH0341974B2 (ja) | ||
KR20010039544A (ko) | 반도체 집적 회로의 노광 방법 및 노광 장치 | |
JP4615156B2 (ja) | 光近接補正された露光パターンを利用する露光方法,光近接補正された露光データの生成装置,及び光近接補正された露光データの露光装置 | |
JPH11329957A (ja) | 露光装置用のデ―タ作成方法 | |
CN106802538A (zh) | 超大板直写式光刻机扫描曝光方法 | |
JPH04252016A (ja) | パターン描画方法 | |
JPS6219047B2 (ja) | ||
JP2894746B2 (ja) | 荷電ビーム描画方法 | |
JP3146542B2 (ja) | マスク製造方法、及びマスク製造システム | |
JPH032292B2 (ja) | ||
JP3312689B2 (ja) | マスク、マスク製造方法及び装置 | |
JP2824304B2 (ja) | 図形処理方法 | |
JPH04310952A (ja) | 半導体デバイス用パターン修正方法 | |
CN106527058A (zh) | 一种倾斜式扫描中数据移位的方法 | |
JP2992081B2 (ja) | パターン作成装置 | |
JPH106047A (ja) | レーザ溶融照射装置 | |
JPH06140309A (ja) | 電子ビーム露光方法 | |
KR100911033B1 (ko) | 종횡 노광이 가능한 정렬 키를 가지는 마스크 및 이를이용한 노광 방법 | |
JPS6218712A (ja) | パタ−ン形成方法 | |
JPS62156816A (ja) | パタ−ン描画方法 |