JPH0341974B2 - - Google Patents
Info
- Publication number
- JPH0341974B2 JPH0341974B2 JP57111534A JP11153482A JPH0341974B2 JP H0341974 B2 JPH0341974 B2 JP H0341974B2 JP 57111534 A JP57111534 A JP 57111534A JP 11153482 A JP11153482 A JP 11153482A JP H0341974 B2 JPH0341974 B2 JP H0341974B2
- Authority
- JP
- Japan
- Prior art keywords
- exposure
- rectangular
- pattern
- divided
- exposure area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010894 electron beam technology Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/302—Controlling tubes by external information, e.g. programme control
- H01J37/3023—Programme control
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/302—Controlling tubes by external information, e.g. programme control
- H01J37/3023—Programme control
- H01J37/3026—Patterning strategy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31761—Patterning strategy
- H01J2237/31764—Dividing into sub-patterns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31769—Proximity effect correction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31776—Shaped beam
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Analytical Chemistry (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Electron Beam Exposure (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は走査形電子ビーム露光装置における電
子ビーム露光方法に関する。
子ビーム露光方法に関する。
(2) 技術の背景
近年、半導体製造技術においては、光によりリ
ソグラフイに代り、より微細パターン加工に有利
な電子ビームによるリソグラフイが実用化されつ
つある。特に、走査形電子ビーム露光装置を用い
ると、パターンの作成を設計データを用いて直接
行う。たとえば、ウエハにパターンを露光する際
には、マスクを用いずに行うこともでき、従つ
て、この場合、マスク製造の時間が不要になると
共に、マスクによる誤差や欠陥が減少し、しかも
パターンに対する融通性が高くなる。レチクルや
フオトマスクの製造の場合にも同様の利点があ
る。
ソグラフイに代り、より微細パターン加工に有利
な電子ビームによるリソグラフイが実用化されつ
つある。特に、走査形電子ビーム露光装置を用い
ると、パターンの作成を設計データを用いて直接
行う。たとえば、ウエハにパターンを露光する際
には、マスクを用いずに行うこともでき、従つ
て、この場合、マスク製造の時間が不要になると
共に、マスクによる誤差や欠陥が減少し、しかも
パターンに対する融通性が高くなる。レチクルや
フオトマスクの製造の場合にも同様の利点があ
る。
また、走査形電子ビーム露光装置においては、
スループツトの向上のため、矩形ビーム露光が用
いられるようになつてきており、また、パターン
発生の融通性の点からビーム形状が変えられる可
変矩形ビーム露光方式が採用されている。
スループツトの向上のため、矩形ビーム露光が用
いられるようになつてきており、また、パターン
発生の融通性の点からビーム形状が変えられる可
変矩形ビーム露光方式が採用されている。
(3) 従来技術と問題点
可変矩形ビーム露光装置では、ビーム形状が変
えられるとは言つても、その最大寸法には限度が
あり、その限度を最大矩形と定義すると、描画さ
れる矩形パターンが最大矩形以下の場合は問題な
いが、描画される矩形パターンが最大矩形より大
きい場合には、複数回の露光走査が必要となる。
従来、このような大きな矩形パターンを描画する
際には、このパターンを予め最大矩形毎に分割
し、パターンを所定ドーズで露光し、これらの露
光パターンをつなぎ合わせていた。
えられるとは言つても、その最大寸法には限度が
あり、その限度を最大矩形と定義すると、描画さ
れる矩形パターンが最大矩形以下の場合は問題な
いが、描画される矩形パターンが最大矩形より大
きい場合には、複数回の露光走査が必要となる。
従来、このような大きな矩形パターンを描画する
際には、このパターンを予め最大矩形毎に分割
し、パターンを所定ドーズで露光し、これらの露
光パターンをつなぎ合わせていた。
しかしながら、上述の従来方法によれば、各露
光されたパターンの境界のずれが生ずるという問
題点がある。このパターン境界のずれの原因は
種々考られるが、たとえば、電子ビーム露光によ
る発生熱が滞留してレジストの感度が上昇した
り、ビームアライメントの不都合、あるいはガン
フイラメントの寿命によるシヨツトむらが等が考
えられる。特に境界ずれはフオトマスクあるいは
ウエハにおけるアナログICの抵抗パターン等の
形成に重大な影響を及ぼす。
光されたパターンの境界のずれが生ずるという問
題点がある。このパターン境界のずれの原因は
種々考られるが、たとえば、電子ビーム露光によ
る発生熱が滞留してレジストの感度が上昇した
り、ビームアライメントの不都合、あるいはガン
フイラメントの寿命によるシヨツトむらが等が考
えられる。特に境界ずれはフオトマスクあるいは
ウエハにおけるアナログICの抵抗パターン等の
形成に重大な影響を及ぼす。
(4) 発明の目的
本発明の目的は、上述の従来方法における問題
点に鑑み、大きな矩形パターンを最大矩形で分割
する際に、２次元的にお互いにシフトされた２つ
の分割パターンを用意し、１つの分割パターンを
所定ドーズ1/2で露光し、他の分割パターンを所
定ドーズ1/2で露光して重ね合わせるという構想
にもとづき、パターンの境界ずれを解消させるこ
とにある。
点に鑑み、大きな矩形パターンを最大矩形で分割
する際に、２次元的にお互いにシフトされた２つ
の分割パターンを用意し、１つの分割パターンを
所定ドーズ1/2で露光し、他の分割パターンを所
定ドーズ1/2で露光して重ね合わせるという構想
にもとづき、パターンの境界ずれを解消させるこ
とにある。
(5) 発明の構成
上述の目的を達成するために本発明によれば、
試料上の矩形の露光領域であつて、その縦寸法及
び横寸法の両方とも可変矩形ビームの最大矩形ビ
ームのサイズより大きな露光領域を、該最大矩形
ビームのサイズ以下の大きさの複数の分割露光領
域に分割した後、前記可変矩形ビームを用いて順
次照射して露光する方法において、第１の露光と
して、前記露光領域を第１の分割露光領域に分割
した後、最大矩形ビーム以下の大きさのビームを
用いて所定の照射量の半分の照射量で前記第１の
分割露光領域を順次露光して、該露光領域全体矩
形分割露光し、 該第１の露光を終了した後、前記露光領域を該
第１の露光で分割した隣合う第１の分割矩形領域
に対して、縦方向及び横方向共にまたがるように
再分割し、第２の分割露光領域を設定し、次いで
所定の照射量の半分の照射量で前記第２の分割露
光領域を前記第１の露光順に沿つて、順次露光し
て前記露光領域全体を矩形分割露光する第２の露
光を行うことを特徴とする電子ビームの露光方法
が提供される。
試料上の矩形の露光領域であつて、その縦寸法及
び横寸法の両方とも可変矩形ビームの最大矩形ビ
ームのサイズより大きな露光領域を、該最大矩形
ビームのサイズ以下の大きさの複数の分割露光領
域に分割した後、前記可変矩形ビームを用いて順
次照射して露光する方法において、第１の露光と
して、前記露光領域を第１の分割露光領域に分割
した後、最大矩形ビーム以下の大きさのビームを
用いて所定の照射量の半分の照射量で前記第１の
分割露光領域を順次露光して、該露光領域全体矩
形分割露光し、 該第１の露光を終了した後、前記露光領域を該
第１の露光で分割した隣合う第１の分割矩形領域
に対して、縦方向及び横方向共にまたがるように
再分割し、第２の分割露光領域を設定し、次いで
所定の照射量の半分の照射量で前記第２の分割露
光領域を前記第１の露光順に沿つて、順次露光し
て前記露光領域全体を矩形分割露光する第２の露
光を行うことを特徴とする電子ビームの露光方法
が提供される。
(6) 発明の実施例
以下、図面により本発明を説明する。
第１図Ａ，Ｂは本発明に係る分割された矩形パ
ターンを示す図である。データメモリーに記憶さ
れた矩形パターンは始点座標（X0、Y0）および
寸法（X1、X1）で与えられる。ここで電子ビー
ムの最大矩形の大きさをＳ×Ｓとすれば、第１図
Ａに示すように、矩形パターンを、座標（X0、
Y0）からＸ方向に配列されたパターン０〜６、
座標（X0、Y0＋Ｓ）からＸ方向に配列されたパ
ターン７〜１３、および座標（X0、Y0＋2S）か
らＸ方向に配列されたパターン１４〜２０で分割
する。その場合、パターン６，１３，２０は最大
矩形よりも小さく、他のパターンは最大矩形であ
る。他方、第１図Ｂに示すように矩形パターン
を、座標（X0、Y0）からＸ方向に配列されたパ
ターン０′〜６′、座標（X0、Y0＋Ｓ／２）から
Ｘ方向に配列されたパターン７′〜１３′、および
座標（X0、Y0＋3/2Ｓ）からＸ方向に配列された
パターン１４′〜２０′で分割する。この場合、パ
ターン０′〜６′が最大矩形より小さく、他のパタ
ーンは最大矩形である。すなわち、第１図Ｂに示
す分割パターンは第１図Ａに示す分割パターンに
比べてＸ方向でＳ／２且つＹ方向でＳ／２シフト
されている。
ターンを示す図である。データメモリーに記憶さ
れた矩形パターンは始点座標（X0、Y0）および
寸法（X1、X1）で与えられる。ここで電子ビー
ムの最大矩形の大きさをＳ×Ｓとすれば、第１図
Ａに示すように、矩形パターンを、座標（X0、
Y0）からＸ方向に配列されたパターン０〜６、
座標（X0、Y0＋Ｓ）からＸ方向に配列されたパ
ターン７〜１３、および座標（X0、Y0＋2S）か
らＸ方向に配列されたパターン１４〜２０で分割
する。その場合、パターン６，１３，２０は最大
矩形よりも小さく、他のパターンは最大矩形であ
る。他方、第１図Ｂに示すように矩形パターン
を、座標（X0、Y0）からＸ方向に配列されたパ
ターン０′〜６′、座標（X0、Y0＋Ｓ／２）から
Ｘ方向に配列されたパターン７′〜１３′、および
座標（X0、Y0＋3/2Ｓ）からＸ方向に配列された
パターン１４′〜２０′で分割する。この場合、パ
ターン０′〜６′が最大矩形より小さく、他のパタ
ーンは最大矩形である。すなわち、第１図Ｂに示
す分割パターンは第１図Ａに示す分割パターンに
比べてＸ方向でＳ／２且つＹ方向でＳ／２シフト
されている。
本発明はこのような２つの分割パターンを用意
し、始めに、第１図Ａにもとづくパターン０〜２
０をこの順で所定量の1/2ドーズを露光し、次に、
第１図Ｂにもとづくパターン０′〜２０′をこの順
で所定量1/2ドーズを露光する。すなわち、第１
図Ａの露光パターンと第１図Ｂの露光パターンを
重ね合わすように露光する。この結果、各パター
ン０〜２０、０′〜２０′の境界のずれは解消され
る。
し、始めに、第１図Ａにもとづくパターン０〜２
０をこの順で所定量の1/2ドーズを露光し、次に、
第１図Ｂにもとづくパターン０′〜２０′をこの順
で所定量1/2ドーズを露光する。すなわち、第１
図Ａの露光パターンと第１図Ｂの露光パターンを
重ね合わすように露光する。この結果、各パター
ン０〜２０、０′〜２０′の境界のずれは解消され
る。
第２図は本発明に係る電子ビーム露光方法を実
行するための装置を示すブロツク回路図である。
第２図において、２０１は中央処理装置
（CRU）、２０２はデータメモリであつて、たと
えば第１図Ａ、Ｂに示す矩形パターンを記憶して
いるものとする。すなわち、この場合、データメ
モリ２０２は始点座標（X0、Y0）および寸法
（X1、Y1）を記憶している。２０３Ａ、２０３Ｂ
は、パターン発生器であつて、たとえば、パター
ン発生器２０３Ａは、第１図Ａにもとづく各分割
パターンを、その始点座標（X0、Y0）および寸
法（Sx、Sy）をパラメータとして駆動部２０４に
送出し、また、同様にパターン発生器２０３Ｂは
第１図Ｂにもとづく各分割パターンを、パラメー
タx0、y0、Sx、Syとして駆動部２０４に送出す
る。駆動部２０４は電子ビーム露光装置のメイン
偏向２０５およびスリツト偏向２０６を駆動さ
せ、それぞれビーム位置x0、y0、ビーム寸法Sx、
Syを決め、ステージ駆動制御部２０７は電子ビー
ム露光装置のステージを移動させるものである。
行するための装置を示すブロツク回路図である。
第２図において、２０１は中央処理装置
（CRU）、２０２はデータメモリであつて、たと
えば第１図Ａ、Ｂに示す矩形パターンを記憶して
いるものとする。すなわち、この場合、データメ
モリ２０２は始点座標（X0、Y0）および寸法
（X1、Y1）を記憶している。２０３Ａ、２０３Ｂ
は、パターン発生器であつて、たとえば、パター
ン発生器２０３Ａは、第１図Ａにもとづく各分割
パターンを、その始点座標（X0、Y0）および寸
法（Sx、Sy）をパラメータとして駆動部２０４に
送出し、また、同様にパターン発生器２０３Ｂは
第１図Ｂにもとづく各分割パターンを、パラメー
タx0、y0、Sx、Syとして駆動部２０４に送出す
る。駆動部２０４は電子ビーム露光装置のメイン
偏向２０５およびスリツト偏向２０６を駆動さ
せ、それぞれビーム位置x0、y0、ビーム寸法Sx、
Syを決め、ステージ駆動制御部２０７は電子ビー
ム露光装置のステージを移動させるものである。
パターン発生器２０３Ａの動作はCPU２０１
のスタート信号ST１によつて開始し、システム
クロツク信号CK１にもとづいて進行する。第１
図Ａに示すパターンの露光が終了すると、パター
ン発生器２０３Ａは露光終了信号ED１をCPU２
０１に送出する。次に、CPU２０１はスタート
信号ST２を送出してパターン発生器２０３Ｂの
動作を開始させ、システムクロツク信号CK２に
よりその動作を進行させる。第１図Ｂに示すパタ
ーンの露光が終了すると、パターン発生器２０３
Ｂは露光終了信号ED２をCPU２０１を送出す
る。これにより、第１図Ａ，Ｂに示す矩形パター
ンの露光は終了する。従つてCPU２０１はデー
タメモリ２０２に記憶されている次の矩形パター
ンの露光動作に移る。
のスタート信号ST１によつて開始し、システム
クロツク信号CK１にもとづいて進行する。第１
図Ａに示すパターンの露光が終了すると、パター
ン発生器２０３Ａは露光終了信号ED１をCPU２
０１に送出する。次に、CPU２０１はスタート
信号ST２を送出してパターン発生器２０３Ｂの
動作を開始させ、システムクロツク信号CK２に
よりその動作を進行させる。第１図Ｂに示すパタ
ーンの露光が終了すると、パターン発生器２０３
Ｂは露光終了信号ED２をCPU２０１を送出す
る。これにより、第１図Ａ，Ｂに示す矩形パター
ンの露光は終了する。従つてCPU２０１はデー
タメモリ２０２に記憶されている次の矩形パター
ンの露光動作に移る。
次に、第２図のパターン発生器２０３Ａ、２０
３Ｂについて詳細に説明する。
３Ｂについて詳細に説明する。
第３図は第２図のパターン発生器２０３Ａの詳
細な回路図である。第３図において、分割パター
ンの始点のＸ方向座標X0を発生させるために、
レジスタ３０１および加算器３０２が設けられ、
分割パターンの始点のＹ方向座標y0を発生させる
ために、レジスタ３０３および加算器３０４が設
けられている。また、分割パターンのＸ方向の寸
法Sxを発生させるために、レジスタ３０５、減算
器３０６、比較器３０７およびセレクタ３０８が
設けられ、分割パターンのＹ方向の寸法Syを発生
させるために、レジスタ３０９、減算器３１０、
比較器３１１およびセレクタ３１２が設けられて
いる。
細な回路図である。第３図において、分割パター
ンの始点のＸ方向座標X0を発生させるために、
レジスタ３０１および加算器３０２が設けられ、
分割パターンの始点のＹ方向座標y0を発生させる
ために、レジスタ３０３および加算器３０４が設
けられている。また、分割パターンのＸ方向の寸
法Sxを発生させるために、レジスタ３０５、減算
器３０６、比較器３０７およびセレクタ３０８が
設けられ、分割パターンのＹ方向の寸法Syを発生
させるために、レジスタ３０９、減算器３１０、
比較器３１１およびセレクタ３１２が設けられて
いる。
第１図Ａを参照にして第３図の回路動作を説明
する。始めに、CPU２０１からスタート信号ST
１が供給されると、データメモリ２０２のパラメ
ータX0、X0、Y1、Y1が、それぞれ、レジスタ３
０１，３０３，３０５，３０９に格納される。こ
こで、比較器３０７はX1を最大矩形の寸法Ｓと
比較し、この結果、X1＞Ｓであるので、セレク
タ３０８は図中の下側の入力Ｓを選択する。従つ
て、Sx＝Ｓである。また、比較器３１１はY1と
最大矩形の寸法Ｓを比較し、この結果、Y1＞Ｓ
であるので、セレクタ３１２は下側の入力Ｓを選
択する。従つて、Sy＝Ｓである。つまり、パター
ン０のパラメータ（x0、y0、Sx、Sy）は（X0、
Y0、Ｓ、Ｓ）である。
する。始めに、CPU２０１からスタート信号ST
１が供給されると、データメモリ２０２のパラメ
ータX0、X0、Y1、Y1が、それぞれ、レジスタ３
０１，３０３，３０５，３０９に格納される。こ
こで、比較器３０７はX1を最大矩形の寸法Ｓと
比較し、この結果、X1＞Ｓであるので、セレク
タ３０８は図中の下側の入力Ｓを選択する。従つ
て、Sx＝Ｓである。また、比較器３１１はY1と
最大矩形の寸法Ｓを比較し、この結果、Y1＞Ｓ
であるので、セレクタ３１２は下側の入力Ｓを選
択する。従つて、Sy＝Ｓである。つまり、パター
ン０のパラメータ（x0、y0、Sx、Sy）は（X0、
Y0、Ｓ、Ｓ）である。
次にシステムクロツク信号CK１のパルスが
CPU２０１から供給されると、パターン発生器
２０３Ａは第１図Ａのパターン１のパラメータの
発生動作を行う。すなわち、レジスタ３０１の値
が加算器３０２によつて X0→X0＋Ｓ に変化し、レジスタ３０５の値が減算器３０６に
よつて Y1→Y1−Ｓ に変化する。この場合にも、比較器３０７，３１
１の出力変化はない。従つて、 Sx＝Ｓ Sy＝Ｓ である。つまり、パターン１のパラメータ（x0、
y0、Sx、Sy）は、 （x0＋Ｓ、y0、Ｓ、Ｓ） である。
CPU２０１から供給されると、パターン発生器
２０３Ａは第１図Ａのパターン１のパラメータの
発生動作を行う。すなわち、レジスタ３０１の値
が加算器３０２によつて X0→X0＋Ｓ に変化し、レジスタ３０５の値が減算器３０６に
よつて Y1→Y1−Ｓ に変化する。この場合にも、比較器３０７，３１
１の出力変化はない。従つて、 Sx＝Ｓ Sy＝Ｓ である。つまり、パターン１のパラメータ（x0、
y0、Sx、Sy）は、 （x0＋Ｓ、y0、Ｓ、Ｓ） である。
このようにして、パターン発生器２０３Ａが第
１図Ａのパターン６のパラメータの発生動作を行
うと、このパラメータ（x0、y0、Sx、Sy）は、 （X0＋6S、Y0、X1−6S、Ｓ） であり、この場合、X1−6S＜Ｓである。従つて、
比較器３０７の出力変化が発生してセレクタ３０
８は図中の上側入力を選択し、またＸ方向走査終
了信号EXが論理“１”となつている。このよう
な状態で、次のシステムクロツク信号CK１のパ
ルスが供給されると、信号EX′が論理“１”とな
り、この結果、レジスタ３０１には再びX0がセ
ツトされ、レジスタ３０３の値はY0→Y0＋Ｓに
変化し、レジスタ３０５にはX1が再びセツトさ
れ、レジスタ３０９の値もY1→Y1−Ｓに変化す
る。このとき、Y1−Ｓ＜Ｓあるので、セレクタ
３０８，３１２は共に図中、下側入力Ｓを選択し
ている。従つて、パターン７のパラメータ（x0、
y0、Sx、Sy）は、 （X0、Y0＋Ｓ、Ｓ、Ｓ） である。
１図Ａのパターン６のパラメータの発生動作を行
うと、このパラメータ（x0、y0、Sx、Sy）は、 （X0＋6S、Y0、X1−6S、Ｓ） であり、この場合、X1−6S＜Ｓである。従つて、
比較器３０７の出力変化が発生してセレクタ３０
８は図中の上側入力を選択し、またＸ方向走査終
了信号EXが論理“１”となつている。このよう
な状態で、次のシステムクロツク信号CK１のパ
ルスが供給されると、信号EX′が論理“１”とな
り、この結果、レジスタ３０１には再びX0がセ
ツトされ、レジスタ３０３の値はY0→Y0＋Ｓに
変化し、レジスタ３０５にはX1が再びセツトさ
れ、レジスタ３０９の値もY1→Y1−Ｓに変化す
る。このとき、Y1−Ｓ＜Ｓあるので、セレクタ
３０８，３１２は共に図中、下側入力Ｓを選択し
ている。従つて、パターン７のパラメータ（x0、
y0、Sx、Sy）は、 （X0、Y0＋Ｓ、Ｓ、Ｓ） である。
最後に、パターン発生器２０３Ａが第１図Ａの
パターン２０のパラメータの発生動作を行うと、
このパラメータ（x0、y0、Sx、Sy）は、 （X0＋6S、Y0＋2S、X1−6S／1−2S） であり、この場合、X1−6S＜Ｓ、Y1−2S＜Ｓで
ある。従つて、比較器３０７，３０８の出力は共
に論理”１”となり、この結果、終了信号ED１
がCPU２０１に送出されることになり、これに
より、露光動作も終了する。
パターン２０のパラメータの発生動作を行うと、
このパラメータ（x0、y0、Sx、Sy）は、 （X0＋6S、Y0＋2S、X1−6S／1−2S） であり、この場合、X1−6S＜Ｓ、Y1−2S＜Ｓで
ある。従つて、比較器３０７，３０８の出力は共
に論理”１”となり、この結果、終了信号ED１
がCPU２０１に送出されることになり、これに
より、露光動作も終了する。
第４図は第２図のパターン発生器２０３Ｂの詳
細な回路図である。第４図においては、第３図に
対して、セレクト４０１〜４０４が付加されてい
る。すなわち、各パラメータx0、y0の始めての変
化量をＳではなくＳ／２とするために、セレクタ
４０１，４０２が設けられている。また、比較器
３０７，３１１の始めての比較基準をＳではなく
Ｓ／２とするために、セレクタ４０３，４０４が
設けられている。
細な回路図である。第４図においては、第３図に
対して、セレクト４０１〜４０４が付加されてい
る。すなわち、各パラメータx0、y0の始めての変
化量をＳではなくＳ／２とするために、セレクタ
４０１，４０２が設けられている。また、比較器
３０７，３１１の始めての比較基準をＳではなく
Ｓ／２とするために、セレクタ４０３，４０４が
設けられている。
第１図Ｂを参照して第４図の回路動作を説明す
る。始めに、CPU２０１からスタート信号ST２
が供給されると、データメモリ２０２のパラメー
タX0、Y0、X1、Y1が、それぞれ、レジスタ３０
１，３０３，３０５，３０９に格納される。また
同時に、セレクタ４０１〜４０４はＳ／２を選択
する。従つて、比較器３０７はX1をＳ／２と比
較し、この結果、X1＞Ｓ／２であるので、セレ
クタ３０８は図中の下軸の入力Ｓ／２を選択す
る。従つて、Sx＝Ｓ／２である。また、比較器３
１１はY1とＳ／２を比較し、この結果、Y1＞
Ｓ／２であるので、セレクタ３１２は下側の入力
Ｓ／２を選択する。従つて、Sy＝Ｓ／２である。
つまり、パターン0′のパラメータ（x0、y0、Sx、
Sy）は （X0、Y0、Ｓ／２、Ｓ／２） である。
る。始めに、CPU２０１からスタート信号ST２
が供給されると、データメモリ２０２のパラメー
タX0、Y0、X1、Y1が、それぞれ、レジスタ３０
１，３０３，３０５，３０９に格納される。また
同時に、セレクタ４０１〜４０４はＳ／２を選択
する。従つて、比較器３０７はX1をＳ／２と比
較し、この結果、X1＞Ｓ／２であるので、セレ
クタ３０８は図中の下軸の入力Ｓ／２を選択す
る。従つて、Sx＝Ｓ／２である。また、比較器３
１１はY1とＳ／２を比較し、この結果、Y1＞
Ｓ／２であるので、セレクタ３１２は下側の入力
Ｓ／２を選択する。従つて、Sy＝Ｓ／２である。
つまり、パターン0′のパラメータ（x0、y0、Sx、
Sy）は （X0、Y0、Ｓ／２、Ｓ／２） である。
次に、システムクロツク信号CK２のパルスが
CPU２０１から供給されると、パターン発生器
２０３Ｂは第１図Ｂのパターン１′のパラメータ
の発生状態を行う。すなわち、レジスタ３０１の
値が加算器３０２によつて X0→X0＋Ｓ／２ に変化し、レジスタ３０５の値が減算器３０６に
よつて Y1→Y1−Ｓ／２ に変化する。この場合にも、比較器３０７，３１
１の出力変化はないが、セレクタ４０３は値Ｓを
選択している。従つて、 Sx＝Ｓ Sy＝Ｓ／２ である。つまり、パターン１′のパラメータ（x0、
y0、Sx、Sy）は、 （X0＋Ｓ／２、Y0、Ｓ、Ｓ／２） である。
CPU２０１から供給されると、パターン発生器
２０３Ｂは第１図Ｂのパターン１′のパラメータ
の発生状態を行う。すなわち、レジスタ３０１の
値が加算器３０２によつて X0→X0＋Ｓ／２ に変化し、レジスタ３０５の値が減算器３０６に
よつて Y1→Y1−Ｓ／２ に変化する。この場合にも、比較器３０７，３１
１の出力変化はないが、セレクタ４０３は値Ｓを
選択している。従つて、 Sx＝Ｓ Sy＝Ｓ／２ である。つまり、パターン１′のパラメータ（x0、
y0、Sx、Sy）は、 （X0＋Ｓ／２、Y0、Ｓ、Ｓ／２） である。
このようにして、パターン発生器２０３Ｂが第
１図Ｂのパターン６′のパラメータの発生動作を
行うと、このパラメータ（x0、y0、Sx、Sy）は、 （X0＋11/2Ｓ、Y0、X1−11/2Ｓ、Ｓ／２） であり、この場合、X111/2Ｓ＜Ｓである。従つ
て、比較器３０７の出力変化が発生してセレクタ
３０８は図中の上側入力を選択し、またＸ方向走
査終了信号EXが論理“１”となつている。この
ような状態で、次のシステムクロツク信号CK２
のパルスが供給されていると、信号EX′が論理
“１”となり、この結果、レジスタ３０１には再
びX0がセツトされ、レジスタ３０３の値はY0→
Y0＋Ｓ／２に変化し、レジスタ３０５にはX1が
再びセツトされ、レジスタ３０９の値もY1→Y1
−Ｓ／２に変化する。このとき、Y1−Ｓ／２＜
Ｓであるので、セレクタ３０８，３１２は共に図
中、下側入力Ｓ／２を選択している。従つて、パ
ターン７′のパラメータ （x0、y0、Sx、Sy）は、 （X0、Y0＋Ｓ／２、Ｓ／２、Ｓ） である。
１図Ｂのパターン６′のパラメータの発生動作を
行うと、このパラメータ（x0、y0、Sx、Sy）は、 （X0＋11/2Ｓ、Y0、X1−11/2Ｓ、Ｓ／２） であり、この場合、X111/2Ｓ＜Ｓである。従つ
て、比較器３０７の出力変化が発生してセレクタ
３０８は図中の上側入力を選択し、またＸ方向走
査終了信号EXが論理“１”となつている。この
ような状態で、次のシステムクロツク信号CK２
のパルスが供給されていると、信号EX′が論理
“１”となり、この結果、レジスタ３０１には再
びX0がセツトされ、レジスタ３０３の値はY0→
Y0＋Ｓ／２に変化し、レジスタ３０５にはX1が
再びセツトされ、レジスタ３０９の値もY1→Y1
−Ｓ／２に変化する。このとき、Y1−Ｓ／２＜
Ｓであるので、セレクタ３０８，３１２は共に図
中、下側入力Ｓ／２を選択している。従つて、パ
ターン７′のパラメータ （x0、y0、Sx、Sy）は、 （X0、Y0＋Ｓ／２、Ｓ／２、Ｓ） である。
最後に、パターン発生器２０３Ｂが第１図Ｂの
パターン２０′のパラメータの発生動作を行うと、
このパラメータ（x0、y0、Sx、Sy）は、 （X0＋11/2Ｓ、Y0＋3/2Ｓ、X1−11/2Ｓ、Y1
−3/2Ｓ） であり、この場合、X1−11/2Ｓ＜Ｓ、Y1−3/2Ｓ
＜Ｓである。従つて、比較器３０７，３０８の出
力は共に論理“１”となり、この結果、終了信号
ED２がCPU２に送出されることになり、これに
より、露光動作も終了する。
パターン２０′のパラメータの発生動作を行うと、
このパラメータ（x0、y0、Sx、Sy）は、 （X0＋11/2Ｓ、Y0＋3/2Ｓ、X1−11/2Ｓ、Y1
−3/2Ｓ） であり、この場合、X1−11/2Ｓ＜Ｓ、Y1−3/2Ｓ
＜Ｓである。従つて、比較器３０７，３０８の出
力は共に論理“１”となり、この結果、終了信号
ED２がCPU２に送出されることになり、これに
より、露光動作も終了する。
なお、上述の実施例においては、２つの分割パ
ターン間のＸ方向およびＹ方向のシフト量をＳ／
２としたが、Ｘ方向およびＹ方向に共にシフトさ
せれば、そのシフト量は他の値でもよい。
ターン間のＸ方向およびＹ方向のシフト量をＳ／
２としたが、Ｘ方向およびＹ方向に共にシフトさ
せれば、そのシフト量は他の値でもよい。
(6) 発明の効果
以上説明したように本発明によれば、パターン
の境界ズレの主原因である電子ビーム露光によつ
て発生する熱が滞留してレジストの感度を上昇さ
せることを抑えることができると共に、パターン
の境界ズレを解消することができる。
の境界ズレの主原因である電子ビーム露光によつ
て発生する熱が滞留してレジストの感度を上昇さ
せることを抑えることができると共に、パターン
の境界ズレを解消することができる。
第１図Ａ，Ｂほ本発明に係る分割された矩形パ
ターンを示す図、第２図は本発明に係る電子ビー
ム露光方法を実行するための装置を示すブロツク
回路図、第３図は第２図のパターン発生器２０３
Ａの回路図、第４図は第２図のパターン発生器２
０３Ｂの回路図である。 ２０１……CPU、２０２……データメモリ、
２０３Ａ、２０３Ｂ……パターン発生器。
ターンを示す図、第２図は本発明に係る電子ビー
ム露光方法を実行するための装置を示すブロツク
回路図、第３図は第２図のパターン発生器２０３
Ａの回路図、第４図は第２図のパターン発生器２
０３Ｂの回路図である。 ２０１……CPU、２０２……データメモリ、
２０３Ａ、２０３Ｂ……パターン発生器。
Claims (1)
- 【特許請求の範囲】 １ 試料上の矩形の露光領域であつて、その縦寸
法及び横寸法の両側とも可変矩形ビームの最大矩
形ビームのサイズより大きな露光領域を、該最大
矩形ビームのサイズ以下の大きさの複数の分割露
光領域に分割した後、前記可変矩形ビームを用い
て順次照射して露光する方法において、 第１の露光として、前記露光領域を第１の分割
露光領域に分割した後、最大矩形ビーム以下の大
きさのビームを用いて所定の照射量の半分の照射
量で前記第１の分割露光領域を順次露光して、該
露光領域全体を矩形分割露光し、 該第１の露光を終了した後、前記露光領域を該
第１の露光で分割した隣合う第１の分割矩形領域
に対して、縦方向及び横方向共にまたがるように
再分割し、第２の分割露光領域を設定し、次いで
所定の照射量の半分の照射量で前記第２の分割露
光領域を前記第１の露光順に沿つて、順次露光し
て前記露光領域全体を矩形分割露光する第２の露
光を行うことを特徴とする電子ビーム露光方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11153482A JPS593923A (ja) | 1982-06-30 | 1982-06-30 | 電子ビ−ム露光方法 |
| DE8383303812T DE3379487D1 (en) | 1982-06-30 | 1983-06-30 | Scanning electron-beam exposure system |
| EP19830303812 EP0098177B1 (en) | 1982-06-30 | 1983-06-30 | Scanning electron-beam exposure system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11153482A JPS593923A (ja) | 1982-06-30 | 1982-06-30 | 電子ビ−ム露光方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS593923A JPS593923A (ja) | 1984-01-10 |
| JPH0341974B2 true JPH0341974B2 (ja) | 1991-06-25 |
Family
ID=14563780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11153482A Granted JPS593923A (ja) | 1982-06-30 | 1982-06-30 | 電子ビ−ム露光方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0098177B1 (ja) |
| JP (1) | JPS593923A (ja) |
| DE (1) | DE3379487D1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4818885A (en) * | 1987-06-30 | 1989-04-04 | International Business Machines Corporation | Electron beam writing method and system using large range deflection in combination with a continuously moving table |
| US4816692A (en) * | 1987-07-08 | 1989-03-28 | International Business Machines Corporation | Pattern splicing system and method for scanning of electron beam system |
| JPH01286310A (ja) * | 1988-05-12 | 1989-11-17 | Nec Corp | 荷電ビーム露光方法 |
| EP0433993B1 (en) * | 1989-12-21 | 1997-03-19 | Fujitsu Limited | Method and apparatus for controlling charged particle beams in charged particle beam exposure system |
| US5393987A (en) * | 1993-05-28 | 1995-02-28 | Etec Systems, Inc. | Dose modulation and pixel deflection for raster scan lithography |
| US5624774A (en) * | 1994-06-16 | 1997-04-29 | Nikon Corporation | Method for transferring patterns with charged particle beam |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5679432A (en) * | 1979-12-04 | 1981-06-30 | Jeol Ltd | Electron beam exposure process |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4099062A (en) * | 1976-12-27 | 1978-07-04 | International Business Machines Corporation | Electron beam lithography process |
| JPS5493364A (en) * | 1977-12-30 | 1979-07-24 | Fujitsu Ltd | Exposure system for electron beam |
| EP0053225B1 (en) * | 1980-11-28 | 1985-03-13 | International Business Machines Corporation | Electron beam system and method |
-
1982
- 1982-06-30 JP JP11153482A patent/JPS593923A/ja active Granted
-
1983
- 1983-06-30 EP EP19830303812 patent/EP0098177B1/en not_active Expired
- 1983-06-30 DE DE8383303812T patent/DE3379487D1/de not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5679432A (en) * | 1979-12-04 | 1981-06-30 | Jeol Ltd | Electron beam exposure process |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3379487D1 (en) | 1989-04-27 |
| EP0098177A2 (en) | 1984-01-11 |
| EP0098177A3 (en) | 1986-06-04 |
| EP0098177B1 (en) | 1989-03-22 |
| JPS593923A (ja) | 1984-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5399872A (en) | Charged-particle beam exposure method | |
| JPH117120A (ja) | マスクパターン作成方法およびマスクパターン作成装置並びにマスク作成装置 | |
| JPH0691003B2 (ja) | レチクル／マスクの検査方法とその検査装置 | |
| US4621371A (en) | Method of forming by projection an integrated circuit pattern on a semiconductor wafer | |
| JPH0582730B2 (ja) | ||
| JP3360662B2 (ja) | 電子線ビーム描画方法および電子線ビーム描画用マスク | |
| JPH0341974B2 (ja) | ||
| KR20010039544A (ko) | 반도체 집적 회로의 노광 방법 및 노광 장치 | |
| JP4615156B2 (ja) | 光近接補正された露光パターンを利用する露光方法，光近接補正された露光データの生成装置，及び光近接補正された露光データの露光装置 | |
| JPH11329957A (ja) | 露光装置用のデ―タ作成方法 | |
| JPH11202470A (ja) | マスク製造のための近接効果補正方法 | |
| CN106802538A (zh) | 超大板直写式光刻机扫描曝光方法 | |
| JPH04252016A (ja) | パターン描画方法 | |
| JPS6219047B2 (ja) | ||
| JP2894746B2 (ja) | 荷電ビーム描画方法 | |
| JP3146542B2 (ja) | マスク製造方法、及びマスク製造システム | |
| JP2002057083A (ja) | 露光データの作成装置、方法および半導体集積回路の製造方法 | |
| JPS60201630A (ja) | 検査パタ−ンの生成方法 | |
| CN106527058A (zh) | 一种倾斜式扫描中数据移位的方法 | |
| JP3312689B2 (ja) | マスク、マスク製造方法及び装置 | |
| JP2824304B2 (ja) | 図形処理方法 | |
| JPH04310952A (ja) | 半導体デバイス用パターン修正方法 | |
| JP2992081B2 (ja) | パターン作成装置 | |
| JPH106047A (ja) | レーザ溶融照射装置 | |
| KR100911033B1 (ko) | 종횡 노광이 가능한 정렬 키를 가지는 마스크 및 이를이용한 노광 방법 |