JP3312689B2

JP3312689B2 - マスク、マスク製造方法及び装置

Info

Publication number: JP3312689B2
Application number: JP141499A
Authority: JP
Inventors: 直正白石
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 1999-01-06
Filing date: 1999-01-06
Publication date: 2002-08-12
Anticipated expiration: 2017-08-12
Also published as: JPH11271957A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路等
の回路パターン等の露光転写、特に投影式露光転写に用
いられるレチクル（フォトマスク）及びその製造方法並
びに製造装置に関するものである。

【０００２】

【従来の技術】従来のレチクルでは、露光転写後に得ら
れるフォトレジスト像パターン、すなわち回路パターン
の形状が、そのままレチクル上でのパターンとなってい
た。従って、得たい回路パターンの線幅が同一の複数の
パターンがあれば、各パターンの周囲にどのようなパタ
ーンが存在しようとも、各パターンの線幅は同一とされ
ていた。

【０００３】また、従来は投影露光装置の照明光学系の
σ値が０．５〜０．７と比較的大きく、従ってレチクル
パターン面での照明光の可干渉性が低かった。このた
め、特定のパターンの周囲にどのようなパターンがあっ
ても、パターン間で相互に影響をおよぼし合うことは少
なかった。ただし、従来においても、例えば微小四角形
透過パターン（コンタクトホールパターン）の４隅をよ
り角張らせるために、四角形の頂点近傍に補助パターン
を追加する手法は報告されているが、これは、必要なパ
ターン間の相互作用を考慮した補正ではない。

【０００４】また最近、特公昭６２−５０８１１号公報
に開示されているような位相部材付きのマスクを使った
露光方法、いわゆる位相シフト法の効果を高める為に、
本来のパターンの近傍に補助パターンを設ける方法等が
報告されているが、これもやはり必要パターン間の相互
作用を考慮して補正するものではない。また、上記方法
の補正方法は、人手と経験等にたよるものであり、アル
ゴリズムの確立された自動補正方法とは言えないもので
あった。さらに、照明光学系のフーリエ変換面での照明
光分布を輪帯状等に変更した投影型露光装置によって、
パターンの解像度と焦点深度を改善できることが報告さ
れている。

【０００５】図１は照明光学系によるレチクルへの照明
を特殊な方法に変更した装置の例を示し、レチクルＲと
感光基板（ウェハ）Ｗとの間には投影光学系ＰＬが配置
され、レチクルＲ上のパターンはウェハＷ上に結像され
る。このとき、レチクルＲは照明光学系内のコンデンサ
ーレンズＣＬを介して露光用の照明光の照射を受ける
が、照明光学系内のフーリエ変換面には照明光ＩＬを輪
帯状に制御する空間フィルターＳＦ１、もしくはフーリ
エ変換面内の離散的な２〜４ヶ所に微小円形開口を有す
る空間フィルターＳＦ２が配置される。これらの空間フ
ィルターＳＦ１、又はＳＦ２によって、レチクルＲに
は、投影レンズＰＬの光軸と平行な光線成分が除去さ
れ、特定の角度の光線成分のみをもった照明光が達す
る。空間フィルターＳＦ１、ＳＦ２は照明光学系のフー
リエ変換面に配置されるが、空間フィルターＳＦ１、Ｓ
Ｆ２は投影光学系ＰＬの瞳面ｅｐとも共役となる。

【０００６】このように、照明光学系によってレチクル
Ｒに対する照明光束の配向特性を特殊なものにすると、
パターンの解像度と焦点深度とを１０〜４０％程度改善
することが可能である。

【０００７】

【発明が解決しようとする課題】しかしながら、図１の
ように照明光学系に変更を施した露光装置を使用する場
合、レチクルに対する照明光束の入射方向が、従来とは
異なる方向で制限される。このため、従来とは異なる可
干渉性がレチクル上の照明光束に生じ、近接パターン同
士の相互作用が無視できない状態となってしまう。この
ため、レチクル上で同一寸法のパターンが数個存在する
場合、そのウェハへの露光転写像（フォトレジスト像）
は、それぞれのパターンの周辺のパターンによって、線
幅が太く、あるいは細くなるという問題が生じてしま
う。

【０００８】実験等によって得られた結論から述べる
と、図１のような特殊な照明光学系を使う場合において
は、周期的パターンのレジスト線幅に比べ、孤立的パタ
ーン及び、周期的パターンの周期方向の終端部のレジス
ト線幅が細くなる傾向にある。これはもちろん、比較す
べきパターンがレチクル上同一サイズであり、同一露光
量で露光転写されることを前提としている。さらに、孤
立的なパターンがライン状であるとすると、そのライン
の長手方向についても寸法が若干短くなることがわかっ
た。

【０００９】従って、上述の如き露光技術を使用する場
合に、レジスト像として（すなわち、パターンエッチン
グ後の回路パターンサイズとして）、周期的パターンと
孤立的パターンの両者を共に所望の線幅及び長さとする
為には、レチクルパターン上の各パターンの形状に予め
修正を加えておく必要がある。しかしながら従来におい
ては、そのような修正を自動的に行なう為のアルゴリズ
ム（補正方法）及び修正装置は確立されていなかった。

【００１０】本発明は、このような補正を自動的に行な
う為のアルゴリズム及び修正処理装置を備えたマスクパ
ターンの作成システムの提供を目的とし、かつ補正の施
されたレチクルの量産を可能とすることを目的とする。

【００１１】

【課題を解決するための手段】上記目的の為に本発明で
は、露光装置によって感光基板上に転写されるパターン
を有するマスクであって、前記パターンは、複数のパタ
ーン要素の少なくとも１つが第１方向を長手方向とする
ラインパターンであるとともに、前記第１方向に延びる
前記ラインパターンの一対のエッジが他のパターン要素
と一定間隔以上離れる孤立的なエッジを少なくとも一部
に含み、前記ラインパターンは、前記孤立的なエッジで
前記第１方向と直交する第２方向の線幅が設計値と異な
るとともに、前記第１方向の長さが設計値よりも長く、
かつ前記線幅が中心部よりも終端近傍で相対的に太くな
るように構成した。また、露光装置によって感光基板上
に転写されるパターンを有するマスクであって、前記パ
ターンは、複数のパターン要素の少なくとも１つが第１
方向を長手方向とするラインパターンであり、該ライン
パターンは、前記第１方向と直交する第２方向の線幅が
中心部よりも終端近傍で相対的に太くなっているととも
に、前記第１方向の長さが設計値よりも長くなるように
構成した。また、露光装置によって感光基板上に転写さ
れるパターンを有するマスクの製造方法において、前記
パターンは、複数のパターン要素の少なくとも１つが第
１方向を長手方向とするラインパターンであるととも
に、前記第１方向に延びる前記ラインパターンの一対の
エッジが他のパターン要素と一定間隔以上離れる孤立的
なエッジを少なくとも一部に含み、前記第１方向と直交
する第２方向の前記ラインパターンの線幅が前記孤立的
なエッジで設計値と異なるとともに、前記第１方向の前
記ラインパターンの長さが設計値よりも長く、かつ前記
ラインパターンの線幅が中心部よりも終端近傍で相対的
に太くなるように、前記複数のパターン要素の作成デー
タを決定するとともに、前記作成データに基づいて前記
マスクとなる原版上に前記複数のパターン要素を生成す
るようにした。また、露光装置によって感光基板上に転
写されるパターンを有するマスクの製造方法において、
前記パターンは、複数のパターン要素の少なくとも１つ
が第１方向を長手方向とするラインパターンであり、前
記第１方向と直交する第２方向の前記ラインパターンの
線幅が中心部よりも終端近傍で相対的に太くなるととも
に、前記第１方向の前記ラインパターンの長さが設計値
よりも長くなるように、前記複数のパターン要素の作成
データを決定するとともに、前記作成データに基づいて
前記マスクとなる原版上に前記複数のパターン要素を生
成するようにした。また、露光装置によって感光基板上
に転写されるパターンを、マスクとなる原版上に形成す
るマスク製造装置において、前記パターンは、複数のパ
ターン要素の少なくとも１つが第１方向を長手方向とす
るラインパターンであるとともに、前記第１方向に延び
る前記ラインパターンの一対のエッジが他のパターン要
素と一定間隔以上離れる孤立的なエッジを少なくとも一
部に含み、前記第１方向と直交する第２方向の前記ライ
ンパターンの線幅が前記孤立的なエッジで設計値と異な
るとともに、前記第１方向の前記ラインパターンの長さ
が設計値よりも長く、かつ前記ラインパターンの線幅が
中心部よりも終端近傍で相対的に太くなるように、前記
複数のパターン要素の作成データを決定するパターンデ
ータ作成手段と、前記作成データに基づいて前記原版を
露光する露光手段とを備えるようにした。さらに、露光
装置によって感光基板上に転写されるパターンを、マス
クとなる原版上に形成するマスク製造装置において、前
記パターンは、複数のパターン要素の少なくとも１つが
第１方向を長手方向とするラインパターンであり、前記
第１方向と直交する第２方向の前記ラインパターンの線
幅が中心部よりも終端近傍で相対的に太くなるととも
に、前記第１方向の前記ラインパターンの長さが設計値
よりも長くなるように、前記複数のパターン要素の作成
データを決定するパターンデータ作成手段と、前記作成
データに基づいて前記原版を露光する露光手段とを備え
るようにした。

【００１２】

【作用】図２は従来のパターン形状の一例を示し、図２
（Ａ）はレチクル上の設計値に基づいたパターン形状を
示す。このパターン形状は、５本のラインアンドスペー
スであり、ここでは５本のライン部（閉領域）ＰＣ1、
ＰＣ2、ＰＣ3、ＰＣ4、ＰＣ5が露光光に対する透明部で
あり、その周囲（下地）は遮光部であるものとする。も
ちろん、透明部と遮光部の関係はその逆であっても同じ
である。

【００１３】図２（Ａ）において、５本のライン部のう
ち中央の１本のライン部ＰＣ3は他のライン部に比べて
２倍程度長い。このため、ライン部ＰＣ3の一部は、他
のライン部との周期的な相関を持たない孤立的な部分に
なっている。また、周期方向の両端に位置する２本のラ
イン部ＰＣ1、ＰＣ5についても、周期方向の片側のみに
ライン部ＰＣ2、ＰＣ4が隣接するだけなので、部分的に
孤立的とも言える。尚、図２（Ａ）のライン幅は投影露
光装置の解像限界に近い値とする。

【００１４】このようなレチクルパターンを、図１に示
した特殊照明光学系をもつ投影露光装置によって感光基
板上に投影露光し、露光された基板を現像すると、図２
（Ｂ）のようなレジスト像が得られる。図２（Ｂ）にお
いて中央のライン部ＰＣ3に対応したレジスト像は、先
端の孤立的な部分でライン幅が設計値よりも細くなり、
同時に両端の２本のライン部ＰＣ1、ＰＣ5の夫々に対応
したレジスト像も、全体に細くなっている。さらに、５
本のライン部の夫々は、ラインの長手方向についても若
干短くなっている。

【００１５】そこで、図２（Ａ）に示した設計上のレチ
クルパターンを、図３（Ａ）に示すように、ライン部の
一部のパターン線幅及びライン長さを修正して、最終的
に得られるレジスト像を、図３（Ｂ）のように設計上の
形状、寸法と一致させるのである。図３（Ａ）におい
て、中央のライン部ＰＣ3はライン部ＰＣ3'のように、
周囲パターンとの相関から周期性の強い中央部以外はラ
イン終端にいくに従って線幅を所定量だけ太らせるとと
もに、ライン長手方向にも拡張する。但し、ライン長手
方向の拡張は必ずしも必要ではない。さらに、両端の２
本のライン部ＰＣ1、ＰＣ5は夫々ライン部ＰＣ1'、ＰＣ
5'のように、全体の線幅を太らせるとともに、終端部で
さらに所定量太らせる。但し、ライン部ＰＣ1'、ＰＣ5'
については、隣接するライン部ＰＣ2、ＰＣ4が存在しな
い側のエッジのみを太らせるようにする。そして、ライ
ン部ＰＣ2、ＰＣ4については、ラインの両終端部で一定
量だけ線幅を太らせる。これらライン部ＰＣ1'、ＰＣ
5'、ＰＣ2'、ＰＣ4'は、いずれも長手方向の寸法も一定
量だけ拡張される。

【００１６】このようなパターン修正を自動的に行うた
めに、図４に示すように、鳥が翼を広げて滑空している
ような形状の検定子を用意する。この検定子は、例えば
図２（Ａ）に示した設計上のパターンの２値化されたビ
ットイメージ上を画素（ビット）単位で走査して、着目
するパターンエッジを修正すべきか否かを判断するため
に使われる一種のテンプレートでもある。

【００１７】図４において、画素点Ａpxは着目すべきレ
チクルパターン上の点であり、直線状の領域Ｃpx、長方
形、又は楕円形の領域Ｂpx、２枚の羽根状の領域ＤＡ
p、ＥＡp、及び４つの円形状の領域ＤＢp、ＤＣp、ＥＢ
p、ＥＣpは、点Ａpxのパターンエッジ部を修正するか否
かを決定するための検定子である。図４の検定子テンプ
レートは着目点Ａpxに対して直線状の検定子Ｃpxを先頭
にして、ビットイメージに対し同図中右方向に走査され
る。図４に示すようにＸＹ座標系を定めると、直線状検
定子Ｃpxは着目点Ａpxと同一のＹ座標上に設定され、着
目点Ａpxとは＋Ｘ方向に距離Ｌだけ隔てられ、かつＸ方
向の長さも距離Ｌに定められる。この距離Ｌは図１に示
した投影露光装置で得られる解像限界の線幅値に対応し
て定められ、例えばウェハＷ上での解像限界を０．４μ
ｍとし、投影レンズＰＬの縮小倍率を１／５とすると、
距離Ｌはレチクルパターン上で約２μｍの寸法に対応す
る。

【００１８】楕円状の検定子Ｂpxは、その中心が着目点
Ａpxから−Ｘ方向に距離３Ｌ／２だけ隔てられ、かつＸ
方向の幅がほぼＬに定められる。さらに、検定子Ｂpxの
Ｙ方向の幅はほぼ２Ｌに定められ、着目点Ａpxを通るＸ
軸と平行な中心線ＣＣに関して対称な大きさとなってい
る。２枚のほぼ同じ大きさの羽根状の検定子ＤＡp、Ｅ
Ａpは中心線ＣＣに対して対称に配置され、Ｘ方向の幅
がＬ／２、Ｙ方向の幅が３Ｌ／２程度に定められる。２
枚の羽根状検定子ＤＡp、ＥＡpは中心線ＣＣ上で一部重
複しており、その位置は着目点Ａpxから＋Ｘ方向にＬ／
２の距離に設定される。

【００１９】さらに４つの円形状の検定子ＤＢp、ＤＣ
p、ＥＢp、ＥＣpの各中心は、中心線ＣＣから±Ｙ方向
にいずれも距離Ｌの位置に設定され、さらに検定子ＤＢ
pとＥＢpの各中心は着目点Ａpxから＋Ｘ方向に距離３Ｌ
／２だけ隔てられ、検定子ＤＣpとＥＣpの各中心は着目
点Ａpxから−Ｘ方向に距離Ｌ／２だけ隔てられる。ま
た、４つの検定子ＤＢp、ＤＣp、ＥＢp、ＥＣpの大きさ
は半径がＬ／２〜Ｌ／４程度の円形に内包されるものと
する。

【００２０】これらの検定子Ｂpx、Ｃpx、ＤＡp、ＤＢ
p、ＤＣp、ＥＡp、ＥＢp、ＥＣpは、着目点ＡpxにＹ方
向に伸びたパターンエッジが位置したときに、各検定子
に内包されるビットイメージの論理値「０」、「１」の
状態を判断するように働く。従って、各検定子は、それ
らの領域内の全ての画素（ビット）をチェックするので
はなく、その領域内の離散的な点を選んでチェックする
だけで良い。また、距離Ｌは投影光学系ＰＬの解像限界
程度の値（レチクル側での値）とするが、図１のような
特殊な照明法によって解像力を上げた場合は、その向上
した解像力によって得られる限界の線幅値（レチクル側
での値）とほぼ等しくなるように定められる。また、円
形状の検定子ＤＢp、ＤＣp、ＥＢp、ＥＣpは、ここでは
面積（半径Ｌ／２〜Ｌ／４）を有するものとしたが、そ
れぞれの中心位置の１画素の点のみで判断するようにし
ても良い。

【００２１】この図４の検定子のテンプレートは、パタ
ーンの２次元ビットイメージに対して相対的に＋Ｘ方
向、すなわち線状検定子Ｃpx側を先頭にしてスキャンさ
れる。ただし実際は、テンプレート側をビットイメージ
上で走査することは難しいので、テンプレートに対して
ビットイメージの方を１画素ずつＸ方向に１ライン分走
査したら、Ｙ方向に１画素だけステップさせて再びＸ方
向に走査することを繰り返していく。

【００２２】次に、図４の検定子テンプレートを用いた
パターン修正の判断アルゴリズムの原理を図５、図６を
参照して説明する。まず、図５（Ａ）、（Ｂ）は、線幅
が解像限界程度のＬ、長さが６Ｌ程度の孤立したライン
パターンＰＡ（斜線部）を修正する例を示し、ラインパ
ターンＰＡはここではレチクル上で遮光部となり、ビッ
トイメージ上では論理値「１」をとるものとする。そし
て、その周辺部は全て透明部（下地）であり、論理値
「０」をとるものとする。

【００２３】図５（Ａ）は、このようなパターンＰＡの
Ｙ方向に伸びるパターンエッジに着目点Ａpxが＋Ｘ方向
に矢印のようにスキャンしながら当たった状態を示す。
このとき、楕円状検定子Ｂpx中に設定された検定ビット
は全て論理値「０」（下地）であるので、着目点Ａpxに
位置するパターンエッジ部は孤立的であると判断する。
このとき着目点Ａpxのスキャン方向の逆方向（−Ｘ方
向）にパターンエッジを一定量だけ拡張する。この拡張
する量ΔＬは、図１の特殊照明法による露光の際は、寸
法Ｌ（解像限界値）の１０〜１５％程度とする。

【００２４】次に、検定子ＤＡp、ＤＢp、ＤＣp、検定
子ＥＡp、ＥＢp、ＥＣp、及び直線状検定子Ｃpxを用い
て、着目点のエッジ部がパターンＰＡの長辺側終端部近
傍（以下、長手終端部と呼ぶ）か否かを判断する。図５
（Ａ）の場合、２枚の羽根状検定子ＤＡp、ＥＡp内の検
定ビットは全て論理「１」（パターン）であるので、着
目点Ａpxのエッジ部は長手終端部近傍とは判断しない。
従って、着目点Ａpxのエッジ部に対する線幅の補正量
（太らせ量）はΔＬとなる。

【００２５】次に、図５（Ｂ）のように、着目点Ａpxが
パターンＰＡの長手終端部近傍のＹ方向に伸びたエッジ
部に位置したものとする。この場合も、楕円状検定子Ｂ
px内の検定ビットは全て「０」（下地）であるので、着
目点Ａpxのエッジ部は孤立的であると判断し、そのエッ
ジ部の線幅がΔＬだけ太るように修正する。さらにここ
では、羽根状検定子ＤＡp内に論理「０」（下地）と論
理「１」（パターン）とが混在している。このときは、
着目点Ａpxのエッジ部が長手終端部近傍である可能性が
あるので、同時に検定子ＤＢp、ＤＣp内のビットデータ
を検査する。ここでは検定子ＤＢp、ＤＣp共に全て論理
「０」（下地）であるので、着目点Ａpxのエッジ部が長
手終端部である可能性がまだある。そこで、さらに直線
状検定子Ｃpx内のビットデータを検査する。ここでは検
定子Ｃpx内の少なくとも一部（又は全部）に論理「０」
（下地）のビットを含むので、最終判断として着目点Ａ
pxでのエッジ部は長手終端部近傍と判断し、着目点Ａpx
のエッジ部の線幅をさらにΔＬ（合計２・ΔＬ）だけ太
らせる。

【００２６】図５（Ｃ）、（Ｄ）はラインパターンＰＡ
の２本を間隔Ｌで平行に並べた場合である。２本のライ
ンパターンＰＡの長さはともに６Ｌである。図５（Ｃ）
のように２本のラインパターンＰＡのうち右側のパター
ンの左エッジに着目点Ａpxが位置すると、検定子Ｂpxは
全て論理「１」であるので、着目点Ａpxのエッジ部は孤
立的ではないと判断される。同時に、羽根状検定子ＤＡ
p、ＥＡp内も全て論理「１」であるので、着目点Ａpxの
エッジ部は長手終端部でもないと判断される。従って、
図５（Ｃ）中の着目点Ａpxの位置では、パターンの線幅
は変更されない。

【００２７】さらに、図５（Ｄ）のように着目点Ａpxが
位置すると、検定子Ｂpx内には論理「０」と「１」とが
混在するので、着目点Ａpxのエッジ部は孤立的ではない
と判断する。このとき、羽根状検定子ＤＡpは論理
「０」を含み、かつ検定子ＤＢp、ＤＣpは全て論理
「０」、かつ直線状検定子Ｃpxは論理「０」を含むの
で、着目点Ａpxのエッジ部は長手終端部と判断され、線
幅をΔＬだけ太らせる補正を行う。

【００２８】図６（Ａ）、（Ｂ）は幅Ｌ、間隔Ｌのライ
ンパターンが９０°のコーナーを形成する２つのパター
ンＰＭ、ＰＮの例である。図６（Ａ）の場合、検定子Ｂ
px内は全て論理「０」であるので、着目点Ａpxのエッジ
部は孤立的であると判断され、そのエッジ部をΔＬだけ
拡張する。このとき、羽根状検定子ＤＡp内には「０」
が含まれるので、検定子ＤＢp、ＤＣpについても検査す
るが、検定子ＤＢpが「１」を含むので、結局着目点Ａp
xのエッジ部はパターンＰＮの長手終端部とは判断され
ない。従って、合計の補正量（線幅の太らせ量）は、Δ
Ｌ（孤立的と判断された分）となる。

【００２９】また、図６（Ｂ）の場合、検定子Ｂpx内に
は「１」が含まれるので、着目点Ａpxのエッジ部は孤立
的ではないと判断される。この図６（Ｂ）のときも、図
６（Ａ）と同様に、羽根状検定子ＤＡpは「０」を含
み、かつ検定子ＤＢp、ＤＣpには「１」が含まれない
（全て「０」）が、直線状検定子Ｃpx内は全て「１」で
あるので、着目点Ａpxのエッジ部はパターンＰＭの長手
終端部とは判断されない。従って、図６（Ｂ）の場合、
着目点Ａpxのエッジ部は孤立でも長手終端部でもないの
で、線幅の補正は行わない。

【００３０】さて、図６（Ｃ）、（Ｄ）は以上と異な
り、検定子テンプレートを今までの状態から時計回りに
９０°回転させたものであり、かつスキャン方向も−Ｙ
方向となっている。図６（Ｃ）の場合、孤立した１本の
ラインパターンＰＡの長手端部のエッジに着目点Ａpxが
位置するが、このとき検定子Ｂpx内は全て「０」
（「１」を含まない）ので、着目点Ａpxのエッジ部はと
りあえず孤立と判断され、ΔＬだけ補正される。同時
に、検定子ＤＡp、ＥＡp内には共に「０」が含まれる
が、検定子ＤＡpに対してスキャン方向の前後に位置す
る検定子ＤＢp、ＤＣpを検査すると、これらの検定子Ｄ
Ｂp、ＤＣpはいずれも「１」を含まず、さらに検定子Ｅ
Ａpに対してスキャン方向の前後に位置する検定子ＥＢ
p、ＥＣpを検査すると、これらの検定子ＥＢp、ＥＣpは
いずれも「１」を含まない。さらに検定子Ｃpxを検査す
ると、検定子Ｃpxは「０」を含まない（全て「１」）な
ので、結局、着目点ＡpxのエッジはラインパターンＰＡ
の長手方向を規定するエッジと判断される。ただしこの
場合、ライン幅を規定するエッジの長手終端部ではない
ので、そのことによる線幅の補正は行わない。

【００３１】従って、着目点Ａpxのエッジ部における線
幅（ここでは長さ）はそのエッジ部が孤立した部分であ
ることから、＋Ｙ方向（スキャン方向の−Ｙ方向の逆方
向）に＋ΔＬ（孤立的と判断された分）だけ拡張され
る。次に、図６（Ｄ）のように、幅Ｌ、長さ６Ｌの２本
のラインパターンＰＡ、ＰＢが、Ｔの字状に間隔Ｌだけ
離れて位置している場合を考える。このとき、図６
（Ｃ）のように検定子テンプレートを−Ｙ方向にスキャ
ンし、着目点がパターンＰＡの長手端部のエッジにきた
ものとする。このとき、検定子Ｂpxは「１」を含むの
で、着目点のエッジは孤立でないと判断される。また、
検定子Ｃpx、ＤＡp、ＤＢp、ＤＣp、ＥＡp、ＥＢp、Ｅ
Ｃpの各状態は図６（Ｃ）と同じであり、従ってパター
ンＰＡ、ＰＢの全体からみて、着目点Ａpxのエッジは長
手終端でもないと判断する。従って、図６（Ｄ）の着目
点ではパターンは補正されない。

【００３２】以上のアルゴリズムを整理すると以下のよ
うになる。（Ａ）孤立判断楕円状検定子Ｂpx内に「１」を含まないとき。（Ｂ）長手終端判断 (1)第１判断検定子ＤＡpが「０」を含み、かつ検定子ＤＢp、ＤＣp
が「１」を含まず、かつ検定子Ｃpxが「０」を含むと
き。

【００３３】(2)第２判断検定子ＥＡpが「０」を含み、かつ検定子ＥＢp、ＥＣp
が「１」を含まず、かつ検定子Ｃpxが「０」を含むと
き。以上の長手終端判断は(1)か(2)の少なくとも一方が成立
すれば、着目点のエッジ部は長手終端近傍と判断され
る。ただし、(1)、(2)の両方が同時に成立しても修正量
（拡張量）を倍にする必要はない。

【００３４】以上のような修正を、図４に示した検定子
テンプレートを＋Ｘ、−Ｘ、＋Ｙ、−Ｙの４方向にスキ
ャンして実行した結果を図７に示す。この際各方向のス
キャン時には、検定子テンプレートは回転した位置関係
となり、直線検定子Ｃpxがスキャンの前方を向くように
設定される。図７（Ａ）は図５（Ａ）、（Ｂ）及び図６
（Ｃ）に示す孤立ラインパターンＰＡの修正後の形状を
示す。図７（Ａ）においてパターンＰＡの長手方向の中
央部分は線幅がＬからＬ＋２ΔＬに拡張され、長手終端
部から長さ３Ｌ／２の部分は線幅がＬからＬ＋４ΔＬに
拡張される。さらに長手方向の終端エッジも、長手方向
にΔＬだけ修正される。この結果、修正後のパターンは
全長が６Ｌ＋２ΔＬに拡張される。

【００３５】図７（Ｂ）は図５（Ｃ）、（Ｄ）に示した
２本の平行なラインパターンＰＡの修正後の形状を示
す。図７（Ｂ）に示すように、２本のラインパターンの
間隔（スペース部）の値Ｌは修正後も保存され、２本の
ラインパターンはともに孤立性の高いエッジ側が特に強
く拡張される。ここでも２本のラインパターンの全長は
６Ｌ＋２ΔＬに伸びる。この２本のラインパターンは、
その１本についてみると、Ｘ方向に関して非対称に拡張
されるが、２本のラインパターンを一体のパターンとし
てみると、Ｘ方向の対称性は保たれている。従って、２
本のラインパターンのうち、例えば左側のラインパター
ンは左側のエッジが全体にΔＬだけ拡張され、長手終端
部近傍ではさらにΔＬだけ（計２ΔＬ）拡張される。従
って、図７（Ｂ）の場合、長手終端部での線幅はＬ＋３
ΔＬに修正される。

【００３６】図７（Ｃ）は、図６（Ａ）、（Ｂ）に示し
た２つのＬ字状のパターンＰＮ、ＰＭの修正後の形状を
示す。まず２つのパターンＰＮ、ＰＭの間のスペース部
（設計間隔Ｌ）を規定するエッジのうち、長手終端部近
傍以外は修正されない。そして、パターンＰＮ、ＰＭの
長手終端近傍では、互いに対向する内側のエッジ部がΔ
Ｌだけ拡張される。また、パターンＰＮ、ＰＭの長手終
端を規定する各エッジ部も、その長手方向にΔＬだけ拡
張される。さらに、パターンＰＮの左側と上側の各エッ
ジは全長に渡ってΔＬだけ拡張され、その各エッジの長
手終端部側の３Ｌ／２の部分はさらにΔＬだけ太らせら
れる。同様に、パターンＰＭの右側と下側のエッジに関
しては、その長手終端部近傍で２ΔＬで一様に、又はΔ
Ｌと２ΔＬの段階状に修正される。段階状にパターンエ
ッジが拡張される場合、図４の検定子テンプレートの条
件ではΔＬの拡張はエッジ方向にＬ／２に渡って行わ
れ、２ΔＬの拡張はエッジ方向にＬに渡って行われる。

【００３７】図７（Ｄ）は図６（Ｄ）のパターンＰＡ、
ＰＢの修正後の形状を示す。ここでもパターンＰＡは幅
方向（Ｘ方向）に関して図７（Ａ）のように修正される
が、長手方向に関してはパターンＰＢに隣接した側のエ
ッジ部は何も修正しない。パターンＰＢについては、長
手方向について２ΔＬだけ修正され、パターンＰＢのパ
ターンＰＡと反対側のエッジ（同図中で上側のエッジ）
については全長に渡ってΔＬだけ修正され、さらに長手
終端近傍ではΔＬだけ修正される。また、パターンＰＢ
の下側のエッジでは隣接してパターンＰＡが存在するの
で、そのエッジの全長の中央部分は何も修正されない。

【００３８】以上のように、本発明によるアルゴリズム
に従うと、図１のような特殊な照明方を採用した投影露
光装置を用いたとしても、ウェハＷ上に転写される解像
限界程度の線幅の微細パターンは先細りもなく、設計値
通りになる。そこで、上述の原理に従った具体的な装置
の一例を以下の実施例で説明する。

【００３９】

【発明の実施の形態】図８は本発明の実施例によるマス
ク（レチクル）製造システムを模式的に表したブロック
図である。一般に縮小投影露光装置（ステッパー等）で
使われるマスクはレチクルと呼ばれ、レチクルにはその
縮小率の逆数倍だけ拡大されたパターンが形成される。
レチクルの製造にあたっては、磁気テープに記録された
形成すべきパターンのＣＡＤ情報（設計データ）がテー
プリーダ（ＭＴＲ）1で読み出され、その情報はビット
イメージ展開用のハードウエアロジック（展開手段）２
によって２値化されたイメージ（画像）に変換される。
そのビットイメージ情報はフレームメモリ３に蓄積され
るが、レチクル上の全面のイメージが一度に変換される
のではなく、ある一部分の局所領域（例えば５ｍｍ角）
毎に変換される。この局所領域は電子ビーム（ＥＢ）露
光装置４のビーム走査によって一度に露光できる基板Ｍ
上の大きさに対応している。そして、１つの局所領域の
露光が終わったら、隣りの局所領域が露光エリア内に入
るように、感応性の基板Ｍを保持するステージ７をステ
ージ制御系６によって精密に一定量だけ送るのである。
同時にフレームメモリ３には、隣りの局所領域内のパタ
ーンに対応したビットイメージが変換されて蓄積されて
いる。ビーム制御系５はフレームメモリ３からのビット
イメージのデータに応じて、電子ビームのスポットを基
板Ｍ上の定められた点（画素）に照射するか否かを、ビ
ーム走査中に高速に切り替えていく。電子ビームによる
基板Ｍへのパターン描画には、ラスタースキャン、ベク
タースキャン、可変矩形ビーム等、いくつかの方式が実
用化されているが、いずれの場合も、パターンのＣＡＤ
情報はフレームメモリ３上にビットイメージとして展開
されている。そこで本実施例では、フレームメモリ３に
展開された設計上のビットイメージに対して所望の修正
を行うための修正装置（ハードウエアとソフトウエア）
１０を付加した。

【００４０】フレームメモリ３内には、１画面分の画素
として例えば５万×５万個分用意されている。従って、
ＥＢ露光装置４の１回の露光エリアを５ｍｍ角とする
と、フレームメモリ３内の１画素（ビット）は基板Ｍ上
で０．２μｍ角に相当し、さらにこの基板Ｍがレチクル
として１／５縮小ステッパーに搭載されると、その１画
素はウエハ上で０．０４μｍ角に相当する。今、ウエハ
上で要求されている最小線幅が０．４μｍとすると、こ
れはレチクル上では２μｍになり、ビットイメージ上で
は１０画素分に相当する。

【００４１】通常、レチクル上のパターン要素の多く
は、ビットイメージ内の画素の配列方向（ＸＹ方向）と
平行なエッジで構成され、４５°（１３５°）等の傾い
たエッジは少ない。また、以下の説明では、パターン要
素はレチクル上でクロム等の遮光層として形成されるも
のとし、遮光層となる画素内には論理値「１」が記憶さ
れ、それ以外の透明部となる画素内には論理値「０」が
記憶されるものとする。従って、基板Ｍの表面にクロム
層が蒸着され、さらにその上に電子ビーム用のポジタイ
プのレジストが塗布されている場合、ビーム制御系５は
フレームメモリ３からの画素の値が「１」のときはビー
ムスポットのその位置での照射をオフにし、「０」のと
きはスポット照射をオンにする。

【００４２】さて、図９は本発明のパターン作成システ
ムに対応し、図８中の修正装置１０の概略的な構成を示
すブロック図である。フレームメモリ３上に展開された
１画面分のビットイメージのデータは、「０」、「１」
のシリアルデータに変換されて端子ＴＰに印加される。
フレームメモリ３から読み出されたビットシリアルなデ
ータは端子ＴＰとスイッチＳＷ１を介して切り出し窓用
のシフトレジスタ群ＳＲ１の初段のシフトレジスタＷＲ
１に入力する。このシフトレジスタＷＲ１からの出力デ
ータは、次のシフトレジスタ群ＳＲ２の初段のシフトレ
ジスタＤＲ１に入力する。そして、シフトレジスタＤＲ
１の出力データは再びシフトレジスタ群ＳＲ２の２段目
のシフトレジスタＷＲ２に入力する。こうして、フレー
ムメモリ３からのビットシリアルなデータは、各シフト
レジスタＷＲ１、ＤＲ１、ＷＲ２、ＤＲ２、・・・、Ｗ
Ｒｍ、ＤＲｍの順に次々に１ビットずつシフトされてい
く。

【００４３】ここで、シフトレジスタ群ＳＲ１の各シフ
トレジスタＷＲ１〜ＷＲｍのビット数ｂｗは、４０ビッ
ト〜６０ビット程度に定められ、シフトレジスタ群ＳＲ
２の各シフトレジスタＤＲ１〜ＤＲｍのビット数はいず
れもｎ−ｂｗに定められる。すなわち、シフトレジスタ
ＷＲ１とＤＲ１とのビット数の合計が１画面内の１ライ
ン分のビット数ｎ（例えば５０，０００）に等しくなる
ように設定される。また、各シフトレジスタ群ＳＲ１、
ＳＲ２を構成するシフトレジスタＷＲｍ、ＤＲｍの段数
ｍは、シフトレジスタＷＲ１〜ＷＲｍのビット数ｂｗと
等しく定められ、ビット数ｂｗが４０のときはｍ＝４０
である。これは、シフトレジスタ群ＳＲ１による切り出
し窓（ｂｗ×ｂｗビット）をビットイメージ上で正方形
にするためであるが、必ずしも正方形である必要はな
い。

【００４４】さて、切り出し窓内の着目点Ａpxに相当す
る中心ビットのシリアルデータＤＣｏは、所定ビット数
分だけ遅延させるシフトレジスタ１００によって遅延さ
れたシリアルデータＤＣｏ’となってオア回路１０４に
入力する。一方、切り出し窓内の複数の検定用ビットか
らのシリアルデータの群ＤＣｓとデータＤＣｏは、図４
のようなテンプレートを有する検定ロジック回路１０２
に入力し、ここで着目する中心ビットに位置するパター
ンエッジに修正を加えるかどうかが判断され、修正が必
要なときはビット単位で修正データ（論理値「１」か
「０」のいずれか一方）ＤＰをオア回路１０４に出力す
る。オア回路１０４は、設計上のオリジナルのビットイ
メージデータ（ＤＣｏ’）と修正部分のみのデータ（Ｄ
Ｐ）との論理和を取り、その修正結果のシリアルデータ
を、少なくとも２画面分のフレームメモリ１１０Ａと書
き込み、読み出し制御部１１０Ｂとで構成される一時記
憶部１１０に出力する。

【００４５】先にも述べたように検定子テンプレートと
ビットイメージとは、＋Ｘ、−Ｘ、＋Ｙ、−Ｙの計４方
向について相対スキャンを行う必要がある。そこで本実
施例では、例えば＋Ｘ方向のスキャンによる修正につい
ては、フレームメモリ３からスイッチＳＷ１を介してビ
ットイメージデータを読み込む際に行い、その修正結果
を一時記憶部１１０のフレームメモリ１１０Ａの１画面
目に一時的に格納する。そして、次に−Ｘ方向のスキャ
ンによって修正を行うときは、スイッチＳＷ１を図示の
状態から切り換えて、その一時記憶部１１０からのビッ
トイメージデータの読み出し方が−Ｘ方向となるように
制御し、再び切り出し窓を通して修正されたデータをメ
モリ１１０Ａの２画面目に記憶する。＋Ｙ方向、−Ｙ方
向のスキャン時も同様である。

【００４６】４つのスキャンモードは同時にはできない
ので、結局、一時記憶部１１０からの１画面分のビット
シリアルデータの読み出しは２画面分のメモリを順次切
り替えて合計３回行われる。このように１画面当たり４
回のスキャンが必要なのは、本実施例における検定ロジ
ック回路１０２の特性によるものである。従って、検定
ロジックのアルゴリズムを工夫すれば、１回のスキャン
のみで２次元に修正された修正データを得ることは可能
である。

【００４７】こうして、１回のスキャン方向について一
時記憶部１１０に格納された修正ビットイメージデータ
は、スイッチＳＷ２とスイッチＳＷ１と介してビットシ
リアルなデータとなって再びシフトレジスタ群ＳＲ１に
送られ、別のスキャン方向について同様の修正が行われ
る。こうして４方向のスキャンが終了すると、一時記憶
部１１０内の最終的な修正ビットイメージデータ（シリ
アル）はスイッチＳＷ２を介してフレームメモリ３へ戻
される。以上によりフレームメモリ３内の設計データに
基づいたビットイメージは、所定のパターン修正が行わ
れた後のビットイメージに変換される。

【００４８】尚、実際のレチクル製造時には、以上のよ
うな修正作業（ＭＴＲ１→展開手段２→フレームメモリ
３→修正装置１０→フレームメモリ３）を各画面毎に繰
り返して行い、各画面毎に得られた修正ビットイメージ
データを、フレームメモリ３内から別のＭＴＲへ順次転
送しておき、ＥＢ露光装置４による基板Ｍへの描画時
に、その別のＭＴＲから画面毎に修正ビットイメージデ
ータをフレームメモリ３へ読み出すようにする。

【００４９】以上、図９のブロック図は概略的なもので
あり、実際はシフトレジスタ群ＳＲ１、ＳＲ２のシフト
動作、検定ロジック回路１０２の検定タイミング、ある
いはフレームメモリ３、一時記憶部１１０の各アドレス
指定タイミング等を統括的にコントロールするためのプ
ロセッサーやクロックジェネレータが用意されている。

【００５０】図１０は、図９のシフトレジスタ群ＳＲ１
による切り出し窓を表し、図１０中の１つの枡目がシフ
トレジスタ上の１ビットに相当し、ここでは左上隅のビ
ットがシフトレジスタＷＲ１の１ビット目に対応する。
この切り出し窓はＸ方向に４１ビット、Ｙ方向に４１ビ
ットで構成されるため、図９のシフトレジスタＷＲ１、
ＷＲ２、…、ＷＲｍはいずれも４１ビットであり、その
段数ｍも４１である。■印で示した着目点（ビット）Ａ
pxは、切り出し窓の画素配列を左上隅の画素を原点
（１、１）としたＸＹ座標系で規定したとき、座標（２
１、２１）に設定される。また、図１０は、図４で示し
た検定子用テンプレートを着目ビットＡpxを中心に１８
０°回転させたものである。従って直線状検定子Ｃpxは
着目点Ａpxの左側に位置する。これは、切り出し窓内に
現れるビットイメージが、図１０中で常に左から右へ
（＋Ｘ方向へ）１ビットずつシフトしていくからであ
る。

【００５１】さて本実施例では、解像限界の寸法値Ｌが
ビットイメージ上で１０画素に対応するものとし、エッ
ジの修正量（太らせ量）ΔＬは線幅Ｌの１０〜１５％程
度ということから、１画素分ということにする。そこ
で、切り出し窓内で着目ビットＡpxから−Ｘ方向に１０
ビットの間隔をあけたビット（１０、２１）から窓内の
左側のビット（１、２１）までの１０ビットの直線状領
域を検定子Ｃpxとする。この検定子Ｃpx内にはＸ方向に
１０ビットが並ぶが、そのうち４つのビット（１、２
１）、（４、２１）、（７、２１）、（１０、２１）を
検定ビットとする。

【００５２】楕円状検定子Ｂpxは、着目ビットＡpxから
＋Ｘ方向に１０ビットの間隔をあけた検定ビット（３
２、２１）と、このビット（３２、２１）から＋Ｘ方向
の９番目に位置する検定ビット（４１、２１）とによっ
て、スキャン方向の幅（ほぼＬ）が規定される。さらに
楕円状検定子ＢpxのＹ方向の寸法（ほぼ２Ｌ）は４つの
検定ビット（３４、１１）、（３９、１１）、（３４、
３１）、（３９、３１）によって規定される。その他、
検定子Ｂpxの輪郭を規定するために４つの検定ビット
（３２、１６）、（４１、１６）、（３２、２６）、
（４１、２６）が規定される。

【００５３】羽根状検定子ＤＡpは、図４の寸法に従っ
てＸ方向にＬ／２の幅でＹ方向に３Ｌ／２の長さをしめ
るように、９つの検定ビット（１５、２１）、（１４、
１９）、（１６，１９）、（１３，１６）、（１７，１
６）、（１３，１１）、（１７、１１）、（１４、
６）、（１７、６）で輪郭が規定される。羽根状検定子
ＥＡpを規定する検定ビットは、Ｙ座標値＝２１の中心
ラインに関して検定子ＤＡpと対称に配置され、ビット
（１５、２１）、（１４、２３）、（１６、２３）、
（１３、２６）、（１７、２６）、（１３、３１）、
（１７、３１）、（１４、３６）、（１７、３６）の９
つで構成される。これらの検定ビットのうちビット（１
５、２１）が２つの羽根状検定子ＤＡp、ＥＡpの重複部
である。

【００５４】さらに４つの円形状検定子ＤＢp、ＤＣp、
ＥＢp、ＥＣpについては、本実施例ではいずれも１ビッ
トで構成するものとし、その座標値はそれぞれ（６、３
１）、（２６、３１）、（６、１１）、（２６、１１）
とする。尚、本実施例では着目ビットＡpx（２１、２
１）にパターンのＹ方向に伸びたエッジが位置したか否
かを検知するために、着目ビットＡpxの右隣りに検定ビ
ット（２１、２２）を設定する。従って、着目ビットＡ
pxが論理「１」（パターン側）で、隣のビット（２１、
２２）が論理「０」（下地側）であるとき、着目ビット
にパターンエッジが位置したと判断できる。

【００５５】以上の各検定ビットからのシリアルビット
データの群は、図９のようにデータＤＣsとして検定ロ
ジック回路１０２へ出力される。検定ロジック回路１０
２内には各検定子の働きに対応したロジック演算器が設
けられている。図１１（Ａ）は楕円状検定子Ｂpxを構成
する１０ビットの各データの論理和を算出するノア（Ｎ
ＯＲ）回路２００を示し、図１１（Ｂ）は直線状検定子
Ｃpxを構成する４ビットの各データの論理積を算出する
ナンド（ＮＡＮＤ）回路２０２を示す。ノア回路２００
は、入力する１０ビットのデータの全てが「０」（透明
部）になっていれば、出力ＬＧＢを「１」にして、着目
ビットＡpxに位置するパターンエッジ部が図１０中の右
側からみて孤立的であると判定する。同様にナンド回路
２０２は入力する４ビットのうちいずれか１ビットでも
「０」になっていれば、出力ＬＧＣを「１」にして、着
目ビットＡpxに位置するパターンエッジ部が図１０中の
左側からみて孤立的であると判定する。

【００５６】図１１（Ｃ）は着目ビットでのエッジの有
無を検知する回路を示し、着目ビット（２１、２１）か
らのデータＤＣｏはアンド回路２０３とエクスクルーシ
ブオア（ＥＸオア）回路２０４との一方の入力に印加さ
れる。着目ビットの隣のビット（２２、２１）からのデ
ータはＥＸオア回路２０４の他方の入力に印加され、Ｅ
Ｘオア回路２０４の出力はアンド回路２０３の他方の入
力に印加される。この図１１（Ｃ）の回路において、着
目ビットＡpxが「１」で隣りのビット（２２、２１）が
「０」のとき、ＥＸオア回路２０４は論理「１」を出力
するから、アンド回路２０３の出力ＥＤは「１」にな
る。それ以外の入力条件のとき出力ＥＤは「０」のまま
である。

【００５７】図１２は２つの羽根状検定子ＤＡp、ＥＡp
の働きをロジックとして表したものである。羽根状検定
子ＤＡp、ＥＡpはいずれもその領域内に何らかのパター
ンエッジが存在するか否かを検知すればよいので、それ
ぞれ９ビット入力のナンド（ＮＡＮＤ）回路２０５、２
０６で構成し、ナンド回路２０５は検定子ＤＡp内が全
てパターン（論理「１」）のときのみ出力ＬＧＤａを
「０」にし、何らかの透明部（論理「０」）が混在する
ときは出力ＬＧＤａを「１」にする。ナンド回路２０６
も同様に、検定子ＥＡp内が全てパターンのときのみ出
力ＬＧＥａを「０」にし、それ以外のときは「１」にす
る。

【００５８】図１３は、図１０にした各検定子からの情
報を総合的に判定するロジック回路を示す。まずエッジ
判定用のアンド回路２０３からの出力信号ＥＤは、２つ
のアンド回路２０７、２０８の夫々の一方の入力に印加
される。アンド回路２０７の他方の入力には、ノア回路
２００からの出力信号ＬＧＢが印加される。従って、ア
ンド回路２０７は，着目ビットがエッジ位置と一致して
信号ＥＤが「１」になった時点で、楕円状検定子Ｂpx内
に何もパターンがないとして信号ＬＧＢが「１」になっ
ているとき、出力ＫＡを「１」にして、そのエッジが孤
立的であることを表す。

【００５９】一方、アンド回路２０８の他方の入力に
は、オア回路２１１を介して、２つのアンド回路２０
９、２１０の出力信号が印加される。４入力のアンド回
路２０９は、インバータ（ＮＯＴ）を介して切り出し窓
内の検定子ＤＢp（６、３１）のデータと、検定子ＤＣp
（２６、３１）のデータとを入力するとともに、ナンド
回路２０５の出力信号ＬＧＤａとナンド回路２０２の出
力信号ＬＧＣとを入力し、それら４つの信号の論理積を
オア回路２１１の一方の入力に印加する。同様に、４入
力のアンド回路２１０は、インバータ（ＮＯＴ）を介し
て切り出し窓内の検定子ＥＢp（６、１１）のデータと
検定子ＥＣp（２６、１１）のデータとを入力するとと
もに、ナンド回路２０６の出力信号ＬＧＥａとナンド回
路２０２の出力信号ＬＧＣとを入力し、それら４つの信
号の論理積をオア回路２１１の他方の入力に印加する。
この２つのアンド回路２０９、２１０は先に原理説明し
た長手終端部判断（Ｂ）の(1)、(2)の各条件式を演算す
るものである。

【００６０】従って、信号ＥＤが「１」のときにオア回
路２１１が「１」を出力していれば、着目ビットＡpxに
位置するエッジ部が長手終端部近傍であるとして、アン
ド回路２０８の出力ＫＢは「１」になる。図１４は、孤
立的なエッジの判定結果を表す信号ＫＡと、長手終端部
近傍のエッジの判定結果を表す信号ＫＢとに基づいて、
切り出し窓を介して得られるビットイメージ上の着目ビ
ットのエッジに対して修正ビットデータを印加する回路
の一例を示す。この回路も図９中の検定ロジック回路１
０２内に設けられる。

【００６１】まず図１４において、信号ＫＡと信号ＫＢ
は、２入力のオア回路２２０を介してダイミング制御回
路２２１へ印加される。オア回路２２０の出力は、さら
にプリセット可能な４ビットのシフトレジスタ２２２の
ＬＳＢ（最下位ビット）にプリセットデータとして印加
されるとともに、スイッチＳＷａを介してシフトレジス
タ２２２の２ビット目にもプリセットデータとして入力
可能となっている。

【００６２】先にも述べたように、パターンエッジの太
らせ量ΔＬがビットイメー上で１ビット（１画素）であ
るものとすると、シフトレジスタ２２２のプリセット用
の３つのスイッチＳＷａ、ＳＷｂ、ＳＷｃはいずれも図
１４に示した位置に設定される。このため、長手終端部
の判定結果である信号ＫＢは、通常、アンド回路２２３
によって信号ＫＡとの論理積がとられた後、スイッチＳ
Ｗａを介してシフトレジスタ２２２の２ビット目にプリ
セットデータとして印加される。３つのスイッチＳＷ
ａ、ＳＷｂ、ＳＷｃは太らせ量を意識的に変えたいとき
に、それぞれ図１４の位置から切り替えられる。詳しく
は後で述べることにする。

【００６３】さて、図９に示したように、着目ビットＡ
pxからのシリアルビットデータＤＣｏは各シフトレジス
タのシフト動作用のクロックパルスＣＫに応答して、１
ビットずつ４ビットのシフトレジスタ１００へ導かれ
る。シフトレジスタ１００を４ビットにしたのは、修正
データ付加用のシフトレジスタ２２２を４ビットにした
からである。そのシフトレジスタ２２２もクロックパル
スＣＫに応答してプリセットされたデータを１ビットず
つＭＳＢ（最上位ビット）側へシフトしていき、ＭＳＢ
からデータが修正データＤＰとしてオア回路１０４へ出
力される。

【００６４】クロックパルスＣＫは装置内の全てのシフ
トレジスタのシフト動作を行うために、常時シフトレジ
スタ２２２にも印加されるので、プリセットされたデー
タはクロックパルスＣＫの４パルス分で全てはき出され
てしまう。プリセットされたデータがはき出された後、
次のプリセット動作が生じるまでシフトレジスタ２２２
内には論理「０」が全ビットに現れるように設定され
る。

【００６５】そのプリセット動作は制御回路２２１から
のストローブパルスＳＴＢに応答して行われる。制御回
路２２１はオア回路２２０の出力が「０」から「１」に
反転した後で、かつ次のクロックパルスＣＫが発生する
直前に、ストローブパルスＳＴＢを出力する。シフトレ
ジスタ２２２はストローブパルスＳＴＢを受けたときだ
け、プリセット動作を行う。

【００６６】今、２つの信号ＫＡ、ＫＢのうちいずれか
一方が「０」から「１」に反転した状態を考える。その
場合、制御回路２２１は次のクロックパルスＣＫが発生
する前に、ストローブパルスＳＴＢを出力する。これに
応答して、図１４の３つのスイッチの状態ではシフトレ
ジスタ２２２にＬＳＢ側から「１０００」のデータ列が
プリセットされる。一方、この状態のとき着目ビットＡ
pxにはパターンエッジの最外のビット（論理「１」）が
位置し、シフトレジスタ１００の４ビット内は全て
「０」のはずである。

【００６７】そして、次のクロックパルスＣＫが発生す
ると、シフトレジスタ１００のＬＳＢには着目ビットＡ
pxのデータ（論理「１」）がシフトされるので、シフト
レジスタ１００内のデータはＬＳＢ側からみて「１００
０」となる。このとき同時にシフトレジスタ２２２もＬ
ＳＢ側からＭＳＢ側へ１ビットだけシフトされているか
ら、シフトレジスタ２２２内のデータはＬＳＢ側からみ
て、「０１００」となる。

【００６８】こうして順次クロックパルスＣＫが発生す
ると、シフトレジスタ１００がパターンエッジ外周の１
ビット目（論理「１」）をＭＳＢから出力する１シフト
前の段階で、シフトレジスタ２２２は信号ＫＡに対応し
た１ビット分のデータ「１」をＭＳＢ側から出力するこ
とになり、オア回路１０４からはパターンエッジが１画
素分だけ太ったシリアルビットデータが出力される。

【００６９】また、信号ＫＡ、ＫＢがともに「０」から
「１」になったときは、同様にストローブパルスＳＴＢ
が発生するとともに、アンド回路２２３は「１」を出力
するのでシフトレジスタ２２２にはＬＳＢ側からみて、
「１１００」のデータ列がプリセットされる。このため
着目ビットＡpxからのシリアルビットデータＤＣｏ’に
は、オア回路１０４を介してパターンエッジに対し２画
素分だけ太るような修正データが付加される。

【００７０】ところで、３つのスイッチＳＷａ、ＳＷ
ｂ、ＳＷｃを図示の状態から切り替えると、太らせ量を
意識的に変えられる。例えば、スイッチＳＷａだけを図
示の状態から切り替えると、シフトレジスタ２２２にプ
リセットされるデータは信号ＫＡ又は信号ＫＢに対応し
て、ＬＳＢ側から常に「１１００」となる。従ってこの
場合、アンド回路２２３の出力が全く使われないので、
パターンの長手終端部で線幅を太らせるといった操作が
禁止される。

【００７１】また、スイッチＳＷｂのみを図示の状態か
ら切り替えると、信号ＫＡとＫＢのいずれか一方に応答
して１画素分（ΔＬ）だけパターンが太るとともに、信
号ＫＡとＫＢの同時性に応答してシフトレジスタ２２２
の２ビット目、３ビット目に「１」がセットされ、２画
素分（２×ΔＬ）だけ太ることになり、長手終端部の孤
立的なパターンエッジ部を、スキャン方向と逆方向に合
計３画素分だけ太らせることができる。

【００７２】さらに、３つのスイッチＳＷａ、ＳＷｂ、
ＳＷｃを全て切り替えると、孤立的、あるいは長手終端
近傍のいずれかの判断結果によって、パターンエッジ部
は２画素分拡張され、さらにそのパターンエッジ部が孤
立的で、かつ長手終端近傍という判断結果によって２画
素分拡張され、最大４画素分まで太らせることができ
る。

【００７３】このように信号ＫＡ，ＫＢ及びスイッチ群
によって、シフトレジスタ２２２へプリセットすべきデ
ータ列の内容を変えることにより、修正後のパターン線
幅や長さをある程度自由に調整することができる。とこ
ろで本実施例では、切り出し窓内に現れるビットイメー
ジは窓内の左から右（＋Ｘ方向）へ流れており、これに
対して検定子テンプレートは窓内で着目ビットの左側に
直線状検定子Ｃpxが位置するように設定した。これは、
切り出し窓内に現れる論理「１」の集合体であるパター
ンエッジのうち、Ｙ方向に伸びた右側のエッジを修正す
るからである。

【００７４】しかしながら、検定子テンプレートを、着
目ビットを中心として切り出し窓内で図１０の状態から
１８０°回転させた状態に設定した場合は、図９、図１
４に示したディレー用のシフトレジスタ１００を省略す
ることができる。この場合、着目ビットに隣接するエッ
ジ検知用のビットは、切り出し窓内で着目ビットの左側
のビット（２０、２１）に設定されるので、修正される
パターンエッジは、図１５に斜線で示すように切り出し
窓内でＹ方向に伸びた左側のエッジになる。

【００７５】このとき図１５に示したビットイメージパ
ターンは、やはりシフトレジスタの働きで＋Ｘ方向に矢
印のようにシフトしていく。従って、図１５のように着
目ビット（２１、２１）がパターンの左側エッジに位置
し、そのエッジが修正すべきものであると判断されたと
きは、図１５の状態から次にシフト動作が行われた時点
で着目ビットからのシリアルビットデータＤＣｏに論理
「１」を修正データとして加算していけば良い。このた
めには原理的に、図１４の回路において、着目ビットか
らのデータＤＣｏを直接、オア回路１０４の一方の入力
に印加し、シフトレジスタ２２２のシフト動作はＭＳＢ
側からＬＳＢ側へ行うようにし、さらにＬＳＢの出力を
オア回路１０４の他方の入力に印加するようにすればよ
い。次に、図９〜図１４に示した装置構成の具体的な動
作の一例を説明するが、ここでは先にも述べたように、
修正する単位太らせ量ΔＬは１画素分とするので、図１
４中の３つのスイッチＳＷａ、ＳＷｂ、ＳＷｃは図示の
状態に設定される。また、検定子テンプレートは図１０
に示したものとする。さらに、以下においては説明を簡
単にするため、図１６に斜線で示すようなコの字状のパ
ターンＰＱ（論理「１」の集合）を使う。

【００７６】まず始めに、設計上のパターンデータが図
９のフレームメモリ３上にビット展開された後、フレー
ムメモリ３から設計上のビットシリアルデータが切り出
し窓内に順次シフトされてくるときに切り出し窓内に現
れるパターンＰＱのビットイメージが図１６のようにコ
の字状であるものとする。パターンＰＱは線幅が解像限
界程度であり、ビットイメージ上では１０画素分とす
る。また、パターンＰＱは３つのライン部ＰＱ1、ＰＱ
2、ＰＱ3で構成され、互いに平行なライン部ＰＱ1、Ｐ
Ｑ3の間隔（スペース部）も１０画素とする。

【００７７】ここで、Ｘ方向に伸びたライン部ＰＱ1
は、終端となる１０画素分のエッジＥｇ1と、Ｘ方向に
２９画素分のエッジＥｇ2と、Ｘ方向に１９画素分のエ
ッジＥｇ8とで区画され、Ｙ方向に伸びたライン部ＰＱ2
はＹ方向に３０画素分のエッジＥｇ3とＹ方向に１０画
素分のエッジＥｇ6とで区画され、さらにＸ方向に伸び
たライン部ＰＱ3は終端となる１０画素分のエッジＥｇ5
と、Ｘ方向に２１画素分のエッジＥｇ4と、Ｘ方向に１
１画素分のエッジＥｇ7とで区画される。

【００７８】このようなパターンＰＱは、切り出し窓内
を＋Ｘ方向に１ビットずつｎビット（例えば５０，００
０ビット）だけシフトしたら、全体に１ビットだけ−Ｙ
方向にシフトして再び＋Ｘ方向にシフトしていく。その
ため、図１０に示した検定子テンプレートを使うと、ま
ず始めにエッジＥｇ3が修正されることになる。図１７
はビットイメージのスキャン中に最初にエッジＥｇ3が
着目ビットＡpxに位置した状態を示す。このとき、図１
１（Ｃ）のエッジ検知回路の出力ＥＤは「１」になるた
め、図１３中の２つのアンド回路２０７、２０８の夫々
は開いた状態に設定される。さらに、図１０は検定ビッ
ト配置から、楕円状検定子Ｂpx内は全て透明部
（「０」）であるため、図１１（Ａ）のノア回路２００
の出力ＬＧＢは「１」となり、アンド回路２０７の出力
ＫＡも「１」になる。

【００７９】一方、切り出し窓内で上側の羽根状検定子
ＥＡpは全てパターンにかかっているため、図１２のナ
ンド回路２０６の出力ＬＧＥａは「０」であり、図１３
中のアンド回路２１０は他の入力条件に関わらず「０」
を出力する。また、切り出し窓内の下側の羽根状検定子
ＤＡpについては、検定子ＥＡpと重複しているビット
（１５、２１）のみがパターン（「１」）にかかり、他
の８つの検定ビットは全て透明部（「０」）にある。こ
のため、図１２のナンド回路２０５の出力ＬＧＤａは
「１」となり、同時に２つの円形検定子ＤＢp、ＤＣpも
「０」である。このため、図１３のアンド回路２０９の
４入力のうち３つの入力は「１」になる。

【００８０】ところが、直線状検定子Ｃpxは全てパター
ン（「１」）上に位置するので、図１１（Ｂ）のナンド
回路２０２の出力ＬＧＣは「０」となり、結局、図１３
のアンド回路２０９の出力は「０」である。以上によ
り、図１３のオア回路２１１の出力は「０」となり、ア
ンド回路２０８の出力ＫＢも「０」のままである。従っ
て、図１４の回路によって出力ＫＡが「１」、出力ＫＢ
が「０」のもとで、図１７の着目ビットに位置するエッ
ジ部は１画素分だけ太ることになる。こうして順次ビッ
トイメージのスキャンが行われ、修正されたビットイメ
ージデータは、図９中の一時記憶部１１０内の１ページ
目のフレームメモリ部１１０Ａへ格納される。

【００８１】図１８は図１７の状態からさらにスキャン
が進み、エッジＥｇ3が着目ビットに位置した状態を示
す。この場合も楕円状検定子Ｂpxは全て透明部であるの
で、出力ＫＡは「１」になる。また、上側の羽根状検定
子ＥＡpは全てパターン上にあるので出力ＬＧＥａは
「０」であり、アンド回路２１０の出力も「０」であ
る。

【００８２】一方、下側の羽根状検定子ＤＡpには一部
パターンがかかっているので出力ＬＧＥａは「１」であ
り、直線状検定子Ｃpxは全て透明部上にあるので出力Ｌ
ＧＣも「１」である。ところが、円形検定子ＤＢpはパ
ターン上に位置するので、アンド回路２０９の出力は
「０」である。この結果、出力ＫＢは「０」のままであ
る。従って、図１８の状態においてもエッジＥｇ3は１
画素分だけ拡張されることになる。

【００８３】尚、図１８において、エッジＥｇ3に隣接
したビットのうち×印をつけたビットは、修正後のビッ
トイメージ上で拡張されることを表す。以上のようにし
て、ビットイメージの＋Ｘ方向スキャンモードにより、
パターンＰＱのエッジＥｇ3は全て１画素分だけ拡張さ
れる。次に、図９のスイッチＳＷ２を図示の状態にし、
スイッチＳＷ１を図示の状態から切り替える。一時記憶
部１１０内の制御部１１０Ｂは、１ページ目のフレーム
メモリ１１０Ａからのシリアルビットデータの読み出し
順序を変更して、切り出し窓内に現れるビットイメージ
を図１６の状態から１８０°回転させる。従って、次の
−Ｘ方向スキャンモードにおいては、パターンＰＱのエ
ッジＥｇ1、Ｅｇ5、Ｅｇ6が修正される。

【００８４】図１９は−Ｘ方向スキャンモードによって
最初にエッジＥｇ1が着目ビットに位置した状態を示
す。この場合も、楕円状検定子Ｂpx内は全て透明部であ
るので、出力ＫＡは「１」になる。また、直線状検定子
Ｃpxは全てパターン部であるので、出力ＬＧＣは「０」
となり、図１３の２つのアンド回路２０９、２１０はと
もに「０」を出力する。従って、図１９の場合、出力Ｋ
Ａは「１」、出力ＫＢは「０」となり、エッジＥｇ1は
１画素分だけ拡張される。

【００８５】さらに−Ｘ方向スキャンモードによってパ
ターンＰＱが切り出し窓をシフトしていくと、エッジＥ
ｇ6が図２０のように着目ビットに位置する。尚、図２
０中でエッジＥｇ3に隣接した×印のビットは修正によ
って拡張された部分を表す。この修正されたビットは切
り出し窓内のビットイメージとして現れている。また、
エッジＥｇ1に隣接した×印のビットは、この段階では
切り出し窓内に現れていない。

【００８６】さて、図２０の場合、楕円状検定子Ｂpx内
にはパターン部と透明部とが混在するため、出力ＫＡは
「０」になる。同時に直線状検定子Ｃpx内は全て透明部
であるため、出力ＬＧＣは「１」になる。さらに、上側
の羽根状検定子ＥＡp内は全てパターン部であるから、
出力ＬＧＥａは「０」になる。一方、下側の羽根状検定
子ＤＡp内にはパターン部と透明部とが混在し、出力Ｌ
ＧＤａは「１」になる。ところが、検定子ＤＣpはパタ
ーン上にあるため、結局２つのアンド回路２０９、２１
０はいずれも「０」を出力し、出力ＫＢも「０」にな
る。従って、図２０の状態ではエッジＥｇ6の修正は行
われない。

【００８７】以上のようにして、さらにエッジＥｇ5に
ついても１画素分の拡張が行われ、修正されたビットイ
メージのシリアルデータは一時記憶部１１０内の２ペー
ジ目のフレームメモリ１１０Ａへ順次書き込まれる。そ
の後、２ページ目のメモリ１１０Ａからは制御部１１０
Ｂによって見かけ上ビットイメージの−Ｙ方向スキャン
が行われるように、シリアルビットデータの読み出しが
行われ、順次切り出し窓に通される。これによって切り
出し窓内に現れるパターンＰＱは、図１６の状態から時
計回りに９０°回転したものになり、修正され得るエッ
ジはエッジＥｇ2とＥｇ7になる。

【００８８】図２１は−Ｙ方向スキャンモード中にエッ
ジＥｇ2が着目ビットの１つ手前に位置した状態を示
す。この場合、実際にはエッジＥｇ3の修正部分のビッ
ト（×印）が着目ビットの１つ手前に位置する。この状
態は先の図１７と全く同じなので、結局、エッジＥｇ2
は修正によって伸びた部分を含めて全体に１画素分だけ
拡張される。ところが、図２２に示すようにエッジＥｇ
2が着目ビットに位置すると、上側の羽根状検定子ＥＡp
の先端（上端）の２つの検定ビットがエッジＥｇ1に対
する修正部（×印のビット）からはみ出すことになり、
出力ＬＧＥａは「１」になる。このとき同時に、２つの
円形検定子ＥＢp、ＥＣpは「０」になり、直線状検定子
Ｃpx内には「０」と「１」が混在することになるから、
図１３のアンド回路２１０は「１」を出力し、その結果
出力ＫＢも「１」になる。従って、図２２の状態からエ
ッジＥｇ2には先端に渡って２画素分の拡張が行われ
る。

【００８９】尚、図２２においてエッジＥｇ1、Ｅｇ3、
Ｅｇ5に隣接した×印ビットは修正部分であり、この段
階で切り出し窓内に現れている。しかしながらエッジＥ
ｇ2に隣接した×印のビットはこの段階では現れてこな
い。また、エッジＥｇ7については、スキャンの過程で
図２３に示すように着目ビットに位置する。この図２３
の場合、楕円状検定子Ｂpxは全てパターン部にかかって
いるため、出力ＫＡは「０」のままである。このとき、
直線状検定子Ｃpxは全て透明部上に位置するから出力Ｌ
ＧＣは「１」になり、上側の羽根状検定子ＥＡp内には
パターン部と透明部とが混在するので出力ＬＧＥａも
「１」になる。さらに２つの検定子ＥＢp、ＥＣpはとも
に「０」であるから、図１３のアンド回路２１０は
「１」を出力し、この結果出力ＫＢが「１」になる。従
って、出力ＫＡが「０」、出力ＫＢが「１」の条件のも
とで、図１４の回路によってエッジＥｇ7はエッジＥｇ5
の修正ビット分を含めて全長に渡って１画素分だけ拡張
される。

【００９０】以上のようにして修正されたシリアルビッ
トデータは一時記憶部１１０の１ページ目のメモリ１１
０Ａへ記憶される。このとき１ページ目にはすでに＋Ｘ
方向スキャンモード時に生成された修正ビットイメージ
が格納されているが、最早不要であるので消去してしま
って構わない。次に、その１ページ目のビットイメージ
データを切り出し窓を＋Ｙ方向スキャンモードで通し、
修正してデータを２ページ目のメモリ１１０Ａへ記憶す
る。このとき切り出し窓内を通るビットイメージは図１
６の状態から反時計方向に９０°回転しているように、
メモリ１１０Ａからのシリアルビットデータの読み出し
が制御される。このため修正され得るエッジはＥｇ4と
Ｅｇ8になる。

【００９１】図２４は、＋Ｙ方向スキャンモード中にエ
ッジＥｇ8が着目ビットに位置した場合であり、このと
き楕円状検定子Ｂpx内にはパターン部と透明部とが混在
するので出力ＫＡは「０」である。さらに、下側の羽根
状検定子ＤＡp内と直線状検定子Ｃpx内には「０」と
「１」が混在し、２つの円形検定子ＤＢp、ＤＣpはいず
れも「０」である。このため、出力ＬＧＣは「１」、出
力ＬＧＤａは「１」となり、図１３のアンド回路２０９
は「１」を出力し、出力ＫＢも「１」になる。従って、
エッジＥｇ8に対して図２４の状態では１画素分だけ拡
張される。

【００９２】さらにスキャンが進み、着目ビットが図２
５のようにエッジＥｇ8上に位置したものとする。この
とき、楕円状検定子Ｂpx内には「０」と「１」が混在す
るので出力ＫＡは「０」である。また、上側の羽根状検
定子ＥＡpと下側の羽根状検定子ＤＡpとはいずれもパタ
ーン内に含まれてしまうため、出力ＫＢも「０」とな
る。従って、図２５の位置からパターンＰＱが下方へス
キャンされていく間は、何ら修正が行われない。尚、図
２５においてエッジＥｇ8に隣接する修正ビットのうち
×印のものは、この段階では切り出し窓内に現れていな
い。他のエッジについての修正ビットはこの段階で現れ
ている。

【００９３】図２６はエッジＥｇ4が着目ビットに位置
した場合を示す。この場合、楕円状検定子Ｂpx内には何
もパターンがないので、出力ＫＡは「１」となる。さら
に下側の羽根状検定子ＤＡpには「０」と「１」が混在
するので出力ＬＧＤａも「１」となる。同時に直線状検
定子Ｃpx内にも「０」と「１」が混在するので、出力Ｌ
ＧＣも「１」になる。そして２つの検定子ＤＢp、ＤＣp
の位置には何もパターンがないので、図１３のアンド回
路２０９は「１」を出力し、出力ＫＢは「１」になる。
従って、図２６の状態ではエッジＥｇ4は２画素分だけ
拡張される。尚、図２６においてエッジＥｇ8とＥｇ4に
隣接した×印の修正ビットは、この段階では切り出し窓
内に現れていない。

【００９４】さらにパターンＰＱが下方へスキャンされ
て、図２７のようにエッジＥｇ8が着目ビットに位置し
たとする。このとき、直線状検出子Ｃpx内は全てパター
ンになるため、出力ＬＧＣは「０」となり、その結果出
力ＫＢは「０」になる。ただし、出力ＫＡは「１」であ
るため、ここからは１画素分だけの拡張が行われる。以
上で全ての方向についての修正が終了し、２ページ目の
メモリ１１０Ａには、その修正ビットイメージが生成さ
れる。後は先に述べたようにスイッチＳＷ2を切り替え
て、ＥＢ露光用のフレームメモリ３へ修正ビットイメー
ジデータを転送すればよい。こうして生成された修正ビ
ットイメージを図２８に示す。図２８において、■で示
したビットが修正によって付加された部分である。

【００９５】以上、本発明の実施例を説明したが、それ
以外にいくつかの変形例が考えられる。まず第１にビッ
トイメージのスキャンは＋Ｘ、−Ｘ、＋Ｙ、−Ｙ方向の
４回から１回にすることができる。そのためには図１０
に示した検定子テンプレートを着目ビットを中心に９０
°ずつ回転させたものを同一切り出し窓内に設定し、着
目ビットに何らかのエッジが位置したら、そのエッジの
方向性を検知し、その方向性に合った検定子テンプレー
トを使ってエッジの修正を行うようにすればよい。

【００９６】第２に、図１０のテンプレートではパター
ンの長手終端を規定するエッジについても、ライン長手
方向をのばすために、１画素分だけ拡張するようにし
た。しかしながら、パターンの長手方向の寸法は変えず
に、線幅のみを修正したい場合もある。その際は楕円状
検定子Ｂpxが何らかのパターン内に包含されていないこ
と、すなわち出力ＬＧＢが「１」であり、直線状検定子
Ｃpxが何らかのパターン内に全て包含されていること、
すなわち出力ＬＧＣが「０」であり、かつ２つの羽根状
検定子ＤＡp、ＥＡpの両方に何らかのパターンのエッジ
がかかっているとき、すなわち出力ＬＧＤａ、ＬＧＥａ
がともに「１」のとき、出力ＫＡ等を強制的に「０」に
するようなロジック回路を設ければよい。具体的には、
出力ＬＧＢ、出力ＬＧＣを反転したもの、及び出力ＬＧ
Ｄａ、ＬＧＥａの４つを入力するアンド回路を設ける。
そしてこのアンド回路の出力が「１」のとき、ストロー
ブパルスＳＴＢが発生しないように、オア回路２２０の
出力の制御回路２２１への伝達を阻止するゲートを設け
ればよい。

【００９７】第３に、実施例ではパターンを遮光部とし
て考えたが、逆に透明部として扱うこともできる。その
場合、透明部によるラインパターン等の長手終端近傍の
線幅を太らせることになる。このときは、フレームメモ
リ３から切り出し窓へ設計上のビットイメージデータが
流れてくる部分、すなわち図９中の端子ＴＰの位置にイ
ンバータ（ＮＯＴ）を設け、同時にスイッチＳＷ2 とフ
レームメモリ３との間にもインバータを設ければ良い。

【００９８】第４に、実施例では図１４に示すように、
修正データ付加用のシフトレジスタ２２２のＬＳＢに
は、常にオア回路２２０の出力が印加され、着目エッジ
が孤立的であること（出力ＫＡ＝「１」）、又は長手終
端近傍であること（出力ＫＢ＝「１」）のいずれか一方
で、１画素分の修正を行ったが、単に長手方向終端近傍
という条件のみを使って所定画素数分の修正を行っても
良い。この場合は、孤立的であるという判定結果を使わ
なくてもよいので、図１４中アンド回路２２３を省略
し、オア回路２２０の出力とシフトレジスタ２２２のＬ
ＳＢとの接続をはずし、さらに出力ＫＢを直接ＬＳＢと
スイッチ群ＳＷａ、ＳＷｂ、ＳＷｃとへ接続すれば良
い。但し、互いに隣接するパターン間で対向した平行な
エッジ部分では、それが長手終端近傍のときに修正量を
少なくするか、あるいは修正しなくてもよいこともあ
る。そこで、出力ＫＢが「１」となったときに出力ＫＡ
が「０」であれば、修正量を１画素分（又は、０画素）
とし、出力ＫＡが「１」であれば、修正量を２画素（又
は、１画素）とするようにアルゴリズムを変更すれば良
い。この場合、出力ＫＢが「０」のときは出力ＫＡの状
態にかかわらず修正は行われないようにする。このよう
なアルゴリズムの変更は、図１４中のオア回路２２０、
アンド回路２２３、スイッチ群ＳＷａ、ＳＷｂ、ＳＷｃ
等の各接続、及びシフトレジスタ２２２の各ビットへの
プリセットデータの与え方を変更するだけで容易に実現
できる。

【００９９】第５に、本実施例では対象となるパターン
要素は切り出し窓内でＸ方向（ビットシフト方向）とＹ
方向（ラインシフト方向）との夫々に伸びたエッジのみ
を有するとしたが、Ｘ方向、Ｙ方向の夫々に対して交差
する方向、例えば４５°方向に伸びたエッジに対して図
１０の検定子を±Ｘ方向、±Ｙ方向の夫々に相対走査さ
せて修正を行っても良い。あるいは図１０中の検定子の
方向性を４５°だけ回転させるように各検定ビットを配
置しても良い。尚、図１に示した空間フィルターＳＦ２
を使って照明光学系中のフーリエ変換面内の４ヶ所に光
源からの照明光束を集中させる際、その４ヶ所の中心点
を結んでできる矩形の各辺がＸ、Ｙ方向と特定の関係
（例えば平行）になっていると、斜め４５°のエッジを
持つライン状パターン（あるいはシェブロンパターン
等）は先端での先細りがほとんどない状態で転写され得
る。このため、斜め４５°（あるいは３０°〜６０°程
度）のエッジを持つパターンに対しては修正動作を禁止
するようにしても良い。この場合は、着目ビットＡpxを
通るエッジのうちＹ方向（又はＸ方向）に伸びたエッジ
を検出するためのいくつかの検定ビットを新たに切り出
し窓内に設定し、これらの検定ビットによって検出され
たエッジ（Ｙ、又はＸ方向に所定画素数以上に渡って伸
びる）に対してのみ上述の修正を行うようにする。その
一例としては、例えば図１０において、着目ビット（２
１、２１）から上に２〜３画素の位置（２１、１９）又
は（２１、１８）と、着目ビットから下に２〜３画素の
位置（２１、２３）又は（２１、２４）とに検定ビット
を設定し、着目ビット（２１、２１）によってエッジが
検出されるとき（論理「１」のとき）、さらにその上と
下との検定ビットが共に論理「１」になっているか否か
を判定すれば良い。ロジック回路としては、その上下の
２つの検定ビットの夫々からのデータと図１１（ｃ）に
示した信号ＥＤとを共に入力する３入力のアンド回路を
設け、このアンド回路の出力を図１３中の信号ＥＤとし
て印加すれば良い。

【０１００】また、以上の実施例ではパターンの孤立的
な部分で幅を太らせるとしたが、逆に孤立的な部分以外
の幅を設計値から所定量だけ細らせるような修正にして
も同様の結果が得られる。この場合の検定も、図１０の
各検定子がそのまま利用でき、着目画素があるパターン
のエッジ部に位置したとき、そのエッジ部が孤立的でな
いこと、及び／又は長手終端近傍でないことを判定し、
着目画素のエッジ位置から所定個の画素分だけエッジを
内側に細らせるように、すなわち設計上で論理値「１」
の部分を強制的に「０」に置き換えるようなアルゴリズ
ムにすれば良い。

【０１０１】また、以上の修正は１枚のレチクル中の全
パターンデータに対して行なわずに、特定の部分のパタ
ーンのデータに対してのみ行なってもよい。また、本装
置で一度に持つパターンデータは、補正を行なう部分の
全データである必要はなく、部分的なデータブロックの
みを持ち、上記部分を処理（修正後）に、修正後データ
を補助装置にストアし、次のブロックのデータをリード
して処理（修正）を行なうようにしてもよい。この場
合、本装置が一度に読み出すデータは修正を行うエリア
分よりも、判断テンプレート（検定子、又はそのための
切り出し窓）分だけ大きいことが望ましい。

【０１０２】また、同一形状のパターン群を含むレチク
ルパターンの場合、例えばメモリ用のレチクルパターン
の場合、１つのパターン群を上述の方法で修正し、他の
同一形状のものはこの修正結果をそのまま利用（コピ
ー）すればよく、処理時間の大幅な短縮が図れる。以上
の実施例では、図１１〜図１４に示したハードウエアに
よりパターン修正を行ったが、同様の機能を達成するソ
フトウエアにより修正を行うようにしても構わない。

【０１０３】

【発明の効果】以上、本発明によれば、マスクの遮光パ
ターン部、透過パターン部の形状補正を自動的に行うこ
とができる。従って、特殊な照明方法を用いた投影露光
で問題となる孤立パターンや、周期パターン部での線幅
の部分的な細りを解決し、設計値通りの大きさのレジス
トパターン、及び回路パターン等を得ることができる。

【０１０４】また、本発明により得られるレチクルパタ
ーンを持つレチクルは、基本的には従来と同様に透過部
と遮光部とからのみ成るレチクル（すなわち位相シフト
レチクルではない）であり、従来の確立された描画、エ
ッチング、検査、欠陥修正、及び洗浄技術等をそのまま
利用することができる。さらに、上述の特殊な照明方法
を用いた露光装置を使用すれば、製造、検査、欠陥修正
等が共に困難な位相シフトレチクルを使用するのと同様
の解像度及び焦点深度の向上が得られる。

【図面の簡単な説明】

【図１】特殊な照明方法を採用した投影露光装置の原理
的な構成を示す図。

【図２】図１の装置で従来のレチクルパターンを露光し
たときの不都合を説明する図。

【図３】図２の不都合を解消するためのパターン修正例
を説明する図。

【図４】パターン修正のための検定子（判断テンプレー
ト）の形状を説明する図。

【図５】図４の検定子を用いた各種パターンの修正の原
理的な説明に供する図。

【図６】図４の検定子を用いた各種パターンの修正の原
理的な説明に供する図。

【図７】図５、図６中の各種パターンの修正後の形状を
示す図。

【図８】本実施例におけるパターン作成システムを含む
レチクル製造装置の全体構成を示す図。

【図９】パターン修正装置の概略的な構成を示す図。

【図１０】切り出し窓内に設定される検定子のビット配
置を示す図。

【図１１】各検定ビットに対応した判断ロジック回路を
示す図。

【図１２】各検定ビットに対応した判断ロジック回路を
示す図。

【図１３】孤立的エッジの判定と長手終端部近傍エッジ
の判定とを実行する回路を示す図。

【図１４】判定結果に応じて設計上のビットイメージデ
ータに修正ビットデータを付加する回路を示す図。

【図１５】図１０の検定子配置を１８０°回転させた場
合のビット配置を示す図。

【図１６】修正すべき設計上のビットイメージパターン
の一例を示す図。

【図１７】図１６のパターンのエッジＥｇ3 に対する修
正の様子を示す図。

【図１８】図１６のパターンのエッジＥｇ3 に対する修
正の様子を示す図。

【図１９】図１６のパターンのエッジＥｇ1 に対する修
正の様子を示す図。

【図２０】図１６のパターンのエッジＥｇ6 に対する修
正の様子を示す図。

【図２１】図１６のパターンのエッジＥｇ2 に対する修
正の様子を示す図。

【図２２】図１６のパターンのエッジＥｇ2 に対する修
正の様子を示す図。

【図２３】図１６のパターンのエッジＥｇ7 に対する修
正の様子を示す図。

【図２４】図１６のパターンのエッジＥｇ8 に対する修
正の様子を示す図。

【図２５】図１６のパターンのエッジＥｇ8 に対する修
正の様子を示す図。

【図２６】図１６のパターンのエッジＥｇ4 に対する修
正の様子を示す図。

【図２７】図１６のパターンのエッジＥｇ4 に対する修
正の様子を示す図。

【図２８】図１６のパターンの修正後のパターン形状を
示す図。

【符号の説明】

１…ＭＴＲ、２…ビット展開装置、３…フレームメ
モリ、４…ＥＢ露光機、１０…修正装置、１０２
…検定ロジック回路、１１０…一時記憶部、２００…
ノア回路、２０２、２０５、２０６…ナンド回路、
２２２…シフトレジスタ、ＳＲ１…切り出し窓用のシ
フトレジスタ群、Ａｐｘ…着目画素、Ｂｐｘ…楕円
状検定子、Ｃｐｘ…直線状検定子、ＤＡｐ、ＥＡｐ
…羽根状検定子

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平３−36549（ＪＰ，Ａ) 特開昭49−34777（ＪＰ，Ａ) 特開平１−188857（ＪＰ，Ａ) 特開昭56−12615（ＪＰ，Ａ) 「1987 ＳＹＭＰＯＳＩＵＭＯＮＶＬＳＩＴＥＣＨＮＯＬＯＧＹ」ＤＩＧＥＳＴＯＦＴＥＣＨＮＩＣＡＬＰＡＰＥＲＳ，ＩＥＥＥＣＡＴ．Ｎｏ．87，1987，Ｐ13，14 (58)調査した分野(Int.Cl.⁷，ＤＢ名) G03F 1/08 H01L 21/027

Claims

(57)【特許請求の範囲】

【請求項１】露光装置によって感光基板上に転写される
パターンを有するマスクであって、前記パターンは、複数のパターン要素の少なくとも１つ
が第１方向を長手方向とするラインパターンであるとと
もに、前記第１方向に延びる前記ラインパターンの一対
のエッジが他のパターン要素と一定間隔以上離れる孤立
的なエッジを少なくとも一部に含み、前記ラインパター
ンは、前記孤立的なエッジで前記第１方向と直交する第
２方向の線幅が設計値と異なるとともに、前記第１方向
の長さが設計値よりも長く、かつ前記線幅が中心部より
も終端近傍で相対的に太くなっていることを特徴とする
マスク。
【請求項２】前記線幅の補正量は、前記設計値、あるい
は前記露光装置の解像限界の線幅に対して１０〜１５％
程度であることを特徴とする請求項１に記載のマスク。
【請求項３】前記ラインパターンは、前記一対のエッジ
の一方のみが前記孤立的なエッジであり、前記線幅が前
記設計値よりも太くなるように前記一方のエッジが拡張
されることを特徴とする請求項１又は２に記載のマス
ク。
【請求項４】前記ラインパターンは、前記一対のエッジ
がそれぞれ前記孤立的なエッジであり、前記線幅が前記
設計値よりも太くなるように前記一対のエッジがそれぞ
れ拡張されることを特徴とする請求項１又は２に記載の
マスク。
【請求項５】前記ラインパターンは、前記各エッジの一
部のみが前記孤立的なエッジであり、前記線幅が前記孤
立的なエッジで残りのエッジよりも相対的に太くなって
いることを特徴とする請求項１又は２に記載のマスク。
【請求項６】前記露光装置の解像限界の線幅値に対応し
て前記一定間隔が定められることを特徴とする請求項１
〜５のいずれか一項に記載のマスク。
【請求項７】露光装置によって感光基板上に転写される
パターンを有するマスクであって、前記パターンは、複数のパターン要素の少なくとも１つ
が第１方向を長手方向とするラインパターンであり、該
ラインパターンは、前記第１方向と直交する第２方向の
線幅が中心部よりも終端近傍で相対的に太くなっている
とともに、前記第１方向の長さが設計値よりも長くなっ
ていることを特徴とするマスク。
【請求項８】前記パターンは、前記ラインパターンが前
記第２方向に周期的に配列されるラインアンドスペース
パターンを含み、該ラインアンドスペースパターンは前
記線幅が両端のラインパターンで残りのラインパターン
よりも相対的に太くなっていることを特徴とする請求項
１〜７のいずれか一項に記載のマスク。
【請求項９】前記パターンに照明光を照射する照明光学
系内のフーリエ変換面上で輪帯領域、又は光軸から偏心
した複数の領域に前記照明光を規定する露光装置で用い
られることを特徴とする請求項１〜８のいずれか一項に
記載のマスク。
【請求項１０】露光装置によって感光基板上に転写され
るパターンを有するマスクの製造方法において、前記パターンは、複数のパターン要素の少なくとも１つ
が第１方向を長手方向とするラインパターンであるとと
もに、前記第１方向に延びる前記ラインパターンの一対
のエッジが他のパターン要素と一定間隔以上離れる孤立
的なエッジを少なくとも一部に含み、前記第１方向と直
交する第２方向の前記ラインパターンの線幅が前記孤立
的なエッジで設計値と異なるとともに、前記第１方向の
前記ラインパターンの長さが設計値よりも長く、かつ前
記ラインパターンの線幅が中心部よりも終端近傍で相対
的に太くなるように、前記複数のパターン要素の作成デ
ータを決定するとともに、前記作成データに基づいて前
記マスクとなる原版上に前記複数のパターン要素を生成
することを特徴とするマスク製造方法。
【請求項１１】前記作成データは、前記ラインパターン
で前記線幅の補正量が前記設計値、あるいは前記露光装
置の解像限界の線幅に対して１０〜１５％程度となるこ
とを特徴とする請求項１０に記載のマスク製造方法。
【請求項１２】前記露光装置の解像限界の線幅値に対応
して前記一定間隔が定められることを特徴とする請求項
１０又は１１に記載のマスク製造方法。
【請求項１３】露光装置によって感光基板上に転写され
るパターンを有するマスクの製造方法において、前記パターンは、複数のパターン要素の少なくとも１つ
が第１方向を長手方向とするラインパターンであり、前
記第１方向と直交する第２方向の前記ラインパターンの
線幅が中心部よりも終端近傍で相対的に太くなるととも
に、前記第１方向の前記ラインパターンの長さが設計値
よりも長くなるように、前記複数のパターン要素の作成
データを決定するとともに、前記作成データに基づいて
前記マスクとなる原版上に前記複数のパターン要素を生
成することを特徴とするマスク製造方法。
【請求項１４】前記パターンは、前記ラインパターンが
前記第２方向に周期的に配列されるラインアンドスペー
スパターンを含み、前記作成データは、前記ラインアン
ドスペースパターンの両端のラインパターンで前記線幅
が残りのラインパターンよりも相対的に太くなっている
ことを特徴とする請求項１０〜１３のいずれか一項に記
載のマスク製造方法。
【請求項１５】前記マスクは、照明光学系内のフーリエ
変換面上で輪帯領域、又は光軸から偏心した複数の領域
に照明光を規定する露光装置で用いられることを特徴と
する請求項１０〜１４のいずれか一項に記載のマスク製
造方法。
【請求項１６】露光装置によって感光基板上に転写され
るパターンを、マスクとなる原版上に形成するマスク製
造装置において、前記パターンは、複数のパターン要素の少なくとも１つ
が第１方向を長手方向とするラインパターンであるとと
もに、前記第１方向に延びる前記ラインパターンの一対
のエッジが他のパターン要素と一定間隔以上離れる孤立
的なエッジを少なくとも一部に含み、前記第１方向と直交する第２方向の前記ラインパターン
の線幅が前記孤立的なエッジで設計値と異なるととも
に、前記第１方向の前記ラインパターンの長さが設計値
よりも長く、かつ前記ラインパターンの線幅が中心部よ
りも終端近傍で相対的に太くなるように、前記複数のパ
ターン要素の作成データを決定するパターンデータ作成
手段と、前記作成データに基づいて前記原版を露光する露光手段
とを備えたことを特徴とするマスク製造装置。
【請求項１７】前記パターンデータ作成手段は、前記ラ
インパターンで前記線幅の補正量が前記設計値、あるい
は前記露光装置の解像限界の線幅に対して１０〜１５％
程度となるように前記作成データを決定することを特徴
とする請求項１６に記載のマスク製造装置。
【請求項１８】前記パターンデータ作成手段は、前記ラ
インパターンの線幅が前記孤立的なエッジで前記設計値
よりも太くなるように前記作成データを決定することを
特徴とする請求項１６又は１７に記載のマスク製造装
置。
【請求項１９】前記露光装置の解像限界の線幅値に対応
して前記一定間隔が定められることを特徴とする請求項
１６〜１８のいずれか一項に記載のマスク製造装置。
【請求項２０】露光装置によって感光基板上に転写され
るパターンを、マスクとなる原版上に形成するマスク製
造装置において、前記パターンは、複数のパターン要素の少なくとも１つ
が第１方向を長手方向とするラインパターンであり、前記第１方向と直交する第２方向の前記ラインパターン
の線幅が中心部よりも終端近傍で相対的に太くなるとと
もに、前記第１方向の前記ラインパターンの長さが設計
値よりも長くなるように、前記複数のパターン要素の作
成データを決定するパターンデータ作成手段と、前記作成データに基づいて前記原版を露光する露光手段
とを備えたことを特徴とするマスク製造装置。
【請求項２１】前記パターンは、前記ラインパターンが
前記第２方向に周期的に配列されるラインアンドスペー
スパターンを含み、前記パターンデータ作成手段は、前
記ラインアンドスペースパターンの両端のラインパター
ンで前記線幅が残りのラインパターンよりも相対的に太
くなるように前記作成データを決定することを特徴とす
る請求項１６〜２０のいずれか一項に記載のマスク製造
装置。