JP3128876B2

JP3128876B2 - パターン作成方法、及びパターン作成システム

Info

Publication number: JP3128876B2
Application number: JP21089291A
Authority: JP
Inventors: 直正白石
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 1991-08-22
Filing date: 1991-08-22
Publication date: 2001-01-29
Anticipated expiration: 2016-01-29
Also published as: JPH0566550A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路等の回
路パターン等の露光転写、特に投影式露光転写に用いら
れるレチクル（フォトマスク）及びその製造方法に関
し、特にそのパターン作成方法、作成システムに関する
ものである。

【０００２】

【従来の技術】従来のレチクルでは、露光転写後に得ら
れるフォトレジスト像パターン、すなわち回路パターン
の形状が、そのままレチクル上でのパターンとなってい
た。従って、得たい回路パターンの線幅が同一の複数の
パターンがあれば、各パターンの周囲にどのようなパタ
ーンが存在しようとも、各パターンの線幅は同一とされ
ていた。

【０００３】また、従来は投影露光装置の照明光学系の
σ値が０．５〜０．７と比較的大きく、従ってレチクル
パターン面での照明光の可干渉性が低かった。このた
め、特定のパターンの周囲にどのようなパターンがあっ
ても、パターン間で相互に影響をおよぼし合うことは少
なかった。ただし、従来においても、例えば微小四角形
透過パターン（コンタクトホールパターン）の４隅をよ
り角張らせるために、四角形の頂点近傍に補助パターン
を追加する手法は報告されているが、これは、必要なパ
ターン間の相互作用を考慮した補正ではない。

【０００４】また最近、特公昭６２−５０８１１号公報
に開示されているような位相部材付きのマスクを使った
露光方法、いわゆる位相シフト法の効果を高める為に、
本来のパターンの近傍に補助パターンを設ける方法等が
報告されているが、これもやはり必要パターン間の相互
作用を考慮して補正するものではない。また、上記方法
の補正方法は、人手と経験等にたよるものであり、アル
ゴリズムの確立された自動補正方法とは言えないもので
あった。さらに、照明光学系のフーリエ変換面での照明
光分布を輪帯状等に変更した投影型露光装置によって、
パターンの解像度と焦点深度を改善できることが報告さ
れている。

【０００５】図１は照明光学系によるレチクルへの照明
を特殊な方法に変更した装置の例を示し、レチクルＲと
感光基板（ウェハ）Ｗとの間には投影光学系ＰＬが配置
され、レチクルＲ上のパターンはウェハＷ上に結像され
る。このとき、レチクルＲは照明光学系内のコンデンサ
ーレンズＣＬを介して露光用の照明光の照射を受ける
が、照明光学系内のフーリエ変換面には照明光ＩＬを輪
帯状に制御する空間フィルターＳＦ₁、もしくはフーリ
エ変換面内の離散的な２〜４ヶ所に微小円形開口を有す
る空間フィルターＳＦ₂が配置される。これらの空間フ
ィルターＳＦ₁、又はＳＦ₂によって、レチクルＲに
は、投影レンズＰＬの光軸と平行な光線成分が除去さ
れ、特定の角度の光線成分のみをもった照明光が達す
る。空間フィルターＳＦ₁、ＳＦ₂は照明光学系のフー
リエ変換面に配置されるが、空間フィルターＳＦは投影
光学系ＰＬの瞳面ｅｐとも共役となる。

【０００６】このように、照明光学系によってレチクル
Ｒに対する照明光束の配向特性を特殊なものにすると、
パターンの解像度と焦点深度とを１０〜４０％程度改善
することが可能である。

【０００７】

【発明が解決しようとする課題】しかしながら、図１の
ように照明光学系に変更を施した露光装置を使用する場
合、レチクルに対する照明光束の入射方向が、従来とは
異なる方向で制限される。このため、従来とは異なる可
干渉性がレチクル上の照明光束に生じ、近接パターン同
士の相互作用が無視できない状態となってしまう。この
ため、レチクル上で同一寸法のパターンが数個存在する
場合、そのウェハへの露光転写像（フォトレジスト像）
は、それぞれのパターンの周辺のパターンによって、線
幅が太く、あるいは細くなるという問題が生じてしま
う。

【０００８】実験等によって得られた結論から述べる
と、図１のような特殊な照明光学系を使う場合において
は、周期的パターンのレジスト線幅に比べ、孤立的パタ
ーン及び、周期的パターンの周期方向の終端部のレジス
ト線幅が細くなる傾向にある。これはもちろん、比較す
べきパターンがレチクル上同一サイズであり、同一露光
量で露光転写されることを前提としている。さらに、孤
立的なパターンがライン状であるとすると、そのライン
の長手方向についても寸法が若干短くなることがわかっ
た。

【０００９】従って、上述の如き露光技術を使用する場
合に、レジスト像として（すなわち、パターンエッチン
グ後の回路パターンサイズとして）、周期的パターンと
孤立的パターンの両者を共に所望の線幅及び長さとする
為には、レチクルパターン上の各パターンの形状に予め
修正を加えておく必要がある。しかしながら従来におい
ては、そのような修正を自動的に行なう為のアルゴリズ
ム（補正方法）及び修正装置は確立されていなかった。

【００１０】本発明は、このような補正を自動的に行な
う為のアルゴリズム及び修正処理装置を備えたマスクパ
ターンの作成システムの提供を目的とし、かつ補正の施
されたレチクルの量産を可能とすることを目的とする。

【００１１】

【課題を解決する為の手段】上記目的の為に本発明で
は、所定のエネルギー線に対して遮へい性となるパター
ン要素の複数、もしくは前記エネルギー線に対して透過
性となるパターン要素の複数を、各パターン要素の形状
と配置とが規定された設計データに基づいて、マスクと
なる原版上に生成するためのパターン作成システムにお
いて、前記設計データに基づいて前記原版上の少なくと
も一部分の領域内に生成されるべき設計上のパターン要
素の画像を微小な画素の集合から成る２値化画像に展開
する２値化展開手段（２）と；前記展開された２値化画
像の情報に基づいて、前記パターン要素の外形エッジの
うち着目するエッジ部分（Ａ_px）が周囲に隣接した他の
パターン要素から一定画素数以上離れているか否かを検
定し、前記一定画素数以上離れているときに第１の検定
信号（ＫＡ）を出力する第１検定手段（２００、２０
７）と；前記展開された２値化画像の情報に基づいて、
前記着目するエッジ部分（Ａ_px）が、所定の幅以下のパ
ターン終端部近傍の幅方向を規定するエッジ部か否かを
検定し、該パターン終端部近傍のエッジ部であるときに
第２の検定信号（ＫＢ）を出力する第２検定手段（２０
２、２０５、２０６、２０８、２０９、２１０、２１
１）と；前記第１の検定信号（ＫＡ）が出力されたとき
は、前記着目エッジ部分が他のエッジ部に対して前記画
素単位で第１の微小量だけ相対的に外側に拡張されるよ
うに前記２値化画像を修正し、前記第２の検定信号（Ｋ
Ｂ）が出力されたときは、前記着目エッジ部分が他のエ
ッジ部に対して前記画素単位で第２の微小量だけ相対的
に外側に拡張されるように前記２値化画像を修正し、前
記第１と第２の検定信号がともに出力されたときは、前
記着目エッジ部分が他のエッジ部に対して前記第１と第
２の微小量の合成によって決まる量だけ相対的に外側に
拡張されるように前記２値化画像を修正する修正手段
（２２０〜２２３）とを設ける。

【００１２】

【作用】図２は従来のパターン形状の一例を示し、図２
（Ａ）はレチクル上の設計値に基づいたパターン形状を
示す。このパターン形状は、５本のラインアンドスペー
スであり、ここでは５本のライン部（閉領域）ＰＣ₁、
ＰＣ₂、ＰＣ₃、ＰＣ₄、ＰＣ₅が露光光に対する透明
部であり、その周囲（下地）は遮光部であるものとす
る。もちろん、透明部と遮光部の関係はその逆であって
も同じである。

【００１３】図２（Ａ）において、５本のライン部のう
ち中央の１本のライン部ＰＣ₃は他のライン部に比べて
２倍程度長い。このため、ライン部ＰＣ₃の一部は、他
のライン部との周期的な相関を持たない孤立的な部分に
なっている。また、周期方向の両端に位置する２本のラ
イン部ＰＣ₁、ＰＣ₅についても、周期方向の片側のみ
にライン部ＰＣ₂、ＰＣ₄が隣接するだけなので、部分
的に孤立的とも言える。尚、図２（Ａ）のライン幅は投
影露光装置の解像限界に近い値とする。

【００１４】このようなレチクルパターンを、図１に示
した特殊照明光学系をもつ投影露光装置によって感光基
板上に投影露光し、露光された基板を現像すると、図２
（Ｂ）のようなレジスト像が得られる。図２（Ｂ）にお
いて中央のライン部ＰＣ₃に対応したレジスト像は、先
端の孤立的な部分でライン幅が設計値よりも細くなり、
同時に両端の２本のライン部ＰＣ₁、ＰＣ₅の夫々に対
応したレジスト像も、全体に細くなっている。さらに、
５本のライン部の夫々は、ラインの長手方向についても
若干短くなっている。

【００１５】そこで、図２（Ａ）に示した設計上のレチ
クルパターンを、図３（Ａ）に示すように、ライン部の
一部のパターン線幅及びライン長さを修正して、最終的
に得られるレジスト像を、図３（Ｂ）のように設計上の
形状、寸法と一致させるのである。図３（Ａ）におい
て、中央のライン部ＰＣ₃はライン部ＰＣ₃’のよう
に、周囲パターンとの相関から周期性の強い中央部以外
はライン終端にいくに従って線幅を所定量だけ太らせる
とともに、ライン長手方向にも拡張する。但し、ライン
長手方向の拡張は必ずしも必要ではない。さらに、両端
の２本のライン部ＰＣ₁、ＰＣ₅は夫々ライン部Ｐ
Ｃ₁’、ＰＣ₅’のように、全体の線幅を太らせるとと
もに、終端部でさらに所定量太らせる。但し、ライン部
ＰＣ₁’、ＰＣ₅’については、隣接するライン部ＰＣ
₂、ＰＣ₄が存在しない側のエッジのみを太らせるよう
にする。そして、ライン部ＰＣ₂、ＰＣ₄については、
ラインの両終端部で一定量だけ線幅を太らせる。これら
ライン部ＰＣ₁’、ＰＣ₅’、ＰＣ₂’、ＰＣ₄’は、
いずれも長手方向の寸法も一定量だけ拡張される。

【００１６】このようなパターン修正を自動的に行うた
めに、図４に示すように、鳥が翼を広げて滑空している
ような形状の検定子を用意する。この検定子は、例えば
図２（Ａ）に示した設計上のパターンの２値化されたビ
ットイメージ上を画素（ビット）単位で走査して、着目
するパターンエッジを修正すべきか否かを判断するため
に使われる一種のテンプレートでもある。

【００１７】図４において、画素点Ａ_pxは着目すべきレ
チクルパターン上の点であり、直線状の領域Ｃ_px、長方
形、又は楕円形の領域Ｂ_px、２枚の羽根状の領域Ｄ
Ａ_p、ＥＡ_p、及び４つの円形状の領域ＤＢ_p、Ｄ
Ｃ_p、ＥＢ_p、ＥＣ_pは、点Ａ_pxのパターンエッジ部を
修正するか否かを決定するための検定子である。図４の
検定子テンプレートは着目点Ａ_pxに対して直線状の検定
子Ｃ_pxを先頭にして、ビットイメージに対し同図中右方
向に走査される。図４に示すようにＸＹ座標系を定める
と、直線状検定子Ｃ_pxは着目点Ａ_pxと同一のＹ座標上に
設定され、着目点Ａ_pxとは＋Ｘ方向に距離Ｌだけ隔てら
れ、かつＸ方向の長さも距離Ｌに定められる。この距離
Ｌは図１に示した投影露光装置で得られる解像限界の線
幅値に対応して定められ、例えばウェハＷ上での解像限
界を０．４μｍとし、投影レンズＰＬの縮小倍率を１／
５とすると、距離Ｌはレチクルパターン上で約２μｍの
寸法に対応する。

【００１８】楕円状の検定子Ｂ_pxは、その中心が着目点
Ａ_pxから−Ｘ方向に距離３Ｌ／２だけ隔てられ、かつＸ
方向の幅がほぼＬに定められる。さらに、検定子Ｂ_pxの
Ｙ方向の幅はほぼ２Ｌに定められ、着目点Ａ_pxを通るＸ
軸と平行な中心線ＣＣに関して対称な大きさとなってい
る。２枚のほぼ同じ大きさの羽根状の検定子ＤＡ_p、Ｅ
Ａ_pは中心線ＣＣに対して対称に配置され、Ｘ方向の幅
がＬ／２、Ｙ方向の幅が３Ｌ／２程度に定められる。２
枚の羽根状検定子ＤＡ_p、ＥＡ_pは中心線ＣＣ上で一部
重複しており、その位置は着目点Ａ_pxから＋Ｘ方向にＬ
／２の距離に設定される。

【００１９】さらに４つの円形状の検定子ＤＢ_p、ＤＣ
_p、ＥＢ_p、ＥＣ_pの各中心は、中心線ＣＣから±Ｙ方
向にいずれも距離Ｌの位置に設定され、さらに検定子Ｄ
Ｂ_pとＥＢ_pの各中心は着目点Ａ_pxから＋Ｘ方向に距離
３Ｌ／２だけ隔てられ、検定子ＤＣ_pとＥＣ_pの各中心
は着目点Ａ_pxから−Ｘ方向に距離Ｌ／２だけ隔てられ
る。また、４つの検定子ＤＢ_p、ＤＣ_p、ＥＢ_p、ＥＣ
_pの大きさは半径がＬ／２〜Ｌ／４程度の円形に内包さ
れるものとする。

【００２０】これらの検定子Ｂ_px、Ｃ_px、ＤＡ_p、ＤＢ
_p、ＤＣ_p、ＥＡ_p、ＥＢ_p、ＥＣ _pは、着目点Ａ_pxに
Ｙ方向に伸びたパターンエッジが位置したときに、各検
定子に内包されるビットイメージの論理値「０」、
「１」の状態を判断するように働く。従って、各検定子
は、それらの領域内の全ての画素（ビット）をチェック
するのではなく、その領域内の離散的な点を選んでチェ
ックするだけで良い。また、距離Ｌは投影光学系ＰＬの
解像限界程度の値（レチクル側での値）とするが、図１
のような特殊な照明法によって解像力を上げた場合は、
その向上した解像力によって得られる限界の線幅値（レ
チクル側での値）とほぼ等しくなるように定められる。
また、円形状の検定子ＤＢ_p、ＤＣ_p、ＥＢ_p、ＥＣ_p
は、ここでは面積（半径Ｌ／２〜Ｌ／４）を有するもの
としたが、それぞれの中心位置の１画素の点のみで判断
するようにしても良い。

【００２１】この図４の検定子のテンプレートは、パタ
ーンの２次元ビットイメージに対して相対的に＋Ｘ方
向、すなわち線状検定子Ｃ_px側を先頭にしてスキャンさ
れる。ただし実際は、テンプレート側をビットイメージ
上で走査することは難しいので、テンプレートに対して
ビットイメージの方を１画素ずつＸ方向に１ライン分走
査したら、Ｙ方向に１画素だけステップさせて再びＸ方
向に走査することを繰り返していく。

【００２２】次に、図４の検定子テンプレートを用いた
パターン修正の判断アルゴリズムの原理を図５、図６を
参照して説明する。まず、図５（Ａ）、（Ｂ）は、線幅
が解像限界程度のＬ、長さが６Ｌ程度の孤立したライン
パターンＰＡ（斜線部）を修正する例を示し、ラインパ
ターンＰＡはここではレチクル上で遮光部となり、ビッ
トイメージ上では論理値「１」をとるものとする。そし
て、その周辺部は全て透明部（下地）であり、論理値
「０」をとるものとする。

【００２３】図５（Ａ）は、このようなパターンＰＡの
Ｙ方向に伸びるパターンエッジに着目点Ａ_pxが＋Ｘ方向
に矢印のようにスキャンしながら当たった状態を示す。
このとき、楕円状検定子Ｂ_px中に設定された検定ビット
は全て論理値「０」（下地）であるので、着目点Ａ_pxに
位置するパターンエッジ部は孤立的であると判断する。
このとき着目点Ａ_pxのスキャン方向の逆方向（−Ｘ方
向）にパターンエッジを一定量だけ拡張する。この拡張
する量ΔＬは、図１の特殊照明法による露光の際は、寸
法Ｌ（解像限界値）の１０〜１５％程度とする。

【００２４】次に、検定子ＤＡ_p、ＤＢ_p、ＤＣ_p、検
定子ＥＡ_p、ＥＢ_p、ＥＣ_p、及び直線状検定子Ｃ_pxを
用いて、着目点のエッジ部がパターンＰＡの長辺側終端
部近傍（以下、長手終端部と呼ぶ）か否かを判断する。
図５（Ａ）の場合、２枚の羽根状検定子ＤＡ_p、ＥＡ_p
内の検定ビットは全て論理「１」（パターン）であるの
で、着目点Ａ_pxのエッジ部は長手終端部近傍とは判断し
ない。従って、着目点Ａ_pxのエッジ部に対する線幅の補
正量（太らせ量）はΔＬとなる。

【００２５】次に、図５（Ｂ）のように、着目点Ａ_pxが
パターンＰＡの長手終端部近傍のＹ方向に伸びたエッジ
部に位置したものとする。この場合も、楕円状検定子Ｂ
_px内の検定ビットは全て「０」（下地）であるので、着
目点Ａ_pxのエッジ部は孤立的であると判断し、そのエッ
ジ部の線幅がΔＬだけ太るように修正する。さらにここ
では、羽根状検定子ＤＡ_p内に論理「０」（下地）と論
理「１」（パターン）とが混在している。このときは、
着目点Ａ_pxのエッジ部が長手終端部近傍である可能性が
あるので、同時に検定子ＤＢ_p、ＤＣ_p内のビットデー
タを検査する。ここでは検定子ＤＢ_p、ＤＣ_p共に全て
論理「０」（下地）であるので、着目点Ａ_pxのエッジ部
が長手終端部である可能性がまだある。そこで、さらに
直線状検定子Ｃ_px内のビットデータを検査する。ここで
は検定子Ｃ_px内の少なくとも一部（又は全部）に論理
「０」（下地）のビットを含むので、最終判断として着
目点Ａ_pxでのエッジ部は長手終端部近傍と判断し、着目
点Ａ_pxのエッジ部の線幅をさらにΔＬ（合計２・ΔＬ）
だけ太らせる。

【００２６】図５（Ｃ）、（Ｄ）はラインパターンＰＡ
の２本を間隔Ｌで平行に並べた場合である。２本のライ
ンパターンＰＡの長さはともに６Ｌである。図５（Ｃ）
のように２本のラインパターンＰＡのうち右側のパター
ンの左エッジに着目点Ａ_pxが位置すると、検定子Ｂ_pxは
全て論理「１」であるので、着目点Ａ_pxのエッジ部は孤
立的ではないと判断される。同時に、羽根状検定子ＤＡ
_p、ＥＡ_p内も全て論理「１」であるので、着目点Ａ_px
のエッジ部は長手終端部でもないと判断される。従っ
て、図５（Ｃ）中の着目点Ａ_pxの位置では、パターンの
線幅は変更されない。

【００２７】さらに、図５（Ｄ）のように着目点Ａ_pxが
位置すると、検定子Ｂ_px内には論理「０」と「１」とが
混在するので、着目点Ａ_pxのエッジ部は孤立的ではない
と判断する。このとき、羽根状検定子ＤＡ_pは論理
「０」を含み、かつ検定子ＤＢ_p、ＤＣ_pは全て論理
「０」、かつ直線状検定子Ｃ_pxは論理「０」を含むの
で、着目点Ａ_pxのエッジ部は長手終端部と判断され、線
幅をΔＬだけ太らせる補正を行う。

【００２８】図６（Ａ）、（Ｂ）は幅Ｌ、間隔Ｌのライ
ンパターンが９０°のコーナーを形成する２つのパター
ンＰＭ、ＰＮの例である。図６（Ａ）の場合、検定子Ｂ
_px内は全て論理「０」であるので、着目点Ａ_pxのエッジ
部は孤立的であると判断され、そのエッジ部をΔＬだけ
拡張する。このとき、羽根状検定子ＤＡ_p内には「０」
が含まれるので、検定子ＤＢ_p、ＤＣ_pについても検査
するが、検定子ＤＢ_pが「１」を含むので、結局着目点
Ａ_pxのエッジ部はパターンＰＮの長手終端部とは判断さ
れない。従って、合計の補正量（線幅の太らせ量）は、
ΔＬ（孤立的と判断された分）となる。

【００２９】また、図６（Ｂ）の場合、検定子Ｂ_px内に
は「１」が含まれるので、着目点Ａ _pxのエッジ部は孤立
的ではないと判断される。この図６（Ｂ）のときも、図
６（Ａ）と同様に、羽根状検定子ＤＡ_pは「０」を含
み、かつ検定子ＤＢ_P、ＤＣ_Pには「１」が含まれない
（全て「０」）が、直線状検定子Ｃ_PX内は全て「１」で
あるので、着目点Ａ_PXのエッジ部はパターンＰＭの長手
終端部とは判断されない。従って、図６（Ｂ）の場合、
着目点Ａ_PXのエッジ部は孤立でも長手終端部でもないの
で、線幅の補正は行わない。

【００３０】さて、図６（Ｃ）、（Ｄ）は以上と異な
り、検定子テンプレートを今までの状態から時計回りに
９０°回転させたものであり、かつスキャン方向も−Ｙ
方向となっている。図６（Ｃ）の場合、孤立した１本の
ラインパターンＰＡの長手端部のエッジに着目点Ａ_PXが
位置するが、このとき検定子Ｂ_PX内は全て「０」
（「１」を含まない）ので、着目点Ａ_PXのエッジ部はと
りあえず孤立と判断され、ΔＬだけ補正される。同時
に、検定子ＤＡ_P、ＥＡ_P内には共に「０」が含まれる
が、検定子ＤＡ_Pに対してスキャン方向の前後に位置す
る検定子ＤＢ_P、ＤＣ_Pを検査すると、これらの検定子
ＤＢ_P、ＤＣ_Pはいずれも「１」を含まず、さらに検定
子ＥＡ _Pに対してスキャン方向の前後に位置する検定子
ＥＢ_P、ＥＣ_Pを検査すると、これらの検定子ＥＢ_P、
ＥＣ_Pはいずれも「１」を含まない。さらに検定子Ｃ_PX
を検査すると、検定子Ｃ_PXは「０」を含まない（全て
「１」）なので、結局、着目点Ａ_PXのエッジはラインパ
ターンＰＡの長手方向を規定するエッジと判断される。
ただしこの場合、ライン幅を規定するエッジの長手終端
部ではないので、そのことによる線幅の補正は行わな
い。

【００３１】従って、着目点Ａ_PXのエッジ部における線
幅（ここでは長さ）はそのエッジ部が孤立した部分であ
ることから、＋Ｙ方向（スキャン方向の−Ｙ方向の逆方
向）に＋ΔＬ（孤立的と判断された分）だけ拡張され
る。次に、図６（Ｄ）のように、幅Ｌ、長さ６Ｌの２本
のラインパターンＰＡ、ＰＢが、Ｔの字状に間隔Ｌだけ
離れて位置している場合を考える。このとき、図６
（Ｃ）のように検定子テンプレートを−Ｙ方向にスキャ
ンし、着目点がパターンＰＡの長手端部のエッジにきた
ものとする。このとき、検定子Ｂ_PXは「１」を含むの
で、着目点のエッジは孤立でないと判断される。また、
検定子Ｃ_PX、ＤＡ_P、ＤＢ_P、ＤＣ_P、ＥＡ_P、Ｅ
Ｂ_P、ＥＣ_Pの各状態は図６（Ｃ）と同じであり、従っ
てパターンＰＡ、ＰＢの全体からみて、着目点Ａ_PXのエ
ッジは長手終端でもないと判断する。従って、図６
（Ｄ）の着目点ではパターンは補正されない。

【００３２】以上のアルゴリズムを整理すると以下のよ
うになる。（Ａ）孤立判断楕円状検定子Ｂ_PX内に「１」を含まないとき。（Ｂ）長手終端判断第１判断検定子ＤＡ_Pが「０」を含み、かつ検定子ＤＢ_P、ＤＣ
_Pが「１」を含まず、かつ検定子Ｃ_PXが「０」を含むと
き。

【００３３】第２判断検定子ＥＡ_Pが「０」を含み、かつ検定子ＥＢ_P、ＥＣ
_Pが「１」を含まず、かつ検定子Ｃ_PXが「０」を含むと
き。以上の長手終端判断はかの少なくとも一方が成立す
れば、着目点のエッジ部は長手終端近傍と判断される。
ただし、の両方が同時に成立しても修正量（拡張
量）を倍にする必要はない。

【００３４】以上のような修正を、図４に示した検定子
テンプレートを＋Ｘ、−Ｘ、＋Ｙ、−Ｙの４方向にスキ
ャンして実行した結果を図７に示す。この際各方向のス
キャン時には、検定子テンプレートは回転した位置関係
となり、直線検定子Ｃ_PXがスキャンの前方を向くように
設定される。図７（Ａ）は図５（Ａ）、（Ｂ）及び図６
（Ｃ）に示す孤立ラインパターンＰＡの修正後の形状を
示す。図７（Ａ）においてパターンＰＡの長手方向の中
央部分は線幅がＬからＬ＋２ΔＬに拡張され、長手終端
部から長さ３Ｌ／２の部分は線幅がＬからＬ＋４ΔＬに
拡張される。さらに長手方向の終端エッジも、長手方向
にΔＬだけ修正される。この結果、修正後のパターンは
全長が６Ｌ＋２ΔＬに拡張される。

【００３５】図７（Ｂ）は図５（Ｃ）、（Ｄ）に示した
２本の平行なラインパターンＰＡの修正後の形状を示
す。図７（Ｂ）に示すように、２本のラインパターンの
間隔（スペース部）の値Ｌは修正後も保存され、２本の
ラインパターンはともに孤立性の高いエッジ側が特に強
く拡張される。ここでも２本のラインパターンの全長は
６Ｌ＋２ΔＬに伸びる。この２本のラインパターンは、
その１本についてみると、Ｘ方向に関して非対称に拡張
されるが、２本のラインパターンを一体のパターンとし
てみると、Ｘ方向の対称性は保たれている。従って、２
本のラインパターンのうち例えば左側のラインパターン
は左側のエッジが全体にΔＬだけ拡張され、長手終端部
近傍ではさらにΔＬだけ（計２ΔＬ）拡張される。従っ
て、図７（Ｂ）の場合、長手終端部での線幅はＬ＋３Δ
Ｌに修正される。

【００３６】図７（Ｃ）は、図６（Ａ）、（Ｂ）に示し
た２つのＬ字状のパターンＰＮ、ＰＭの修正後の形状を
示す。まず２つのパターンＰＮ、ＰＭの間のスペース部
（設計間隔Ｌ）を規定するエッジのうち、長手終端部近
傍以外は修正されない。そしてパターンＰＮ、ＰＭの長
手終端近傍では、互いに対向する内側のエッジ部がΔＬ
だけ拡張される。またパターンＰＮ、ＰＭの長手終端を
規定する各エッジ部も、その長手方向にΔＬだけ拡張さ
れる。さらにパターンＰＮの左側と上側の各エッジは全
長に渡ってΔＬだけ拡張され、その各エッジの長手終端
部側の３Ｌ／２の部分はさらにΔＬだけ太らせられる。
同様にパターンＰＭの右側と下側のエッジに関しては、
その長手終端部近傍で２ΔＬで一様に、又はΔＬと２Δ
Ｌの段階状に修正される。段階状にパターンエッジが拡
張される場合、図４の検定子テンプレートの条件ではΔ
Ｌの拡張はエッジ方向にＬ／２に渡って行われ、２ΔＬ
の拡張はエッジ方向にＬに渡って行われる。

【００３７】図７（Ｄ）は図６（Ｄ）のパターンＰＡ、
ＰＢの修正後の形状を示す。ここでもパターンＰＡは幅
方向（Ｘ方向）に関して図７（Ａ）のように修正される
が、長手方向に関してはパターンＰＢに隣接した側のエ
ッジ部は何も修正しない。パターンＰＢについては、長
手方向について２ΔＬだけ修正され、パターンＰＢのパ
ターンＰＡと反対側のエッジ（同図中で上側のエッジ）
については全長に渡ってΔＬだけ修正され、さらに長手
終端近傍ではΔＬだけ修正される。またパターンＰＢの
下側のエッジでは隣接してパターンＰＡが存在するの
で、そのエッジの全長の中央部分は何も修正されない。

【００３８】以上のように、本発明によるアルゴリズム
に従うと、図１のような特殊な照明方を採用した投影露
光装置を用いたとしても、ウェハＷ上に転写される解像
限界程度の線幅の微細パターンは先細りもなく、設計値
通りになる。そこで、上述の原理に従った具体的な装置
の一例を以下の実施例で説明する。

【００３９】

【実施例】図８は本発明の実施例によるマスク（レチク
ル）製造システムを模式的に表したブロック図である。
一般に縮小投影露光装置（ステッパー等）で使われるマ
スクはレチクルと呼ばれ、レチクルにはその縮小率の逆
数倍だけ拡大されたパターンが形成される。レチクルの
製造にあたっては、磁気テープに記録された形成すべき
パターンのＣＡＤ情報（設計データ）がテープリーダ
（ＭＴＲ）１で読み出され、その情報はビットイメージ
展開用のハードウエアロジック（展開手段）２によって
２値化されたイメージ（画像）に変換される。そのビッ
トイメージ情報はフレームメモリ３に蓄積されるが、レ
チクル上の全面のイメージが一度に変換されるのではな
く、ある一部分の局所領域（例えば５ｍｍ角）毎に変換
される。この局所領域は電子ビーム（ＥＢ）露光装置４
のビーム走査によって一度に露光できる基板Ｍ上の大き
さに対応している。そして、１つの局所領域の露光が終
わったら、隣りの局所領域が露光エリア内に入るよう
に、感応性の基板Ｍを保持するステージ７をステージ制
御系６によって精密に一定量だけ送るのである。同時に
フレームメモリ３には、隣りの局所領域内のパターンに
対応したビットイメージが変換されて蓄積されている。
ビーム制御系５はフレームメモリ３からのビットイメー
ジのデータに応じて、電子ビームのスポットを基板Ｍ上
の定められた点（画素）に照射するか否かを、ビーム走
査中に高速に切り替えていく。電子ビームによる基板Ｍ
へのパターン描画には、ラスタースキャン、ベクタース
キャン、可変矩形ビーム等、いくつかの方式が実用化さ
れているが、いずれの場合も、パターンのＣＡＤ情報は
フレームメモリ３上にビットイメージとして展開されて
いる。そこで本実施例では、フレームメモリ３に展開さ
れた設計上のビットイメージに対して所望の修正を行う
ための修正装置（ハードウエアとソフトウエア）１０を
付加した。

【００４０】フレームメモリ３内には、１画面分の画素
として例えば５万×５万個分用意されている。従って、
ＥＢ露光装置４の１回の露光エリアを５ｍｍ角とする
と、フレームメモリ３内の１画素（ビット）は基板Ｍ上
で０．２μｍ角に相当し、さらにこの基板Ｍがレチクル
として１／５縮小ステッパーに搭載されると、その１画
素はウエハ上で０．０４μｍ角に相当する。今、ウエハ
上で要求されている最小線幅が０．４μｍとすると、こ
れはレチクル上では２μｍになり、ビットイメージ上で
は１０画素分に相当する。

【００４１】通常、レチクル上のパターン要素の多く
は、ビットイメージ内の画素の配列方向（ＸＹ方向）と
平行なエッジで構成され、４５°（１３５°）等の傾い
たエッジは少ない。また、以下の説明では、パターン要
素はレチクル上でクロム等の遮光層として形成されるも
のとし、遮光層となる画素内には論理値「１」が記憶さ
れ、それ以外の透明部となる画素内には論理値「０」が
記憶されるものとする。従って、基板Ｍの表面にクロム
層が蒸着され、さらにその上に電子ビーム用のポジタイ
プのレジストが塗布されている場合、ビーム制御系５は
フレームメモリ３からの画素の値が「１」のときはビー
ムスポットのその位置での照射をオフにし、「０」のと
きはスポット照射をオンにする。

【００４２】さて、図９は本発明のパターン作成システ
ムに対応し、図８中の修正装置１０の概略的な構成を示
すブロック図である。フレームメモリ３上に展開された
１画面分のビットイメージのデータは、「０」、「１」
のシリアルデータに変換されて端子ＴＰに印加される。
フレームメモリ３から読み出されたビットシリアルなデ
ータは端子ＴＰとスイッチＳＷ１を介して切り出し窓用
のシフトレジスタ群ＳＲ１の初段のシフトレジスタＷＲ
１に入力する。このシフトレジスタＷＲ１からの出力デ
ータは、次のシフトレジスタ群ＳＲ２の初段のシフトレ
ジスタＤＲ１に入力する。そして、シフトレジスタＤＲ
１の出力データは再びシフトレジスタ群ＳＲ２の２段目
のシフトレジスタＷＲ２に入力する。こうして、フレー
ムメモリ３からのビットシリアルなデータは、各シフト
レジスタＷＲ１、ＤＲ１、ＷＲ２、ＤＲ２、・・・ＷＲ
ｍ、ＤＲｍの順に次々に１ビットずつシフトされてい
く。

【００４３】ここで、シフトレジスタ群ＳＲ１の各シフ
トレジスタＷＲ１〜ＷＲｍのビット数ｂｗは、４０ビッ
ト〜６０ビット程度に定められ、シフトレジスタ群ＳＲ
２の各シフトレジスタＤＲ１〜ＤＲｍのビット数はいず
れもｎ−ｂｗに定められる。すなわち、シフトレジスタ
ＷＲ１とＤＲ１とのビット数の合計が１画面内の１ライ
ン分のビット数ｎ（例えば５０，０００）に等しくなる
ように設定される。また、各シフトレジスタ群ＳＲ１、
ＳＲ２を構成するシフトレジスタＷＲｍ、ＤＲｍの段数
ｍは、シフトレジスタＷＲ１〜ＷＲｍのビット数ｂｗと
等しく定められ、ビット数ｂｗが４０のときはｍ＝４０
である。これは、シフトレジスタ群ＳＲ１による切り出
し窓（ｂｗ×ｂｗビット）をビットイメージ上で正方形
にするためであるが、必ずしも正方形である必要はな
い。

【００４４】さて、切り出し窓内の着目点Ａ_pxに相当す
る中心ビットのシリアルデータＤＣｏは、所定ビット数
分だけ遅延させるシフトレジスタ１００によって遅延さ
れたシリアルデータＤＣｏ’となってオア回路１０４に
入力する。一方、切り出し窓内の複数の検定用ビットか
らのシリアルデータの群ＤＣｓとデータＤＣｏは、図４
のようなテンプレートを有する検定ロジック回路１０２
に入力し、ここで着目する中心ビットに位置するパター
ンエッジに修正を加えるかどうかが判断され、修正が必
要なときはビット単位で修正データ（論理値「１」か
「０」のいずれか一方）ＤＰをオア回路１０４に出力す
る。オア回路１０４は、設計上のオリジナルのビットイ
メージデータ（ＤＣｏ’）と修正部分のみのデータ（Ｄ
Ｐ）との論理和を取り、その修正結果のシリアルデータ
を、少なくとも２画面分のフレームメモリ１１０Ａと書
き込み、読み出し制御部１１０Ｂとで構成される一時記
憶部１１０に出力する。

【００４５】先にも述べたように検定子テンプレートと
ビットイメージとは、＋Ｘ，−Ｘ，＋Ｙ，−Ｙの計４方
向について相対スキャンを行う必要がある。そこで本実
施例では、例えば＋Ｘ方向のスキャンによる修正につい
ては、フレームメモリ３からスイッチＳＷ１を介してビ
ットイメージデータを読み込む際に行い、その修正結果
を一時記憶部１１０のフレームメモリ１１０Ａの１画面
目に一時的に格納する。そして、次に−Ｘ方向のスキャ
ンによって修正を行うときは、スイッチＳＷ１を図示の
状態から切り換えて、その一時記憶部１１０からのビッ
トイメージデータの読み出し方が−Ｘ方向となるように
制御し、再び切り出し窓を通して修正されたデータをメ
モリ１１０Ａの２画面目に記憶する。＋Ｙ方向、−Ｙ方
向のスキャン時も同様である。

【００４６】４つのスキャンモードは同時にはできない
ので、結局、一時記憶部１１０からの１画面分のビット
シリアルデータの読み出しは２画面分のメモリを順次切
り替えて合計３回行われる。このように１画面当たり４
回のスキャンが必要なのは、本実施例における検定ロジ
ック回路１０２の特性によるものである。従って、検定
ロジックのアルゴリズムを工夫すれば、１回のスキャン
のみで２次元に修正された修正データを得ることは可能
である。

【００４７】こうして、１回のスキャン方向について一
時記憶部１１０に格納された修正ビットイメージデータ
は、スイッチＳＷ２とスイッチＳＷ１と介してビットシ
リアルなデータとなって再びシフトレジスタ群ＳＲ１に
送られ、別のスキャン方向について同様の修正が行われ
る。こうして４方向のスキャンが終了すると、一時記憶
部１１０内の最終的な修正ビットイメージデータ（シリ
アル）はスイッチＳＷ２を介してフレームメモリ３へ戻
される。以上によりフレームメモリ３内の設計データに
基づいたビットイメージは、所定のパターン修正が行わ
れた後のビットイメージに変換される。

【００４８】尚、実際のレチクル製造時には、以上のよ
うな修正作業（ＭＴＲ１→展開手段２→フレームメモリ
３→修正装置１０→フレームメモリ３）を各画面毎に繰
り返して行い、各画面毎に得られた修正ビットイメージ
データを、フレームメモリ３内から別のＭＴＲへ順次転
送しておき、ＥＢ露光装置４による基板Ｍへの描画時
に、その別のＭＴＲから画面毎に修正ビットイメージデ
ータをフレームメモリ３へ読み出すようにする。

【００４９】以上、図９のブロック図は概略的なもので
あり、実際はシフトレジスタ群ＳＲ１、ＳＲ２のシフト
動作、検定ロジック回路１０２の検定タイミング、ある
いはフレームメモリ３、一時記憶部１１０の各アドレス
指定タイミング等を統括的にコントロールするためのプ
ロセッサーやクロックジェネレータが用意されている。

【００５０】図１０は、図９のシフトレジスタ群ＳＲ１
による切り出し窓を表し、図１０中の１つの枡目がシフ
トレジスタ上の１ビットに相当し、ここでは左上隅のビ
ットがシフトレジスタＷＲ１の１ビット目に対応する。
この切り出し窓はＸ方向に４１ビット、Ｙ方向に４１ビ
ットで構成されるため、図９のシフトレジスタＷＲ１、
ＷＲ２─ＷＲｍはいずれも４１ビットであり、その段数
ｍも４１である。■印で示した着目点（ビット）Ａ
_PXは、切り出し窓の画素配列を左上隅の画素を原点
（１、１）としたＸＹ座標系で規定したとき、座標（２
１、２１）に設定される。また、図１０は、図４で示し
た検定子用テンプレートを着目ビットＡ_PXを中心に１８
０°回転させたものである。従って直線状検定子Ｃ_PXは
着目点Ａ_PXの左側に位置する。これは、切り出し窓内に
現れるビットイメージが、図１０中で常に左から右へ
（＋Ｘ方向へ）１ビットずつシフトしていくからであ
る。

【００５１】さて本実施例では、解像限界の寸法値Ｌが
ビットイメージ上で１０画素に対応するものとし、エッ
ジの修正量（太らせ量）ΔＬは線幅Ｌの１０〜１５％程
度ということから、１画素分ということにする。そこ
で、切り出し窓内で着目ビットＡ_PXから−Ｘ方向に１０
ビットの間隔をあけたビット（１０、２１）から窓内の
左側のビット（１、２１）までの１０ビットの直線状領
域を検定子Ｃ_PXとする。この検定子Ｃ_PX内にはＸ方向に
１０ビットが並ぶが、そのうち４つのビット（１、２
１）、（４、２１）、（７、２１）、（１０、２１）を
検定ビットとする。

【００５２】楕円状検定子Ｂ_PXは、着目ビットＡ_PXから
＋Ｘ方向に１０ビットの間隔をあけた検定ビット（３
２、２１）と、このビット（３２、２１）から＋Ｘ方向
の９番目に位置する検定ビット（４１、２１）とによっ
て、スキャン方向の幅（ほぼＬ）が規定される。さらに
楕円状検定子Ｂ_PXのＹ方向の寸法（ほぼ２Ｌ）は４つの
検定ビット（３４、１１）、（３９、１１）、（３４、
３１）、（３９、３１）によって規定される。その他、
検定子Ｂ_PXの輪郭を規定するために４つの検定ビット
（３２、１６）、（４１、１６）、（３２、２６）、
（４１、２６）が規定される。

【００５３】羽根状検定子ＤＡ_Pは、図４の寸法に従っ
てＸ方向にＬ／２の幅でＹ方向に３Ｌ／２の長さをしめ
るように、９つの検定ビット（１５、２１）、（１４、
１９）、（１６，１９）、（１３，１６）、（１７，１
６）、（１３，１１）、（１７、１１）（１４、６）、
（１７、６）で輪郭が規定される。羽根状検定子ＥＡ _P
を規定する検定ビットは、Ｙ座標値＝２１の中心ライン
に関して検定子ＤＡ_Pと対称に配置され、ビット（１
５、２１）、（１４、２３）、（１６、２３）、（１
３、２６）、（１７、２６）、（１３、３１）、（１
７、３１）、（１４、３６）、（１７、３６）の９つで
構成される。これらの検定ビットのうちビット（１５、
２１）が２つの羽根状検定子ＤＡ_P、ＥＡ_Pの重複部で
ある。

【００５４】さらに４つの円形状検定子ＤＢ_P、Ｄ
Ｃ_P、ＥＢ_P、ＥＣ_Pについては、本実施例ではいずれ
も１ビットで構成するものとし、その座標値はそれぞれ
（６、３１）、（２６、３１）（６、１１）、（２６、
１１）とする。尚、本実施例では着目ビットＡ_PX（２
１、２１）にパターンのＹ方向に伸びたエッジが位置し
たか否かを検知するために、着目ビットＡ_PXの右隣りに
検定ビット（２１、２２）を設定する。従って、着目ビ
ットＡ_PXが論理「１」（パターン側）で、隣のビット
（２１、２２）が論理「０」（下地側）であるとき、着
目ビットにパターンエッジが位置したと判断できる。

【００５５】以上の各検定ビットからのシリアルビット
データの群は、図９のようにデータＤＣ_Sとして検定ロ
ジック回路１０２へ出力される。検定ロジック回路１０
２内には各検定子の働きに対応したロジック演算器が設
けられている。図１１（Ａ）は楕円状検定子Ｂ_PXを構成
する１０ビットの各データの論理和を算出するノア（Ｎ
ＯＲ）回路２００を示し、図１１（Ｂ）は直線状検定子
Ｃ_PXを構成する４ビットの各データの論理積を算出する
ナンド（ＮＡＮＤ）回路２０２を示す。ノア回路２００
は、入力する１０ビットのデータの全てが「０」（透明
部）になっていれば、出力ＬＧＢを「１」にして、着目
ビットＡ_PXに位置するパターンエッジ部が図１０中の右
側からみて孤立的であると判定する。同様にナンド回路
２０２は入力する４ビットのうちいずれか１ビットでも
「０」になっていれば、出力ＬＧＣを「１」にして、着
目ビットＡ_PXに位置するパターンエッジ部が図１０中の
左側からみて孤立的であると判定する。

【００５６】図１１（Ｃ）は着目ビットでのエッジの有
無を検知する回路を示し、着目ビット（２１、２１）か
らのデータＤＣ₀はアンド回路２０３とエクスクルーシ
ブオア（ＥＸオア）回路２０４との一方の入力に印加さ
れる。着目ビットの隣のビット（２２、２１）からのデ
ータはＥＸオア回路２０４の他方の入力に印加され、Ｅ
Ｘオア回路２０４の出力はアンド回路２０３の他方の入
力に印加される。この図１１（Ｃ）の回路において、着
目ビットＡ_PXが「１」で隣りのビット（２２、２１）が
「０」のとき、ＥＸオア回路２０４は論理「１」を出力
するから、アンド回路２０３の出力ＥＤは「１」にな
る。それ以外の入力条件のとき出力ＥＤは「０」のまま
である。

【００５７】図１２は２つの羽根状検定子ＤＡ_P、ＥＡ
_Pの働きをロジックとして表したものである。羽根状検
定子ＤＡ_P、ＥＡ_Pはいずれもその領域内に何らかのパ
ターンエッジが存在するか否かを検知すればよいので、
それぞれ９ビット入力のナンド（ＮＡＮＤ）回路２０
５、２０６で構成し、ナンド回路２０５は検定子ＤＡ_P
内が全てパターン（論理「１」）のときのみ出力ＬＧＤ
ａを「０」にし、何らかの透明部（論理「０」）が混在
するときは出力ＬＧＤａを「１」にする。ナンド回路２
０６も同様に、検定子ＥＡ_P内が全てパターンのときの
み出力ＬＧＥａを「０」にし、それ以外のときは「１」
にする。

【００５８】図１３は、図１０にした各検定子からの情
報を総合的に判定するロジック回路を示す。まずエッジ
判定用のアンド回路２０３からの出力信号ＥＤは、２つ
のアンド回路２０７、２０８の夫々の一方の入力に印加
される。アンド回路２０７の他方の入力には、ノア回路
２００からの出力信号ＬＧＢが印加される。従ってアン
ド回路２０７は，着目ビットがエッジ位置と一致して信
号ＥＤが「１」になった時点で、楕円状検定子Ｂ_PX内に
何もパターンがないとして信号ＬＧＢが「１」になって
いるとき、出力ＫＡを「１」にして、そのエッジが孤立
的であることを表す。

【００５９】一方、アンド回路２０８の他方の入力に
は、オア回路２１１を介して、２つのアンド回路２０
９、２１０の出力信号が印加される。４入力のアンド回
路２０９は、インバータ（ＮＯＴ）を介して切り出し窓
内の検定子ＤＢ_P（６、３１）のデータと、検定子ＤＣ
_P（２６、３１）のデータとを入力するとともに、ナン
ド回路２０５の出力信号ＬＧＤａとナンド回路２０２の
出力信号ＬＧＣとを入力し、それら４つの信号の論理積
をオア回路２１１の一方の入力に印加する。同様に、４
入力のアンド回路２１０は、インバータ（ＮＯＴ）を介
して切り出し窓内の検定子ＥＢ_P（６、１１）のデータ
と検定子ＥＣ_P（２６、１１）のデータとを入力すると
ともに、ナンド回路２０６の出力信号ＬＧＥａとナンド
回路２０２の出力信号ＬＧＣとを入力し、それら４つの
信号の論理積をオア回路２１１の他方の入力に印加す
る。この２つのアンド回路２０９、２１０は先に原理説
明した長手終端部判断（Ｂ）の、の各条件式を演算
するものである。

【００６０】従って、信号ＥＤが「１」のときにオア回
路２１１が「１」を出力していれば、着目ビットＡ_PXに
位置するエッジ部が長手終端部近傍であるとして、アン
ド回路２０８の出力ＫＢは「１」になる。図１４は、孤
立的なエッジの判定結果を表す信号ＫＡと長手終端部近
傍のエッジの判定結果を表す信号ＫＢとに基づいて、切
り出し窓を介して得られるビットイメージ上の着目ビッ
トのエッジに対して修正ビットデータを印加する回路の
一例を示す。この回路も図９中の検定ロジック回路１０
２内に設けられる。

【００６１】まず図１４において、信号ＫＡと信号ＫＢ
は、２入力のオア回路２２０を介してダイミング制御回
路２２１へ印加される。オア回路２２０の出力は、さら
にプリセット可能な４ビットのシフトレジスタ２２２の
ＬＳＢ（最下位ビット）にプリセットデータとして印加
されるとともに、スイッチＳＷａを介してシフトレジス
タ２２２の２ビット目にもプリセットデータとして入力
可能となっている。

【００６２】先にも述べたように、パターンエッジの太
らせ量ΔＬがビットイメー上で１ビット（１画素）であ
るものとすると、シフトレジスタ２２２のプリセット用
の３つのスイッチＳＷａ、ＳＷｂ、ＳＷｃはいずれも図
１４に示した位置に設定される。このため、長手終端部
の判定結果である信号ＫＢは、通常、アンド回路２２３
によって信号ＫＡとの論理積がとられた後、スイッチＳ
Ｗａを介してシフトレジスタ２２２の２ビット目にプリ
セットデータとして印加される。３つのスイッチＳＷ
ａ、ＳＷｂ、ＳＷｃは太らせ量を意識的に変えたいとき
に、それぞれ図１４の位置から切り替えられる。詳しく
は後で述べることにする。

【００６３】さて、図９に示したように、着目ビットＡ
_PXからのシリアルビットデータＤＣ ₀は各シフトレジス
タのシフト動作用のクロックパルスＣＫに応答して、１
ビットずつ４ビットのシフトレジスタ１００へ導かれ
る。シフトレジスタ１００を４ビットにしたのは、修正
データ付加用のシフトレジスタ２２２を４ビットにした
からである。そのシフトレジスタ２２２もクロックパル
スＣＫに応答してプリセットされたデータを１ビットず
つＭＳＢ（最上位ビット）側へシフトしていき、ＭＳＢ
からデータが修正データＤＰとしてオア回路１０４へ出
力される。

【００６４】クロックパルスＣＫは装置内の全てのシフ
トレジスタのシフト動作を行うために、常時シフトレジ
スタ２２２にも印加されるので、プリセットされたデー
タはクロックパルスＣＫの４パルス分で全てはき出され
てしまう。プリセットされたデータがはき出された後、
次のプリセット動作が生じるまでシフトレジスタ２２２
内には論理「０」が全ビットに現れるように設定され
る。

【００６５】そのプリセット動作は制御回路２２１から
のストローブパルスＳＴＢに応答して行われる。制御回
路２２１はオア回路２２０の出力が「０」から「１」に
反転した後で、かつ次のクロックパルスＣＫが発生する
直前に、ストローブパルスＳＴＢを出力する。シフトレ
ジスタ２２２はストローブパルスＳＴＢを受けたときだ
け、プリセット動作を行う。

【００６６】今、２つの信号ＫＡ、ＫＢのうちいずれか
一方が「０」から「１」に反転した状態を考える。その
場合、制御回路２２１は次のクロックパルスＣＫが発生
する前に、ストローブパルスＳＴＢを出力する。これに
応答して、図１４の３つのスイッチの状態ではシフトレ
ジスタ２２２にＬＳＢ側から「１０００」のデータ列が
プリセットされる。一方、この状態のとき着目ビットＡ
_PXにはパターンエッジの最外のビット（論理「１」）が
位置し、シフトレジスタ１００の４ビット内は全て
「０」のはずである。

【００６７】そして、次のクロックパルスＣＫが発生す
ると、シフトレジスタ１００のＬＳＢには着目ビットＡ
_PXのデータ（論理「１」）がシフトされるので、シフト
レジスタ１００内のデータはＬＳＢ側からみて「１００
０」となる。このとき同時にシフトレジスタ２２２もＬ
ＳＢ側からＭＳＢ側へ１ビットだけシフトされているか
ら、シフトレジスタ２２２内のデータはＬＳＢ側からみ
て、「０１００」となる。

【００６８】こうして順次クロックパルスＣＫが発生す
ると、シフトレジスタ１００がパターンエッジ外周の１
ビット目（論理「１」）をＭＳＢから出力する１シフト
前の段階で、シフトレジスタ２２２は信号ＫＡに対応し
た１ビット分のデータ「１」をＭＳＢ側から出力するこ
とになり、オア回路１０４からはパターンエッジが１画
素分だけ太ったシリアルビットデータが出力される。

【００６９】また、信号ＫＡ、ＫＢがともに「０」から
「１」になったときは、同様にストローブパルスＳＴＢ
が発生するとともに、アンド回路２２３は「１」を出力
するのでシフトレジスタ２２２にはＬＳＢ側からみて、
「１１００」のデータ列がプリセットされる。このため
着目ビットＡ_PXからのシリアルビットデータＤＣ₀’に
は、オア回路１０４を介してパターンエッジに対し２画
素分だけ太るような修正データが付加される。

【００７０】ところで、３つのスイッチＳＷａ、ＳＷ
ｂ、ＳＷｃを図示の状態から切り替えると、太らせ量を
意識的に変えられる。例えば、スイッチＳＷａだけを図
示の状態から切り替えると、シフトレジスタ２２２にプ
リセットされるデータは信号ＫＡ又は信号ＫＢに対応し
て、ＬＳＢ側から常に「１１００」となる。従ってこの
場合、アンド回路２２３の出力が全く使われないので、
パターンの長手終端部で線幅を太らせるといった操作が
禁止される。

【００７１】また、スイッチＳＷｂのみを図示の状態か
ら切り替えると、信号ＫＡとＫＢのいずれか一方に応答
して１画素分（ΔＬ）だけパターンが太るとともに、信
号ＫＡとＫＢの同時性に応答してシフトレジスタ２２２
の２ビット目、３ビット目に「１」がセットされ、２画
素分（２×ΔＬ）だけ太ることになり、長手終端部の孤
立的なパターンエッジ部を、スキャン方向と逆方向に合
計３画素分だけ太らせることができる。

【００７２】さらに、３つのスイッチＳＷａ、ＳＷｂ、
ＳＷｃを全て切り替えると、孤立的、あるいは長手終端
近傍のいずれかの判断結果によって、パターンエッジ部
は２画素分拡張され、さらにそのパターンエッジ部が孤
立的で、かつ長手終端近傍という判断結果によって２画
素分拡張され、最大４画素分まで太らせることができ
る。

【００７３】このように信号ＫＡ，ＫＢ及びスイッチ群
によって、シフトレジスタ２２２へプリセットすべきデ
ータ列の内容を変えることにより、修正後のパターン線
幅や長さをある程度自由に調整することができる。とこ
ろで本実施例では、切り出し窓内に現れるビットイメー
ジは窓内の左から右（＋Ｘ方向）へ流れており、これに
対して検定子テンプレートは窓内で着目ビットの左側に
直線状検定子Ｃ_PXが位置するように設定した。これは、
切り出し窓内に現れる論理「１」の集合体であるパター
ンエッジのうち、Ｙ方向に伸びた右側のエッジを修正す
るからである。

【００７４】しかしながら、検定子テンプレートを着目
ビットを中心として切り出し窓内で図１０の状態から１
８０°回転させた状態に設定した場合は、図９、図１４
に示したディレー用のシフトレジスタ１００を省略する
ことができる。この場合、着目ビットに隣接するエッジ
検知用のビットは、切り出し窓内で着目ビットの左側の
ビット（２０、２１）に設定されるので、修正されるパ
ターンエッジは、図１５に斜線で示すように切り出し窓
内でＹ方向に伸びた左側のエッジになる。

【００７５】このとき図１５に示したビットイメージパ
ターンは、やはりシフトレジスタの働きで＋Ｘ方向に矢
印のようにシフトしていく。従って、図１５のように着
目ビット（２１、２１）がパターンの左側エッジに位置
し、そのエッジが修正すべきものであると判断されたと
きは、図１５の状態から次にシフト動作が行われた時点
で着目ビットからのシリアルビットデータＤＣ₀に論理
「１」を修正データとして加算していけば良い。このた
めには原理的に、図１４の回路において、着目ビットか
らのデータＤＣ₀を直接、オア回路１０４の一方の入力
に印加し、シフトレジスタ２２２のシフト動作はＭＳＢ
側からＬＳＢ側へ行うようにし、さらにＬＳＢの出力を
オア回路１０４の他方の入力に印加するようにすればよ
い。次に、図９〜図１４に示した装置構成の具体的な動
作の一例を説明するが、ここでは先にも述べたように、
修正する単位太らせ量ΔＬは１画素分とするので、図１
４中の３つのスイッチＳＷａ、ＳＷｂ、ＳＷｃは図示の
状態に設定される。また検定子テンプレートは図１０に
示したものとする。さらに、以下においては説明を簡単
にするため、図１６に斜線で示すようなコの字状のパタ
ーンＰＱ（論理「１」の集合）を使う。

【００７６】まず始めに、設計上のパターンデータが図
９のフレームメモリ３上にビット展開された後、フレー
ムメモリ３から設計上のビットシリアルデータが切り出
し窓内に順次シフトされてくるときに切り出し窓内に現
れるパターンＰＱのビットイメージが図１６のようにコ
の字状であるものとする。パターンＰＱは線幅が解像限
界程度であり、ビットイメージ上では１０画素分とす
る。また、パターンＰＱは３つのライン部ＰＱ₁、ＰＱ
₂、ＰＱ₃で構成され、互いに平行なライン部ＰＱ₁、
ＰＱ₃の間隔（スペース部）も１０画素とする。

【００７７】ここで、Ｘ方向に伸びたライン部ＰＱ
₁は、終端となる１０画素分のエッジＥｇ₁と、Ｘ方向
に２９画素分のエッジＥｇ₂と、Ｘ方向に１９画素分の
エッジＥｇ₈とで区画され、Ｙ方向に伸びたライン部Ｐ
Ｑ₂はＹ方向に３０画素分のエッジＥｇ₃とＹ方向に１
０画素分のエッジＥｇ₆とで区画され、さらにＸ方向に
伸びたライン部ＰＱ₃は終端となる１０画素分のエッジ
Ｅｇ₅と、Ｘ方向に２１画素分のエッジＥｇ₄と、Ｘ方
向に１１画素分のエッジＥｇ₇とで区画される。

【００７８】このようなパターンＰＱは、切り出し窓内
を＋Ｘ方向に１ビットずつｎビット（例えば５０，００
０ビット）だけシフトしたら、全体に１ビットだけ−Ｙ
方向にシフトして再び＋Ｘ方向にシフトしていく。その
ため、図１０に示した検定子テンプレートを使うと、ま
ず始めにエッジＥｇ₃が修正されることになる。図１７
はビットイメージのスキャン中に最初にエッジＥｇ₃が
着目ビットＡ_PXに位置した状態を示す。このとき、図１
１（Ｃ）のエッジ検知回路の出力ＥＤは「１」になるた
め、図１３中の２つのアンド回路２０７、２０８の夫々
は開いた状態に設定される。さらに、図１０は検定ビッ
ト配置から、楕円状検定子Ｂ_PX内は全て透明部
（「０」）であるため、図１１（Ａ）のノア回路２００
の出力ＬＧＢは「１」となり、アンド回路２０７の出力
ＫＡも「１」になる。

【００７９】一方、切り出し窓内で上側の羽根状検定子
ＥＡ_Pは全てパターンにかかっているため、図１２のナ
ンド回路２０６の出力ＬＧＥａは「０」であり、図１３
中のアンド回路２１０は他の入力条件に関わらず「０」
を出力する。また、切り出し窓内の下側の羽根状検定子
ＤＡ_Pについては、検定子ＥＡ_Pと重複しているビット
（１５、２１）のみがパターン（「１」）にかかり、他
の８つの検定ビットは全て透明部（「０」）にある。こ
のため、図１２のナンド回路２０５の出力ＬＧＤａは
「１」となり、同時に２つの円形検定子ＤＢ_P、ＤＣ_P
も「０」である。このため、図１３のアンド回路２０９
の４入力のうち３つの入力は「１」になる。

【００８０】ところが、直線状検定子Ｃ_PXは全てパター
ン（「１」）上に位置するので、図１１（Ｂ）のナンド
回路２０２の出力ＬＧＣは「０」となり、結局、図１３
のアンド回路２０９の出力は「０」である。以上によ
り、図１３のオア回路２１１の出力は「０」となり、ア
ンド回路２０８の出力ＫＢも「０」のままである。従っ
て、図１４の回路によって出力ＫＡが「１」、出力ＫＢ
が「０」のもとで、図１７の着目ビットに位置するエッ
ジ部は１画素分だけ太ることになる。こうして順次ビッ
トイメージのスキャンが行われ、修正されたビットイメ
ージデータは、図９中の一時記憶部１１０内の１ページ
目のフレームメモリ部１１０Ａへ格納される。

【００８１】図１８は図１７の状態からさらにスキャン
が進み、エッジＥｇ₃が着目ビットに位置した状態を示
す。この場合も楕円状検定子Ｂ_PXは全て透明部であるの
で、出力ＫＡは「１」になる。また、上側の羽根状検定
子ＥＡ_Pは全てパターン上にあるので出力ＬＧＥａは
「０」であり、アンド回路２１０の出力も「０」であ
る。

【００８２】一方、下側の羽根状検定子ＤＡ_Pには一部
パターンがかかっているので出力ＬＧＥａは「１」であ
り、直線状検定子Ｃ_PXは全て透明部上にあるので出力Ｌ
ＧＣも「１」である。ところが、円形検定子ＤＰ_Pはパ
ターン上に位置するので、アンド回路２０９の出力は
「０」である。この結果、出力ＫＢは「０」のままであ
る。従って、図１８の状態においてもエッジＥｇ₃は１
画素分だけ拡張されることになる。

【００８３】尚、図１８において、エッジＥｇ₃に隣接
したビットのうち×印をつけたビットは、修正後のビッ
トイメージ上で拡張されることを表す。以上のようにし
て、ビットイメージの＋Ｘ方向スキャンモードにより、
パターンＰＱのエッジＥｇ₃は全て１画素分だけ拡張さ
れる。次に、図９のスイッチＳＷ₂を図示の状態にし、
スイッチＳＷ₁を図示の状態から切り替える。一時記憶
部１１０内の制御部１１０Ｂは、１ページ目のフレーム
メモリ１１０Ａからのシリアルビットデータの読み出し
順序を変更して、切り出し窓内に現れるビットイメージ
を図１６の状態から１８０°回転させる。従って、次の
−Ｘ方向スキャンモードにおいては、パターンＰＱのエ
ッジＥｇ₁、Ｅｇ₅、Ｅｇ₆が修正される。

【００８４】図１９は−Ｘ方向スキャンモードによって
最初にエッジＥｇ₁が着目ビットに位置した状態を示
す。この場合も、楕円状検定子Ｂ_PX内は全て透明部であ
るので出力ＫＡは「１」になる。また直線状検定子Ｃ_PX
は全てパターン部であるので、出力ＬＧＣは「０」とな
り、図１３の２つのアンド回路２０９、２１０はともに
「０」を出力する。従って図１９の場合、出力ＫＡは
「１」、出力ＫＢは「０」となり、エッジＥｇ₁は１画
素分だけ拡張される。

【００８５】さらに−Ｘ方向スキャンモードによってパ
ターンＰＱが切り出し窓をシフトしていくと、エッジＥ
ｇ₆が図２０のように着目ビットに位置する。尚、図２
０中でエッジＥｇ₃に隣接した×印のビットは修正によ
って拡張された部分を表す。この修正されたビットは切
り出し窓内のビットイメージとして現れている。またエ
ッジＥｇ₁に隣接した×印のビットは、この段階では切
り出し窓内に現れていない。

【００８６】さて、図２０の場合、楕円状検定子Ｂ_PX内
にはパターン部と透明部とが混在するため、出力ＫＡは
「０」になる。同時に直線状検定子Ｃ_PX内は全て透明部
であるため、出力ＬＧＣは「１」になる。さらに上側の
羽根状検定子ＥＡ_P内は全てパターン部であるから、出
力ＬＧＥａは「０」になる。一方、下側の羽根状検定子
ＤＡ_P内にはパターン部と透明部とが混在し、出力ＬＧ
Ｄａは「１」になる。ところが検定子ＤＣ_Pはパターン
上にあるため、結局２つのアンド回路２０９、２１０は
いずれも「０」を出力し、出力ＫＢも「０」になる。従
って、図２０の状態ではエッジＥｇ₆の修正は行われな
い。

【００８７】以上のようにして、さらにエッジＥｇ₅に
ついても１画素分の拡張が行われ、修正されたビットイ
メージのシリアルデータは一時記憶部１１０内の２ペー
ジ目のフレームメモリ１１０Ａへ順次書き込まれる。そ
の後、２ページ目のメモリ１１０Ａからは制御部１１０
Ｂによって見かけ上ビットイメージの−Ｙ方向スキャン
が行われるように、シリアルビットデータの読み出しが
行われ、順次切り出し窓に通される。これによって切り
出し窓内に現れるパターンＰＱは、図１６の状態から時
計回りに９０°回転したものになり、修正され得るエッ
ジはエッジＥｇ ₂とＥｇ₇になる。

【００８８】図２１は−Ｙ方向スキャンモード中にエッ
ジＥｇ₂が着目ビットの１つ手前に位置した状態を示
す。この場合、実際にはエッジＥｇ₃の修正部分のビッ
ト（×印）が着目ビットの１つ手前に位置する。この状
態は先の図１７と全く同じなので、結局、エッジＥｇ₂
は修正によって伸びた部分を含めて全体に１画素分だけ
拡張される。ところが、図２２に示すようにエッジＥｇ
₂が着目ビットに位置すると、上側の羽根状検定子ＥＡ
_Pの先端（上端）の２つの検定ビットがエッジＥｇ₁に
対する修正部（×印のビット）からはみ出すことにな
り、出力ＬＧＥａは「１」になる。このとき同時に、２
つの円形検定子ＥＢ_P、ＥＣ_Pは「０」になり、直線状
検定子Ｃ_PX内には「０」と「１」が混在することになる
から、図１３のアンド回路２１０は「１」を出力し、そ
の結果出力ＫＢも「１」になる。従って、図２２の状態
からエッジＥｇ₂には先端に渡って２画素分の拡張が行
われる。

【００８９】尚、図２２においてエッジＥｇ₁、Ｅ
ｇ₃、Ｅｇ₅に隣接した×印ビットは修正部分であり、
この段階で切り出し窓内に現れている。しかしながらエ
ッジＥｇ ₂に隣接した×印のビットはこの段階では現れ
てこない。また、エッジＥｇ₇については、スキャンの
過程で図２３に示すように着目ビットに位置する。この
図２３の場合、楕円状検定子Ｂ_PXは全てパターン部にか
かっているため、出力ＫＡは「０」のままである。この
とき、直線状検定子Ｃ_PXは全て透明部上に位置するから
出力ＬＧＣは「１」になり、上側の羽根状検定子ＥＡ_P
内にはパターン部と透明部とが混在するので出力ＬＧＥ
ａも「１」になる。さらに２つの検定子ＥＢ_P、ＥＣ_P
はともに「０」であるから、図１３のアンド回路２１０
は「１」を出力し、この結果出力ＫＢが「１」になる。
従って、出力ＫＡが「０」、出力ＫＢが「１」の条件の
もとで、図１４の回路によってエッジＥｇ₇はエッジＥ
ｇ₅の修正ビット分を含めて全長に渡って１画素分だけ
拡張される。

【００９０】以上のようにして修正されたシリアルビッ
トデータは一時記憶部１１０の１ページ目のメモリ１１
０Ａへ記憶される。このとき１ページ目にはすでに＋Ｘ
方向スキャンモード時に生成された修正ビットイメージ
が格納されているが、最早不要であるので消去してしま
って構わない。次に、その１ページ目のビットイメージ
データを切り出し窓を＋Ｙ方向スキャンモードで通し、
修正してデータを２ページ目のメモリ１１０Ａへ記憶す
る。このとき切り出し窓内を通るビットイメージは図１
６の状態から反時計方向に９０°回転しているように、
メモリ１１０Ａからのシリアルビットデータの読み出し
が制御される。このため修正され得るエッジはＥｇ₄と
Ｅｇ₈になる。

【００９１】図２４は、＋Ｙ方向スキャンモード中にエ
ッジＥｇ₈が着目ビットに位置した場合であり、このと
き楕円状検定子Ｂ_PX内にはパターン部と透明部とが混在
するので出力ＫＡは「０」である。さらに、下側の羽根
状検定子ＤＡ_P内と直線状検定子Ｃ_PX内には「０」と
「１」が混在し、２つの円形検定子ＤＢ_P、ＤＣ_Pはい
ずれも「０」である。このため出力ＬＧＣは「１」、出
力ＬＧＤａは「１」となり、図１３のアンド回路２０９
は「１」を出力し、出力ＫＢも「１」になる。従って、
エッジＥｇ₈に対して図２４の状態では１画素分だけ拡
張される。

【００９２】さらにスキャンが進み、着目ビットが図２
５のようにエッジＥｇ₈上に位置したものとする。この
とき楕円状検定子Ｂ_PX内には「０」と「１」が混在する
ので出力ＫＡは「０」である。また上側の羽根状検定子
ＥＡ_Pと下側の羽根状検定子ＤＡ_Pとはいずれもパター
ン内に含まれてしまうため、出力ＫＢも「０」となる。
従って、図２５の位置からパターンＰＱが下方へスキャ
ンされていく間は、何ら修正が行われない。尚、図２５
においてエッジＥｇ₈に隣接する修正ビットのうち×印
のものは、この段階では切り出し窓内に現れていない。
他のエッジについての修正ビットはこの段階で現れてい
る。

【００９３】図２６はエッジＥｇ₄が着目ビットに位置
した場合を示す。この場合、楕円状検定子Ｂ_PX内には何
もパターンがないので、出力ＫＡは「１」となる。さら
に下側の羽根状検定子ＤＡ_Pには「０」と「１」が混在
するので出力ＬＧＤａも「１」となる。同時に直線状検
定子Ｃ_PX内にも「０」と「１」が混在するので、出力Ｌ
ＧＣも「１」になる。そして２つの検定子ＤＢ_P、ＤＣ
_Pの位置には何もパターンがないので、図１３のアンド
回路２０９は「１」を出力し、出力ＫＢは「１」にな
る。従って、図２６の状態ではエッジＥｇ₄は２画素分
だけ拡張される。尚、図２６においてエッジＥｇ₈とＥ
ｇ₄に隣接した×印の修正ビットは、この段階では切り
出し窓内に現れていない。

【００９４】さらにパターンＰＱが下方へスキャンされ
て、図２７のようにエッジＥｇ₈が着目ビットに位置し
たとする。このとき、直線状検出子Ｃ_PX内は全てパター
ンになるため、出力ＬＧＣは「０」となり、その結果出
力ＫＢは「０」になる。ただし出力ＫＡは「１」である
ため、ここからは１画素分だけの拡張が行われる。以上
で全ての方向についての修正が終了し、２ページ目のメ
モリ１１０Ａには、その修正ビットイメージが生成され
る。後は先に述べたようにスイッチＳＷ₂を切り替え
て、ＥＢ露光用のフレームメモリ３へ修正ビットイメー
ジデータを転送すればよい。こうして生成された修正ビ
ットイメージを図２８に示す。図２８において、■で示
したビットが修正によって付加された部分である。

【００９５】以上、本発明の実施例を説明したが、それ
以外にいくつかの変形例が考えられる。まず第１にビッ
トイメージのスキャンは＋Ｘ、−Ｘ、＋Ｙ、−Ｙ方向の
４回から１回にすることができる。そのためには図１０
に示した検定子テンプレートを着目ビットを中心に９０
°ずつ回転させたものを同一切り出し窓内に設定し、着
目ビットに何らかのエッジが位置したら、そのエッジの
方向性を検知し、その方向性に合った検定子テンプレー
トを使ってエッジの修正を行うようにすればよい。

【００９６】第２に、図１０のテンプレートではパター
ンの長手終端を規定するエッジについても、ライン長手
方向をのばすために、１画素分だけ拡張するようにし
た。しかしながら、パターンの長手方向の寸法は変えず
に、線幅のみを修正したい場合もある。その際は楕円状
検定子Ｂ_PXが何らかのパターン内に包含されていないこ
と、すなわち出力ＬＧＢが「１」であり、直線状検定子
Ｃ_PXが何らかのパターン内に全て包含されていること、
すなわち出力ＬＧＣが「０」であり、かつ２つの羽根状
検定子ＤＡ_P、ＥＡ_Pの両方に何らかのパターンのエッ
ジがかかっているとき、すなわち出力ＬＧＤａ、ＬＧＥ
ａがともに「１」のとき、出力ＫＡ等を強制的に「０」
にするようなロジック回路を設ければよい。具体的に
は、出力ＬＧＢ、出力ＬＧＣを反転したもの、及び出力
ＬＧＤａ、ＬＧＥａの４つを入力するアンド回路を設け
る。そしてこのアンド回路の出力が「１」のとき、スト
ローブパルスＳＴＢが発生しないように、オア回路２２
０の出力の制御回路２２１への伝達を阻止するゲートを
設ければよい。

【００９７】第３に、実施例ではパターンを遮光部とし
て考えたが、逆に透明部として扱うこともできる。その
場合、透明部によるラインパターン等の長手終端近傍の
線幅を太らせることになる。このときは、フレームメモ
リ３から切り出し窓へ設計上のビットイメージデータが
流れてくる部分、すなわち図９中の端子ＴＰの位置にイ
ンバータ（ＮＯＴ）を設け、同時にスイッチＳＷ₂とフ
レームメモリ３との間にもインバータを設ければ良い。

【００９８】第４に、実施例では図１４に示すように、
修正データ付加用のシフトレジスタ２２２のＬＳＢに
は、常にオア回路２２０の出力が印加され、着目エッジ
が孤立的であること（出力ＫＡ＝「１」）、又は長手終
端近傍であること（出力ＫＢ＝「１」）のいずれか一方
で、１画素分の修正を行ったが、単に長手方向終端近傍
という条件のみを使って所定画素数分の修正を行っても
良い。この場合は、孤立的であるという判定結果を使わ
なくてもよいので、図１４中アンド回路２２３を省略
し、オア回路２２０の出力とシフトレジスタ２２２のＬ
ＳＢとの接続をはずし、さらに出力ＫＢを直接ＬＳＢと
スイッチ群ＳＷａ、ＳＷｂ、ＳＷｃとへ接続すれば良
い。但し、互いに隣接するパターン間で対向した平行な
エッジ部分では、それが長手終端近傍のときに修正量を
少なくするか、あるいは修正しなくてもよいこともあ
る。そこで、出力ＫＢが「１」となったときに出力ＫＡ
が「０」であれば、修正量を１画素分（又は、０画素）
とし、出力ＫＡが「１」であれば、修正量を２画素（又
は、１画素）とするようにアルゴリズムを変更すれば良
い。この場合、出力ＫＢが「０」のときは出力ＫＡの状
態にかかわらず修正は行われないようにする。このよう
なアルゴリズムの変更は、図１４中のオア回路２２０、
アンド回路２２３、スイッチ群ＳＷａ、ＳＷｂ、ＳＷｃ
等の各接続、及びシフトレジスタ２２２の各ビットへの
プリセットデータの与え方を変更するだけで容易に実現
できる。

【００９９】第５に、本実施例では対象となるパターン
要素は切り出し窓内でＸ方向（ビットシフト方向）とＹ
方向（ラインシフト方向）との夫々に伸びたエッジのみ
を有するとしたが、Ｘ方向、Ｙ方向の夫々に対して交差
する方向、例えば４５°方向に伸びたエッジに対して図
１０の検定子を±Ｘ方向、±Ｙ方向の夫々に相対走査さ
せて修正を行っても良い。あるいは図１０中の検定子の
方向性を４５°だけ回転させるように各検定ビットを配
置しても良い。尚、図１に示した空間フィルターＳＦ₂
を使って照明光学系中のフーリエ変換面内の４ヶ所に光
源からの照明光束を集中させる際、その４ヶ所の中心点
を結んでできる矩形の各辺がＸ、Ｙ方向と特定の関係
（例えば平行）になっていると、斜め４５°のエッジを
持つライン状パターン（あるいはシェブロンパターン
等）は先端での先細りがほとんどない状態で転写され得
る。このため、斜め４５°（あるいは３０°〜６０°程
度）のエッジを持つパターンに対しては修正動作を禁止
するようにしても良い。この場合は、着目ビットＡ_pxを
通るエッジのうちＹ方向（又はＸ方向）に伸びたエッジ
を検出するためのいくつかの検定ビットを新たに切り出
し窓内に設定し、これらの検定ビットによって検出され
たエッジ（Ｙ、又はＸ方向に所定画素数以上に渡って伸
びる）に対してのみ上述の修正を行うようにする。その
一例としては、例えば図１０において、着目ビット（２
１、２１）から上に２〜３画素の位置（２１、１９）又
は（２１、１８）と、着目ビットから下に２〜３画素の
位置（２１、２３）又は（２１、２４）とに検定ビット
を設定し、着目ビット（２１、２１）によってエッジが
検出されるとき（論理「１」のとき）、さらにその上と
下との検定ビットが共に論理「１」になっているか否か
を判定すれば良い。ロジック回路としては、その上下の
２つの検定ビットの夫々からのデータと図１１（ｃ）に
示した信号ＥＤとを共に入力する３入力のアンド回路を
設け、このアンド回路の出力を図１３中の信号ＥＤとし
て印加すれば良い。

【０１００】また、以上の実施例ではパターンの孤立的
な部分で幅を太らせるとしたが、逆に孤立的な部分以外
の幅を設計値から所定量だけ細らせるような修正にして
も同様の結果が得られる。この場合の検定も、図１０の
各検定子がそのまま利用でき、着目画素があるパターン
のエッジ部に位置したとき、そのエッジ部が孤立的でな
いこと、及び／又は長手終端近傍でないことを判定し、
着目画素のエッジ位置から所定個の画素分だけエッジを
内側に細らせるように、すなわち設計上で論理値「１」
の部分を強制的に「０」に置き換えるようなアルゴリズ
ムにすれば良い。

【０１０１】また、以上の修正は１枚のレチクル中の全
パターンデータに対して行なわずに、特定の部分のパタ
ーンのデータに対してのみ行なってもよい。また、本装
置で一度に持つパターンデータは、補正を行なう部分の
全データである必要はなく、部分的なデータブロックの
みを持ち、上記部分を処理（修正後）に、修正後データ
を補助装置にストアし、次のブロックのデータをリード
して処理（修正）を行なうようにしてもよい。この場
合、本装置が一度に読み出すデータは修正を行うエリア
分よりも、判断テンプレート（検定子、又はそのための
切り出し窓）分だけ大きいことが望ましい。

【０１０２】また、同一形状のパターン群を含むレチク
ルパターンの場合、例えばメモリ用のレチクルパターン
の場合、１つのパターン群を上述の方法で修正し、他の
同一形状のものはこの修正結果をそのまま利用（コピ
ー）すればよく、処理時間の大幅な短縮が図れる。以上
の実施例では、図１１〜図１４に示したハードウエアに
よりパターン修正を行ったが、同様の機能を達成するソ
フトウエアにより修正を行うようにしても構わない。

【０１０３】

【発明の効果】以上、本発明によれば、マスクの遮光パ
ターン部、透過パターン部の形状補正を自動的に行なう
ことができる。従って、特殊な照明方法を用いた投影露
光で問題となる孤立パターンや、周期パターン部での線
幅の部分的な細りを解決し、設計値通りの大きさのレジ
ストパターン、及び回路パターン等を得ることができ
る。

【０１０４】また、本発明により得られるレチクルパタ
ーンを持つレチクルは、基本的には従来と同様に透過部
と遮光部とからのみ成るレチクル（すなわち位相シフト
レチクルではない）であり、従来の確立された描画、エ
ッチング、検査、欠陥修正、及び洗浄技術等をそのまま
利用することができる。さらに、上述の特殊な照明方法
を用いた露光装置を使用すれば、製造、検査、欠陥修正
等が共に困難な位相シフトレチクルを使用するのと同様
の解像度及び焦点深度の向上が得られる。

【図面の簡単な説明】

【図１】特殊な照明方法を採用した投影露光装置の原理
的な構成を示す図。

【図２】図１の装置で従来のレチクルパターンを露光し
たときの不都合を説明する図。

【図３】図２の不都合を解消するためのパターン修正例
を説明する図。

【図４】パターン修正のための検定子（判断テンプレー
ト）の形状を説明する図。

【図５】図４の検定子を用いた各種パターンの修正の原
理的な説明に供する図。

【図６】図４の検定子を用いた各種パターンの修正の原
理的な説明に供する図。

【図７】図５、図６中の各種パターンの修正後の形状を
示す図。

【図８】本実施例におけるパターン作成システムを含む
レチクル製造装置の全体構成を示す図。

【図９】パターン修正装置の概略的な構成を示す図。

【図１０】切り出し窓内に設定される検定子のビット配
置を示す図。

【図１１】各検定ビットに対応した判断ロジック回路を
示す図。

【図１２】各検定ビットに対応した判断ロジック回路を
示す図。

【図１３】孤立的エッジの判定と長手終端部近傍エッジ
の判定とを実行する回路を示す図。

【図１４】判定結果に応じて設計上のビットイメージデ
ータに修正ビットデータを付加する回路を示す図。

【図１５】図１０の検定子配置を１８０°回転させた場
合のビット配置を示す図。

【図１６】修正すべき設計上のビットイメージパターン
の一例を示す図。

【図１７】図１６のパターンのエッジＥｇ₃に対する修
正の様子を示す図。

【図１８】図１６のパターンのエッジＥｇ₃に対する修
正の様子を示す図。

【図１９】図１６のパターンのエッジＥｇ₁に対する修
正の様子を示す図。

【図２０】図１６のパターンのエッジＥｇ₆に対する修
正の様子を示す図。

【図２１】図１６のパターンのエッジＥｇ₂に対する修
正の様子を示す図。

【図２２】図１６のパターンのエッジＥｇ₂に対する修
正の様子を示す図。

【図２３】図１６のパターンのエッジＥｇ₇に対する修
正の様子を示す図。

【図２４】図１６のパターンのエッジＥｇ₈に対する修
正の様子を示す図。

【図２５】図１６のパターンのエッジＥｇ₈に対する修
正の様子を示す図。

【図２６】図１６のパターンのエッジＥｇ₄に対する修
正の様子を示す図。

【図２７】図１６のパターンのエッジＥｇ₄に対する修
正の様子を示す図。

【図２８】図１６のパターンの修正後のパターン形状を
示す図。

【符号の説明】

１ＭＴＲ２ビット展開装置３フレームメモリ４ＥＢ露光機１０修正装置１０２検定ロジック回路１１０一時記憶部２００ノア回路２０２、２０５、２０６ナンド回路２２２シフトレジスタＳＲ１切り出し窓用のシフトレジスタ群Ａ_px 着目画素Ｂ_px 楕円状検定子Ｃ_px 直線状検定子ＤＡ_p、ＥＡ_p 羽根状検定子

Claims

(57)【特許請求の範囲】

【請求項１】感光基板上に転写すべきパターンの少なく
とも一部に含まれる複数のパターン要素を、マスクとな
る原版上に形成するために、前記複数のパターン要素の
設計データに基づいて前記各パターン要素の作成データ
を決定するパターン作成方法において、前記複数のパターン要素のうち対象となるパターン要素
のエッジが他のパターン要素から一定間隔以上離れてい
るか否かを検定し、該一定間隔以上となるエッジが前記
対象となるパターン要素の少なくとも一部に存在すると
きは、該少なくとも一部のエッジが前記設計データに比
べて外側に拡張されるように、前記対象となるパターン
要素の作成データを決定することを特徴とするパターン
作成方法。
【請求項２】前記作成データは、前記対象となるパター
ン要素に該当する前記設計データの一部を修正したもの
であることを特徴とする請求項１に記載のパターン作成
方法。
【請求項３】前記作成データは、前記少なくとも一部の
エッジを拡張するための修正量、又は前記対象となる要
素パターンの前記拡張後の線幅に関連する情報を含むこ
とを特徴とする請求項１に記載のパターン作成方法。
【請求項４】前記設計データに基づいて、前記対象とな
るパターン要素の少なくとも一部を含む設計上のパター
ン要素の画像を微小な画素の集合から成る２値化画像に
展開し、該展開された２値化画像の情報に基づいて、前
記一定間隔以上となるエッジが前記対象となるパターン
要素に存在するか否かを判定することを特徴とする請求
項１又は２に記載のパターン作成方法。
【請求項５】前記対象となるパターン要素の少なくとも
一部のエッジが他のパターン要素から一定画素数以上離
れているとき、前記少なくとも一部のエッジが前記設計
データに対して前記画素単位で外側に拡張されるよう
に、前記２値化画像を修正することを特徴とする請求項
４に記載のパターン作成方法。
【請求項６】前記対象となるパターン要素は、線幅を規
定する一対のエッジが共に前記一定間隔以上となる孤立
部を少なくとも一部に含み、前記一対のエッジがそれぞ
れ拡張されるように前記作成データが決定されることを
特徴とする請求項１〜５のいずれか一項に記載のパター
ン作成方法。
【請求項７】前記一対のエッジの各拡張量は前記孤立部
の線幅の１０〜１５％程度であることを特徴とする請求
項６に記載のパターン作成方法。
【請求項８】前記対象となるパターン要素は、前記一対
のエッジの延設方向が長手方向となる線状パターンであ
ることを特徴とする請求項７に記載のパターン作成方
法。
【請求項９】前記複数のパターン要素は少なくとも一部
が前記一定間隔よりも狭い間隔で配列される密集部とな
り、該密集部の両端のパターン要素でそれぞれ外側のエ
ッジが拡張されるように、前記作成データが決定される
ことを特徴とする請求項１〜８のいずれか一項に記載の
パターン作成方法。
【請求項１０】前記外側のエッジの拡張量はそのパター
ン要素の線幅の１０〜１５％程度であることを特徴とす
る請求項９に記載のパターン作成方法。
【請求項１１】前記密集部内のパターン要素はその線幅
を規定する一対のエッジの延設方向を長手方向とする線
状パターンであることを特徴とする請求項９又は１０に
記載のパターン作成方法。
【請求項１２】前記パターンを前記感光基板上に転写す
る露光装置の解像限界の線幅値に対応して前記一定間隔
が定められることを特徴とする請求項１〜１１のいずれ
か一項に記載のパターン作成方法。
【請求項１３】前記対象となるパターン要素の線幅を規
定するエッジが終端近傍であるか否かを更に検定し、前
記対象となるパターン要素の着目するエッジが前記終端
近傍であるときは、該着目するエッジが他のエッジに対
して外側に拡張されるように、前記作成データを決定す
ることを特徴とする請求項１〜１２のいずれか一項に記
載のパターン作成方法。
【請求項１４】前記着目するエッジが更に他のパターン
要素から一定間隔以上離れているとき、前記終端近傍で
あるエッジを拡張するための修正量と、前記一定間隔以
上離れるエッジを拡張するための修正量との合成で決ま
る量だけ前記着目するエッジが拡張されるように、前記
作成データを決定することを特徴とする請求項１３に記
載のパターン作成方法。
【請求項１５】感光基板上に転写すべきパターンの少な
くとも一部に含まれる複数のパターン要素を、マスクと
なる原版上に形成するために、前記複数のパターン要素
の設計データに基づいて前記各パターン要素の作成デー
タを決定するパターン作成方法において、前記複数のパ
ターン要素のうち対象となるパターン要素の線幅を規定
するエッジが終端近傍であるか否かを検定し、前記対象
となるパターン要素の着目するエッジが前記終端近傍で
あるときは、該着目するエッジが他のエッジに対して外
側に拡張されるように、前記対象となるパターン要素の
作成データを決定することを特徴とするパターン作成方
法。
【請求項１６】前記対象となるパターン要素は、所定方
向に長手方向を有する直線部を少なくとも一部に含み、
前記直線部の短手方向の線幅が中心部よりも終端近傍で
相対的に太くなるように、前記作成データが決定される
ことを特徴とする請求項１３又は１５に記載のパターン
作成方法。
【請求項１７】前記複数のパターン要素は孤立部と密集
部との少なくとも一方を含み、前記直線部は、前記孤立
部又は前記密集部の少なくとも一部を構成する線状パタ
ーンであることを特徴とする請求項１６に記載のパター
ン作成方法。
【請求項１８】前記対象となるパターン要素は、所定方
向に長手方向を有する直線部を少なくとも一部に含み、
前記直線部の長さを規定するエッジが前記設計データに
比べて前記長手方向に拡張されるように、前記作成デー
タを決定することを特徴とする請求項１〜１７のいずれ
か一項に記載のパターン作成方法。
【請求項１９】前記マスクは、前記感光基板に照射され
る露光用照明光が透過する透過型であることを特徴とす
る請求項１〜１８のいずれか一項に記載のパターン作成
方法。
【請求項２０】前記決定された作成データに基づいて、
前記原版上に前記対象となるパターン要素を形成する露
光工程を含むことを特徴とする請求項１〜１９のいずれ
か一項に記載のパターン作成方法。
【請求項２１】感光基板上に転写すべきパターンの少な
くとも一部に含まれる複数のパターン要素を、マスクと
なる原版上に形成するために、前記複数のパターン要素
の設計データに基づいて前記各パターン要素の作成デー
タを決定するパターン作成システムにおいて、前記複数のパターン要素のうち対象となるパターン要素
のエッジが他のパターン要素から一定間隔以上離れてい
るか否かを検定する第１検定手段と、前記一定間隔以上となるエッジが前記対象となるパター
ン要素の少なくとも一部に存在するとき、前記少なくと
も一部のエッジが前記設計データに比べて外側に拡張さ
れるように、前記対象となるパターン要素の作成データ
を決定するパターンデータ作成手段とを備えたことを特
徴とするパターン作成システム。
【請求項２２】前記パターンデータ作成手段は、前記対
象となるパターン要素に該当する前記設計データの一部
を修正する修正手段を有することを特徴とする請求項２
１に記載のパターン作成システム。
【請求項２３】前記作成データは、前記少なくとも一部
のエッジを拡張するための修正量、又は前記対象となる
要素パターンの前記拡張後の線幅に関連する情報を含む
ことを特徴とする請求項２１又は２２に記載のパターン
作成システム。
【請求項２４】前記設計データに基づいて、前記対象と
なるパターン要素の少なくとも一部を含む設計上のパタ
ーン要素の画像を微小な画素の集合から成る２値化画像
に展開する２値化展開手段を更に備え、前記第１検定手
段は、前記展開された２値化画像の情報に基づいて、前
記一定間隔以上となるエッジが前記対象となるパターン
要素に存在するか否かを検定することを特徴とする請求
項２１〜２３のいずれか一項に記載のパターン作成シス
テム。
【請求項２５】前記パターンデータ作成手段は、前記対
象となるパターン要素の少なくとも一部のエッジが他の
パターン要素から一定画素数以上離れているとき、前記
少なくとも一部のエッジが前記設計データに対して前記
画素単位で外側に拡張されるように、前記２値化画像を
修正することを特徴とする請求項２４に記載のパターン
作成システム。
【請求項２６】前記パターンデータ作成手段は、前記少
なくとも一部のエッジの拡張量が前記対象となるパター
ン要素の線幅の１０〜１５％程度となるように、前記作
成データを決定することを特徴とする請求項２１〜２５
のいずれか一項に記載のパターン作成システム。
【請求項２７】前記パターンを前記感光基板上に転写す
る露光装置の解像限界の線幅値に対応して前記一定間隔
が定められることを特徴とする請求項２１〜２６のいず
れか一項に記載のパターン作成システム。
【請求項２８】前記対象となるパターン要素の線幅を規
定するエッジが終端近傍であるか否かを検定する第２検
定手段を更に備え、前記パターンデータ作成手段は、前
記対象となるパターン要素の着目するエッジが終端近傍
であるとき、該着目するエッジが他のエッジに対して外
側に拡張されるように、前記作成データを決定すること
を特徴とする請求項２１〜２７のいずれか一項に記載の
パターン作成システム。
【請求項２９】前記着目するエッジが更に他のパターン
要素から一定間隔以上離れているとき、前記パターンデ
ータ作成手段は、前記終端近傍であるエッジを拡張する
ための修正量と、前記一定間隔以上離れるエッジを拡張
するための修正量との合成で決まる量だけ前記着目する
エッジが拡張されるように、前記作成データを決定する
ことを特徴とする請求項２８に記載のパターン作成シス
テム。
【請求項３０】感光基板上に転写すべきパターンの少な
くとも一部に含まれる複数のパターン要素を、マスクと
なる原版上に形成するために、前記複数のパターン要素
の設計データに基づいて前記各パターン要素の作成デー
タを決定するパターン作成システムにおいて、前記複数
のパターン要素のうち対象となるパターン要素の線幅を
規定するエッジが終端近傍であるか否かを検定する検定
手段と、前記対象となるパターン要素の着目するエッジ
が終端近傍であるとき、該着目するエッジが他のエッジ
に対して外側に拡張されるように、前記対象となるパタ
ーン要素の作成データを決定するパターンデータ作成手
段とを備えたことを特徴とするパターン作成システム。
【請求項３１】前記設計データに基づいて、前記対象と
なるパターン要素の少なくとも一部を含む設計上のパタ
ーン要素の画像を微小な画素の集合から成る２値化画像
に展開する２値化展開手段を更に備え、前記検定手段
は、前記展開された２値化画像の情報に基づいて、前記
着目するエッジが終端近傍であるか否かを検定すること
を特徴とする請求項３０に記載のパターン作成システ
ム。
【請求項３２】前記パターンデータ作成手段は、前記着
目するエッジが終端近傍であるとき、前記着目するエッ
ジが他のエッジに対して前記画素単位で外側に拡張され
るように、前記２値化画像を修正することを特徴とする
請求項３１に記載のパターン作成システム。
【請求項３３】前記対象となるパターン要素は、所定方
向に長手方向を有する直線部を少なくとも一部に含み、
前記パターンデータ作成手段は、前記直線部の短手方向
の線幅が中心部よりも終端近傍で相対的に太くなるよう
に、前記作成データを決定することを特徴とする請求項
２８又は３０に記載のパターン作成システム。
【請求項３４】前記対象となるパターン要素が所定方向
に長手方向を有する直線部を少なくとも一部に含むと
き、前記パターンデータ作成手段は、前記直線部の長さ
を規定するエッジが前記設計データに比べて前記長手方
向に拡張されるように、前記作成データを決定すること
を特徴とする請求項２１〜３３のいずれか一項に記載の
パターン作成システム。
【請求項３５】前記決定された作成データに基づいて、
前記原版上に前記対象となるパターン要素を形成する露
光装置を更に備えることを特徴とする請求項２１〜３４
のいずれか一項に記載のパターン作成システム。