JPH0341541A - 入出力装置の多重化制御方式 - Google Patents

入出力装置の多重化制御方式

Info

Publication number
JPH0341541A
JPH0341541A JP1177609A JP17760989A JPH0341541A JP H0341541 A JPH0341541 A JP H0341541A JP 1177609 A JP1177609 A JP 1177609A JP 17760989 A JP17760989 A JP 17760989A JP H0341541 A JPH0341541 A JP H0341541A
Authority
JP
Japan
Prior art keywords
subside
master side
sub
multiplex control
edp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1177609A
Other languages
English (en)
Inventor
Satoshi Toyoshima
聡 豊島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1177609A priority Critical patent/JPH0341541A/ja
Publication of JPH0341541A publication Critical patent/JPH0341541A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、情報処理装置(以下EDP装置と称する)
における入出力装置(以下I10装置と称する)の多重
化制御方式に関するものである。
〔従来の技術〕
図2は、従来の多重化制御方式を示す図であり(1)は
I10装置のアイドル・ルーチンであり、(2)はプロ
グラム命令の実行による!10装置の特定、(3)はマ
スター110装置(以下マスター側)の選択、(4)は
各種動作の実行(以下オーダ実行)、 (5)はマスタ
ー側の動作終了、(6)はサブI10装置(以下サブ側
)の選択、(7)はサブ側のオーター実行、(8)はサ
ブ側の動作終了である。
次に多重化制御での動作について説明する。
I10装置に関する命令(2〉を実行すると、 EDP
装置はまずマスター側を選択(3) L、オーダーを実
行(4)することで記録・再生・処理の動作をする。
マスター側で一連の動作が完了(5)すると、 EDP
装置は次に、サブ側に対してマスター側で実行したと同
様に、サブ側の選択(6)をし、マスター側と同一のオ
ーダー実行(7)する事でサブ側で記録・再生・処理の
動作をし、サブ側での動作が完了(8)する。
この後、制御はアイドル状態となる。
〔発明が解決しようとする課題〕
従来の多重化制御方式は以上の様に構成されているので
、多重化制御の下にあるEDP装置は、S/Wでマスタ
ー側とサブ側の複数台をアクセスしなければならず、S
/f上での考慮が必要であり、又。
その為にS/WのI10装置アクセス時間が2倍となり
システム上でのオーバー・ヘッドとなる問題点があった
この発明は、上記の様な問題点を解消するためになされ
たもので、S/fによる多重化への考慮を軽減できると
ともに、システムのオーバー・ヘッドを最小限にできる
多重化制御装置を得る事を目的とする。
〔課題を解決するための手段〕
この発明に係わる多重化制御装置は、■/W及びマイク
ロ制御によるサブ側切換器を有し、マスター側選択に同
期してサブ側データ人力バスを有意とする事により、マ
スター側と同時に命令と処理データを獲得するとともに
、マスター側への送出データをサブ側でも同時処理する
ようにしたものである。
〔作用〕
この発明に於けるサブ側切換器は、サブ側に指定された
I10装置のD^をマスター側I10装置のD^と疑似
的に一致させ人力バスのみを有意にする事により、マス
ター側へEDP装置が送出する命令とデータを共有させ
多重化制御する。
〔発明の実施例〕
以下、この発明の一実施例を図1に於いて説明する。図
1に於いて、(1)〜(5)は従来と同じである。(9
)はサブ側に於いてマスター側選択(3)を検出すると
同時に、サブ側データ人力バスを有意にし、マスター側
に送出される命令とデータを獲得するサブ側切換器であ
る。(10)はマスター側とサブ側の終了を検出すると
ともに、一定のサイクル中で両者の終了が報告される事
を監視し、報告がない場合、 (11)のエラー処理N
Gでそのどちらか又は両方について、 (12)切離し
動作を実行(13)表示L (1) I10装置アイド
ルへ戻る。
この発明の実施例の動作を図1にて説明する。
EDP装置が命令を実行(2)する事により、マスター
側の選択(3)動作をすると、同−D^をもつサブ側切
換器によりサブ側のデータ入力バスが有意(9)となる
。したがって、EDP装置がマスター側に対してオーダ
ーの実行(4)の為に順次Dataを送出すると同時に
サブ側でも受信されマスター側とサブ側が同一の動作を
する。このため、一つのI10装置に命令実行している
にも拘わらず、複数のI10装置で同一動作を同時に実
行可となり、多重化制御が可能となる。
この時、サブ側切換器は、完全な入力専用機能となりE
DP装置との制御データ以外の交信はしない。このため
9人出力データ・バス上でのマスター側とのデータの競
合状態はブロックされる。
(lO)の終了判定でマスター側とサブ側の終了をチエ
ツクすることで、システム運用時での両者の同期化が図
られ、各110装置に多少の速度差があっても、システ
ム運用上の整合性が保たれ2両者のどちらか一方又は両
方が規定時間内で終了しない場合のエラー判定(11)
でシステム障害が発見され障害発生のI10装置の切f
i(12)、エラー表示(13)が可能となる。サブ側
システムは、マスター側がエラー切離しされた後で、 
EDP装置のサブ側遺択により、 EDP装置へのデー
タ出力を有意とする。
なお、上記実施例では、説明を簡単にする為。
2重化の例を示したが、サブ側を更に拡張していく事に
より、任意のn(変数)重化制御が実現されシステムの
信頼性を向上させる事が可能である。
又、サブ側切換器と同等の機能を有するEDP装置の中
央処理装置(以下CPU)、主記憶装置(以下M/M)
をシステムの構成要素とする事により、システム全体の
多重化が可能である。
又、サブ側切換器をバス分岐アゲブタとする事により、
1つのシステムの中での多重化が可能となる。
〔発明の効果〕
以」二のように、この発明によれば、 II/Wとマイ
クロ制御により多重化制御の大部分を構成したので、S
/1による多重化への考慮を軽減できるとともに、シス
テムのオーバー・ヘッドを最小限にできる効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例によるサブ側切換すフロー
チャートである。

Claims (1)

    【特許請求の範囲】
  1. 情報処理装置で使用される入出力装置の多重化制御方式
    に於いて上記入出力装置の識別符号を多重化する事を目
    的としたハードウェア及びマイクロ・プログラム制御を
    備え、上記入出力装置の多重化によるソフトウェアの負
    荷増大を解消することを特徴とする入出力装置の多重化
    制御方式。
JP1177609A 1989-07-10 1989-07-10 入出力装置の多重化制御方式 Pending JPH0341541A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1177609A JPH0341541A (ja) 1989-07-10 1989-07-10 入出力装置の多重化制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1177609A JPH0341541A (ja) 1989-07-10 1989-07-10 入出力装置の多重化制御方式

Publications (1)

Publication Number Publication Date
JPH0341541A true JPH0341541A (ja) 1991-02-22

Family

ID=16033999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1177609A Pending JPH0341541A (ja) 1989-07-10 1989-07-10 入出力装置の多重化制御方式

Country Status (1)

Country Link
JP (1) JPH0341541A (ja)

Similar Documents

Publication Publication Date Title
US4941087A (en) System for bumpless changeover between active units and backup units by establishing rollback points and logging write and read operations
US10394672B2 (en) Cluster availability management
KR100250464B1 (ko) 고속병렬컴퓨터의 노드 부트 방법
JPH1153202A (ja) 並列トランザクション処理システム
FI97193C (fi) Menetelmä välitysjärjestelmän moniprosessori-keskusohjausyksikön käyttämiseksi
JPH0341541A (ja) 入出力装置の多重化制御方式
KR950035209A (ko) 수평 분산형 네트워크 시스템 및 멀티 프로세서 시스템
JP2002024048A (ja) 高可用性システム
JP2774675B2 (ja) バスコントローラ
JPS589460B2 (ja) 複合デ−タ処理ユニツト・デ−タ処理装置
JP2815436B2 (ja) 協調分散制御システム
US20050022056A1 (en) Access by distributed computers to a same hardware resource
JPH0281158A (ja) 計算機間プログラムオンライン再配置方式
JPH05292555A (ja) スイッチの制御方法およびスイッチシステム
JP2580557B2 (ja) 分散システムの試験方法および装置
JPS63138848A (ja) 網障害管理方式
JPH0887425A (ja) コンピュータシステム
JPS63114495A (ja) 交換機システムにおける回線状態管理制御方法
JP3167506B2 (ja) 多重処理方式
JPH04280543A (ja) 通信制御装置の予備切替方式
JPH11224243A (ja) システムディスク共有方法
JPH05143505A (ja) 端末制御方法
JPH0713907A (ja) データ転送装置
JPS62278861A (ja) マルチプロセツサシステムにおける機能対応範囲限定フアイル入替処理方式
JPH0325655A (ja) 中央処理装置間制御方式