JPS589460B2 - 複合デ−タ処理ユニツト・デ−タ処理装置 - Google Patents

複合デ−タ処理ユニツト・デ−タ処理装置

Info

Publication number
JPS589460B2
JPS589460B2 JP53138293A JP13829378A JPS589460B2 JP S589460 B2 JPS589460 B2 JP S589460B2 JP 53138293 A JP53138293 A JP 53138293A JP 13829378 A JP13829378 A JP 13829378A JP S589460 B2 JPS589460 B2 JP S589460B2
Authority
JP
Japan
Prior art keywords
data processing
management processor
processing unit
microprocessor
processor function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53138293A
Other languages
English (en)
Other versions
JPS5566049A (en
Inventor
吉藤進
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP53138293A priority Critical patent/JPS589460B2/ja
Publication of JPS5566049A publication Critical patent/JPS5566049A/ja
Publication of JPS589460B2 publication Critical patent/JPS589460B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 本発明は、複合データ処理ユニット・データ処理装置、
特に例えば複数台のマイクロ・プロセッサが1つの全体
処理を夫々分担して実行する如き複合データ処理ユニッ
ト・データ処理装置において、システム状況ディスクリ
プタを各データ処理ユニットに分散保持させると共に各
データ処理ユニットに夫々管理プロセッサ機能を保持さ
せ、健全状態にある1つのデータ処理ユニットを仮の管
理プロセッサとして処理を実行せしめることによって、
データ処理装置全体の信頼性向上をはかった複合データ
処理ユニット・データ処理装置に関するものである。
いわゆるマイクロ・プロセッサが広く利用されるように
なり、複数のマイクロ・プロセッサを並行運転して1つ
の全体処理を機能分担して実行する如き複合データ処理
ユニツト・データ処理装置が考慮されつつある。
このようなデータ処理装置においては、例えば1つのマ
イクロ・プロセッサ#IMPUが例えばデータ入力に関
連した処理を取扱う処理システムAを実行し、他のマイ
クロ・プロセッサ#2MPUが例えばデータ演算処理を
取扱う処理システムBを実行し、更に他の1つのマイク
ロ・プロセッサ#3MPUがデータ出力に関連した処理
を取扱う処理システムCを実行する。
このようなデータ処理装置において、例えばマイクロ・
プロセッサ#IMPUに障害が発生するなどした場合、
全体処理を実行する上で不可欠な処理システムAが実行
されなくなり、全体のダウンに通ずることとなる。
このため、従来第1図図示の如く、各マイクロ・プロセ
ッサ#1MPUないし#3MPUを管理する管理プロセ
ッサSUPをもうけ、全体の処理状況を管理し、上記の
場合例えば処理システムCを中断してマイクロ・プロセ
ッサ#3MPUに処理システムAを実行させるようにす
る。
しかし、この場合、上記管理プロセッサSUP自体に障
害を生じると、全体の管理制御が不能となることから、
第1図図示の如く、一般に管理プロセッサSUPを多重
化することが必要となる。
本発明は、上記の点を解決することを目的としており、
各マイクロ・プロセッサ#IMPUないし#3MPUに
夫々管理プロセッサとしての機能を用意せしめておき、
いずれのマイクロ・プロセッサでもが割当てによって管
理プロセッサとして動作し得るようにし、ハードウエア
を簡単化すると共に装置全体の信頼性を向上することを
目的としている。
そしてそのため、本発明の複合データ処理ユニット・デ
ータ処理装置は、複数台のデータ処理ユニットが夫々個
々の処理システムを実行することによって上記個々の処
理システムを含む全体処理が上記複数台のデータ処理ユ
ニットによって実行される複合データ処理ユニット・デ
ータ処理装置において、上記各データ処理ユニットにシ
ステム状況ディスクリプタを分散保持させると共に上記
各データ処理ユニットに夫々管理プロセッサ機能を保持
させてなり、上記システム状況ディスクリプタは、自己
データ処理ユニットを含む各データ処理ユニットの処理
状況を記述したシステム管理テーブルと、上記全体処理
を実行するに当って必要な処理システムの優先順位を記
述した優先順位テーブルと、当面管理プロセッサ機能を
実行すべく割当てられているデータ処理ユニットの管理
プロセッサ・テーブルとを少なくともそなえ、上記複数
のデータ処理ユニットのうちの健全なデータ処理ユニッ
トの1つが管理プロセッサ機能を実行するよう割当てら
れて処理を実行することを特徴としている。
以下図面を参照しつつ説明する。
第2図は本発明のデータ処理装置における管理プロセッ
サ機能の割当てを説明する説明図、第3図は管理プロセ
ッサ機能を割当てられていないデータ処理ユニットにお
ける状態変更に対処する本発明における動作を説明する
説明図、第4図は管理プロセッサ機能を割当てられてい
るデータ処理ユニットにおける障害に対処する本発明に
おける動作を説明する説明図、第5図は本発明のデータ
処理装置の一実施例構成を示す。
本発明の場合、第1図図示の如き管理プロセッサSUP
として固定的に割付けられたデータ処理ユニット(図示
の場合マイクロ・プロセッサ)が存在せず、第2図図示
の如く複数台のマイクロ・プロセッサ#IMPUないし
#3MPUに夫々管理プロセッサ機能SUPを用意せし
めておく。
そして、健全状態にあるいずれか1つのマイクロ・プロ
セッサ例えば#IMPUをして管理プロセッサ機能を実
行すべく割当てるようにする。
そして該割当てられた状態のもとでは、マイクロ・プロ
セッサ#IMPUは自己が実行する処理システムAと共
に管理プロセッサとしての動作をあわせ実行するように
される。
上記いずれのマイクロ・プロセッサに上記管理プロセッ
サ機能を割当ててもよく、一般には健全な状態にあるマ
イクロ・プロセッサの1つが割当てられるよう予め定め
られていると考えてよい。
即ち、第2図図示の状態においてマイクロ・プロセッサ
#IMPUに障害が発生すると、例えばマイクロ・プロ
セッサ#2MPUが管理プロセッサ機能を行なうように
される。
第3図は、管理プロセッサ機能を割当てられていないデ
ータ処理ユニットにおける状態変更に対処する本発明に
おける動作を説明する説明図を示す。
図中の符号1−1,1−2,1−3は夫々マイクロ・プ
ロセッサ、2−1,2−2,2−3は夫々システム状況
ディスクリプタ、3−1,3−2,3−3は夫々自系カ
レント・システム名情報テーブル、4−1,4−2,4
−3は夫々カレント管理プロセッサ・テーブル、5−1
,5−2,5−3は夫々優先順位テーブル、6−1,6
−2,6−3は夫々システム管理テーブルであって少な
くとも他マイクロ・プロセッサの処理状況例えば実行中
の処理システム名情報や次に管理プロセッサ機能を割当
てられるプロセッサ名情報や第5図を参照して後述する
共用分岐バスの管理情報などを保持するものを表わして
いる。
第3図は、(i)マイクロ・プロセッサ1−1が処理シ
ステムAを実行し、マイクロ・プロセッサ1−2が処理
システムBを実行し、マイクロ・プロセッサ1−3が処
理システムCを実行しており、(ii)管理プロセッサ
機能を割当てられているマイクロ・プロセッサがマイク
ロ・プロセッサ1−1であり、(iii)全体処理を実
行してゆく上で処理システムAの実行が最も高い優先順
位にあり、次いで処理システムBであり、そして処理シ
ステムCである状態を表わしている。
この状態のもとで、マイクロ・プロセッサ1−2におい
て状態変更があると、例えば次のように行なわれる。
(1)マイクロ・プロセッサ1−2は、テーブル4−2
の内容にもとづいて、管理プロセッサ機能を行なってい
るマイクロ・プロセッサ1−1を知る。
(2)マイクロ・プロセッサ1−2は、状態変更をマイ
クロ・プロセッサ1−1に通知する。
(3)マイクロ・プロセッサ1−1は、上記状態変更に
もとづいてテーブル6−1の内容を変更する。
(4)次いでマイクロ・プロセッサ1−1は、上記状態
変更を他マイクロ・プロセッサ1−2や1−3に送信す
る。
(5)マイクロ・プロセッサ1−2や1−3は、該送信
にもとづいて自己のテーブル6−2や6−3の内容を変
更する。
(6)そして、各マイクロ・プロセッサにおける夫夫の
ディスクリプタ2−1ないし2−3の内容一致を確認す
る。
(7)第4図を参照して後述するような障害が例えばマ
イクロ・プロセッサ1−2において発生すると、上記処
理(4)に対応して、マイクロ・プロセッサ1−3はテ
ーブル5−3の内容を調べる。
(8)テーブル5−3において処理システムBが処理シ
ステムCよりも高い優先順位にあることから、マイクロ
・プロセッサ1−3は処理システムCの実行を中断して
処理システムBの実行を行なうように動作する。
このときの状態変更は上記処理(1)ないし(6)と同
様に行なわれる。
第4図は管理プロセッサ機能を割当てられているデータ
処理ユニットにおける障害に対処する本発明における動
作を説明する説明図を示す。
図中の符号1−1ないし1−3.2−1ないし2−3,
3−1ないし3−3.4−1ないし4−3,5−1ない
し5−3,6−1ないし6−3、は夫々第3図に対応し
、7−1ないし7−3は夫々障害監視装置(以下RAC
Aと略す)であって各マイクロ・プロセッサ1−1ない
し1−3に対応して1対1にもうけられるもの、BUS
はRACA間バスを表わしている。
第4図は、第3図図示の場合と同じ状態にある時点で、
マイクロ・プロセッサ1−1に障害が発生したものとし
て表わされている。
各マイクロ・プロセッサに対応してもうけられるRAC
A7−1,7−2,7−3は、夫々例えば1秒間隔で夫
々対応するマイクロ・プロセッサ1−1,1−2,1−
3に対して診断信号を送出し、該診断信号に対応して夫
々のマイクロ・プロセッサから例えば250msec以
内に対応がない場合に当該マイクロ・プロセッサが障害
であるとみなすようにする。
(9)今RACA7−1がマイクロ・プロセッサ1−1
の障害を検出したとすると、該障害発生はRACA7−
1からバスBUSを介して他のRACA7−2や7−3
に通知される。
(10)該障害発生通知にもとづいて、各マイクロ・プ
ロセッサ1−2と1−3とに割込みがかけられる。
そして各マイクロ・プロセッサ1−2と1−3は夫々マ
イクロ・プロセッサ1−1に障害発生を知る。
(11)各マイクロ・プロセッサ1−2と1−3とは、
夫々テーブル4−2と4−3とを調べ、障害マイクロ・
プロセッサ1−1が管理プロセッサ機能をはたしている
ものであることを知り、テーブル6−2や6−3の内容
にもとづいて自己が管理プロセッサ機能をはたすべきか
否かを判定する。
(12)各マイクロ・プロセッサ1−2や1−3は夫夫
、マイクロ・プロセッサ1−2が以後管理プロセッサ機
能を実行すべきことを知り、夫々テーブル4−2と4−
3との内容を更新する。
(13)マイクロ・プロセッサ1−2は、自己が管理プ
ロセッサ機能を実行することから、例えば障害マイクロ
・プロセッサ1−1に対して障害原因を調べるなどの処
理を実行し、この結果を他の健全なマイクロ・プロセッ
サ1−3に通知する。
(14)次いでマイクロ・プロセッサ1−2や1−3は
、テーブル5−2や5−3の内容を調べ、処理システム
Cを実行しているマイクロ・プロセッサが処理システム
Aを引き継ぐべきことを判定する。
(15)これによってマイクロ・プロセッサ1−3は、
現実行中であった処理システムCの処理を中断し、処理
システムAを引き継ぐようにする。
この間の動作の詳細は省略するが、マイクロ・プロセッ
サ1−3による処理システムの変更は、マイクロ・プロ
セッサ1−2が管理プロセッサ機能をはたしているもの
として第3図を参照して説明したと同様に通知される。
第5図は本発明のデータ処理装置の一実施例構成を示す
図中の符号1−1ないし1−3,2−1ないし2−3,
7−1ないし7−3、BUSは夫々第4図に対応し、8
−1ないし8−3は夫々システム・ファイルであって夫
々マイクロ・プロセッサ1−1ないし1−3が実行する
プログラムがロードされて格納されるもの、9Aは処理
システムA用チェック・ポイント・ファイルであって処
理システムAの処理の進行に対応して進行状況をチェッ
ク・ポイントとして格納するもの、10Aは処理システ
ムA用データ・ファイル、11−1ないし11−3は夫
々データ・バスであってマイクロ・プロセッサ1−1な
いし1−3に対応して存在するユニット対応データ・バ
ス、13A,13B,13C,13D,・・・は夫々共
用分岐バス、14はシステムMTファイルであって処理
システムA,B,Cなどが退避されて格納されているも
の、12−1A,12−1B,・・・12−3Dは夫夫
切換スイッチ手段を表わしている。
マイクロ・プロセッサ1−1が処理システムAを実行す
るものとするとき、RACA7−1の制御のもとて切換
スイッチ手段12−1Dがオンされ、マイクロ・プロセ
ッサ1−1によってシステムMTファイル14から処理
システムAがシステム・ファイル8−1にロードされて
保持される。
他のマイクロ・プロセッサ1−2や1−3についても同
様であると考えてよい。
マイクロ・プロセッサ1−1が処理システムAを実行し
ている間、切換スイッチ手段12−1Aはオンされてお
り、マイクロ・プロセッサ1−1はシステム・ファイル
8−1から命令をフエツチして実行し、必要に応じてデ
ータをデータ・ファイル10Aにライトしまたデータ・
ファイル10Aからリードする。
処理システムAの実行が所定のチェック・ポイントに達
する都度、実行の進捗状態がチェック・ポイント・ファ
イル9Aにセットされて必要に応じて生じるかも知れな
いシステム・リカバリに備える。
上記マイクロ・プロセッサ1−2や1−3の実行も同様
であると考えてよい。
各RACA7−1,7−2,7−3は、上述の如く例え
ば1秒間隔で夫々対応するマイクロ・プロセッサ1−1
.1−2.1−3に対して診断信号を発し、障害発生を
監視している。
そして、第4図を参照して説明した如く、今管理プロセ
ツサ機能をはたしているマイクロ・プロセッサ1−1に
おいて障害が発生すると、RACA7−1はバスBUS
を介して各RACA7−2や7−3に通知する。
これによって上述の如く、マイクロ・プロセッサ1−2
が管理プロセッサ機能を引き継ぐようにされる。
第4図を参照して説明した如く、マイクロ・プロセッサ
1−3が、現に実行している処理システムCを中断して
処理システムAを実行する場合には例えば次のように行
なわれる。
即ち、マイクロ・プロセッサ1−3は、必要に応じて図
示を省略した処理システムC用チェック・ポイント・フ
ァイル9Cに処理の進捗状態を書込み、切換スイッチ手
段12−3Cをオフし、切換スイッチ手段12−3Dを
オンする。
そして、システムMTファイル14から処理システムA
をシステム・ファルル8−3にロードする。
次いで切換スイッチ手段12−3Dをオフして12−3
Aをオンし、チェック・ポイント・ファイル9Aから処
理システムAの状況をリカバリした上で、以後処理シス
テムAを実行する。
以上説明した如く、本発明によれば、データ処理ユニッ
トが夫々、いつでも管理プロセッサ機能を実行し得るよ
う構成され、かつディスクリプクによって各処理システ
ムの進行状況やどのデータ処理ユニットが現に管理プロ
セッサ機能をはたしているかの状況を独立に知ることが
できる。
そして、管理プロセッサ機能をはたしているデータ処理
ユニットに障害が発生すると、ディスクリプタの内容に
もとづいて健全状態にあるデータ処理ユニットが管理プ
ロセッサ機能を引き継ぐことが可能となる。
したがって、データ処理装置全体の信頼性が向上されか
つハードウエア構成が簡単化される。
なお、RAC#ま信頼性を保つために可能な限り簡単化
されたハードウエア回路によって構成され、また必要に
応じて各チェック・ポイント・ファイル9Aなどやデー
タ・ファイル10Aなどは夫々2重化されたり、あるい
は2つの共用分岐バスに接続可能に構成される。
【図面の簡単な説明】
第1図は管理プロセッサを別置した複合データ処理ユニ
ット・データ処理装置を説明する説明図、第2図は本発
明のデータ処理装置における管理プロセッサ機能の割当
てを説明する説明図、第3図は管理プロセッサ機納を割
尚てられていないデータ処理ユニットにおける状態変更
に対処する本発明における動作を説明する説明図、第4
図は管理プロセッサ機能を割当てられているデータ処理
ユニットにおける障害に対処する本発明における動作を
説明する説明図、第5図は本発明のデータ処理装置の一
実施例構成を示す。 図中、1−1ないし1−3は夫々データ処理ユニット、
2−1ないし2−3は夫々ディスクリプタ、3−1ない
し3−3は夫々自系カレント・システム名情報テーブル
、4−1ないし4−3は夫夫カレント管理プロセッサ・
テーブル、5−1ないし5−3は夫々優先順位テーブル
、6−1ないし6−3は夫々システム管理テーブル、7
−1ないし7−3は夫々障害監視装置、8−1ないし8
−3は夫々システム・ファイル、9Aは処理システムA
用チェック・ポイント・ファイル、10Aは処理システ
ムA用データ・ファイル、11−1ないし11−3は夫
々ユニット対応データ・バス12−1Aないし12−3
Dは夫々切換スイッチ手段、13A,13B,・・・は
夫々共用分岐バス、14はシステムMTファイルを表わ
す。

Claims (1)

  1. 【特許請求の範囲】 1 複数台のデータ処理ユニットが夫々個々の処理シス
    テムを実行することによって上記個々の処理システムを
    含む全体処理が上記複数台のデータ処理ユニットによっ
    て実行される複合データ処理ユニット・データ処理装置
    において、上記各データ処理ユニットにシステム状況デ
    ィスクリプタを分散保持させると共に上記各データ処理
    ユニットに夫々管理プロセッサ機能を保持させてなり、
    上記システム状況ディスクリプタは、自己データ処理ユ
    ニットを含む各データ処理ユニットの処理状況を記述し
    たシステム管理テーブルと、上記全体処理を実行するに
    当って必要な処理システムの優先順位を記述した優先順
    位テーブルと、当面管理プロセッサ機能を実行すべく割
    当てられているデータ処理ユニットの管理プロセッサ・
    テーブルとを少なくともそなえ、上記複数のデータ処理
    ユニットのうちの健全なデータ処理ユニットの1つが管
    理プロセッサ機能を実行するよう割当てられて処理を実
    行することを特徴とする複合データ処理ユニット・デー
    タ処理装置。 2 上記管理プロセッサ機能を実行するよう割当てられ
    たデータ処理装置に障害を生じたとき、他の健全なデー
    タ処理ユニットが上記管理プロセツサ機能を実行するよ
    う処理を引き継ぐことを特徴とする特許請求の範囲第1
    項記載の複合データ処理ユニット・データ処理装置。 3 上記各データ処理ユニットに対応して、少なくとも
    障害監視機能をもつ障害監視装置がもうけられ、該障害
    監視装置相互間で障害通報を行なうことを特徴とする特
    許請求の範囲第1項または第2項記載の複合データ処理
    ユニット・データ処理装置。
JP53138293A 1978-11-09 1978-11-09 複合デ−タ処理ユニツト・デ−タ処理装置 Expired JPS589460B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53138293A JPS589460B2 (ja) 1978-11-09 1978-11-09 複合デ−タ処理ユニツト・デ−タ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53138293A JPS589460B2 (ja) 1978-11-09 1978-11-09 複合デ−タ処理ユニツト・デ−タ処理装置

Publications (2)

Publication Number Publication Date
JPS5566049A JPS5566049A (en) 1980-05-19
JPS589460B2 true JPS589460B2 (ja) 1983-02-21

Family

ID=15218493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53138293A Expired JPS589460B2 (ja) 1978-11-09 1978-11-09 複合デ−タ処理ユニツト・デ−タ処理装置

Country Status (1)

Country Link
JP (1) JPS589460B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH037457B2 (ja) * 1983-06-15 1991-02-01 Setochi Kinmo Shoko Kk
JPH037458B2 (ja) * 1983-05-30 1991-02-01 Setochi Kinmo Shoko Kk

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57121750A (en) * 1981-01-21 1982-07-29 Hitachi Ltd Work processing method of information processing system
JPS58186834A (ja) * 1982-04-27 1983-10-31 Toshiba Corp 分散処理システムのバツクアツプ方式
KR100323255B1 (ko) 1996-06-20 2002-03-08 아끼구사 나오유끼 업무인계시스템
JP2006323526A (ja) * 2005-05-17 2006-11-30 Fujitsu Ltd クラスタ管理プログラム、該プログラムを記録した記録媒体、クラスタ管理方法、ノード、およびクラスタ
JP7380403B2 (ja) * 2020-04-27 2023-11-15 富士通株式会社 情報処理装置及び連携方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH037458B2 (ja) * 1983-05-30 1991-02-01 Setochi Kinmo Shoko Kk
JPH037457B2 (ja) * 1983-06-15 1991-02-01 Setochi Kinmo Shoko Kk

Also Published As

Publication number Publication date
JPS5566049A (en) 1980-05-19

Similar Documents

Publication Publication Date Title
US11755435B2 (en) Cluster availability management
US4941087A (en) System for bumpless changeover between active units and backup units by establishing rollback points and logging write and read operations
US3833798A (en) Data processing systems having multiplexed system units
JPS589460B2 (ja) 複合デ−タ処理ユニツト・デ−タ処理装置
JP3050322B2 (ja) データ等価方法および計算機システム
JPS605028B2 (ja) 複合デ−タ処理ユニツト・デ−タ処理装置
JPS6112580B2 (ja)
JPS59161743A (ja) 構成切替方式
DK157634B (da) Tokanals-mikrodatamatkoblingsenhed, navnlig til jernbanesikringsanlaeg
JPS6113627B2 (ja)
JPH0427239A (ja) Lan接続装置の制御方法
JPH0430245A (ja) マルチプロセッサ制御方式
JPH0275055A (ja) 多重計算機システムの主系,従系切換方法
JPS60134352A (ja) 二重化バス制御装置
JP3055906B2 (ja) 緊急動作方式
JPH08328989A (ja) 入出力制御装置の管理方式
JPH07114521A (ja) マルチマイクロコンピュータシステム
JPS5854470A (ja) 多重系電子計算機システム構成制御方式
JP3503287B2 (ja) データサーバ
JPH02188842A (ja) ロック制御付情報処理システム
JPH07141303A (ja) 並列計算機
JPH07250129A (ja) 伝送システム
JPH02242467A (ja) マルチプロセッサ・システムにおけるファイル入替え制御方式
JPH01286049A (ja) 情報処理システム
JPS62106549A (ja) マルチプロセツサ・システム