JP2905259B2 - システム構成変更制御方式 - Google Patents
システム構成変更制御方式Info
- Publication number
- JP2905259B2 JP2905259B2 JP11873090A JP11873090A JP2905259B2 JP 2905259 B2 JP2905259 B2 JP 2905259B2 JP 11873090 A JP11873090 A JP 11873090A JP 11873090 A JP11873090 A JP 11873090A JP 2905259 B2 JP2905259 B2 JP 2905259B2
- Authority
- JP
- Japan
- Prior art keywords
- cluster
- configuration
- time
- configuration change
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Multi Processors (AREA)
Description
【発明の詳細な説明】 ［概 要］ 複数のクラスタがシステム記憶装置を共有する全体の
システムでのシステム構成変更制御方式に関し、 従来、システム中の二つのクラスタ間で通信中に、他
のクラスタにより通信中の一方のクラスタを切り離す際
には、通信中の他方のクラスタにおいてインタフェース
が切れることによるマシンチェックが発生しシステムが
停止していた問題の解決を目的とし、 システム記憶装置中にシステム構成変更指示を一時保
留する回路と、保留時間を計測する回路を設け、切り離
し対象となるクラスタが他のクラスタとオペレーション
実行中でなければ無条件で構成制御レジスタの内容を書
き替える手段と、切り離し対象となるクラスタがオペレ
ーション実行中であれば構成変更指示を一時保留し、オ
ペレーション終了時かまたは保留時間が規定の値を越え
た場合に構成制御レジスタを書き替える手段を設けて構
成する。
システムでのシステム構成変更制御方式に関し、 従来、システム中の二つのクラスタ間で通信中に、他
のクラスタにより通信中の一方のクラスタを切り離す際
には、通信中の他方のクラスタにおいてインタフェース
が切れることによるマシンチェックが発生しシステムが
停止していた問題の解決を目的とし、 システム記憶装置中にシステム構成変更指示を一時保
留する回路と、保留時間を計測する回路を設け、切り離
し対象となるクラスタが他のクラスタとオペレーション
実行中でなければ無条件で構成制御レジスタの内容を書
き替える手段と、切り離し対象となるクラスタがオペレ
ーション実行中であれば構成変更指示を一時保留し、オ
ペレーション終了時かまたは保留時間が規定の値を越え
た場合に構成制御レジスタを書き替える手段を設けて構
成する。
［産業上の利用分野］ 本発明は、複数のクラスタがシステム記憶装置を共有
する全体システムにおけるシステム構成変更制御方式に
関し、特にシステム中の二つのクラスタ間での通信等の
オペレーション中に一方のクラスタをシステムから切り
離す際に、マシンチェックを検出することなく処理を継
続し得るシステム変更制御方式に関する。
する全体システムにおけるシステム構成変更制御方式に
関し、特にシステム中の二つのクラスタ間での通信等の
オペレーション中に一方のクラスタをシステムから切り
離す際に、マシンチェックを検出することなく処理を継
続し得るシステム変更制御方式に関する。
［従来の技術］ 第３図はシステム記憶装置を共有するシステムの構成
を示す図であり、301,302はシステム記憶装置（SSU:SYS
TEM STORAGE UNIT）、303,304,305,306はシステム記憶
装置（SSU）に接続される各システム（「クラスタ」と
も呼ぶ）、304a,302aはSSIGP（SYSTEM SIGNAL PROCESSO
R）回路、303a,304a,305a,306aは各クラスタ内のメモリ
コントロールユニット（MCU−Ａ〜MCU−Ｄ）、303b,304
b,305b,306bは各クラスタ内の主記憶装置（MSU（０）〜
MSU（３））303C,304c,305c,306cは各クラスタ内の中央
処理装置（CPU（０）〜CPU（３））、303d,304d,305d,3
06dは各クラスタ内のチャネルプロセッサ（CHP）を表わ
している。
を示す図であり、301,302はシステム記憶装置（SSU:SYS
TEM STORAGE UNIT）、303,304,305,306はシステム記憶
装置（SSU）に接続される各システム（「クラスタ」と
も呼ぶ）、304a,302aはSSIGP（SYSTEM SIGNAL PROCESSO
R）回路、303a,304a,305a,306aは各クラスタ内のメモリ
コントロールユニット（MCU−Ａ〜MCU−Ｄ）、303b,304
b,305b,306bは各クラスタ内の主記憶装置（MSU（０）〜
MSU（３））303C,304c,305c,306cは各クラスタ内の中央
処理装置（CPU（０）〜CPU（３））、303d,304d,305d,3
06dは各クラスタ内のチャネルプロセッサ（CHP）を表わ
している。
本例は、４台のクラスタ303〜306が、２台のシステム
記憶装置（SSU（０）、SSU（１）301,302を共有する全
体システム（SCMP:SYSTEM COUPLED MULTIPROCESSOR）の
例である。
記憶装置（SSU（０）、SSU（１）301,302を共有する全
体システム（SCMP:SYSTEM COUPLED MULTIPROCESSOR）の
例である。
このシステム記憶装置（SSU）は複数のクラスタの主
記憶装置（MSU）との間で高速のデータ転送を行なう大
容量半導体記憶装置であり、該システム記憶装置（SS
U）は記憶装置の階層上、主記憶装置（MSU）と直接アク
セス記憶装置（DASD）の中間に位置するものである。
記憶装置（MSU）との間で高速のデータ転送を行なう大
容量半導体記憶装置であり、該システム記憶装置（SS
U）は記憶装置の階層上、主記憶装置（MSU）と直接アク
セス記憶装置（DASD）の中間に位置するものである。
また、SCMPの各クラスタはそれぞれ独立しており、一
つのクラスタに障害が生じた場合には待機中の他のクラ
スタが交代し、システムダウンを生じないように構成さ
れている。
つのクラスタに障害が生じた場合には待機中の他のクラ
スタが交代し、システムダウンを生じないように構成さ
れている。
さらに、SCMPにおいては、SSIGP回路により、システ
ム記憶装置（SSU）を介したクラスタ間通信が可能なよ
うに構成されるとともに、あるクラスタから他のクラス
タの制御が行なわれ、その中の構成制御に関する命令に
よりシステムの構成変更も可能なようになっている。
ム記憶装置（SSU）を介したクラスタ間通信が可能なよ
うに構成されるとともに、あるクラスタから他のクラス
タの制御が行なわれ、その中の構成制御に関する命令に
よりシステムの構成変更も可能なようになっている。
［発明が解決しようとする課題］ 以上説明したSCMPにおいて、システム中のあるクラス
タの障害発生時に該クラスタを待機クラスタに高速切替
えを行なう機能（「高速ホットスタンバイ」と呼ばれ
る）が必須とされるため、システム停止を伴わない高速
なシステム構成変更が必要である。
タの障害発生時に該クラスタを待機クラスタに高速切替
えを行なう機能（「高速ホットスタンバイ」と呼ばれ
る）が必須とされるため、システム停止を伴わない高速
なシステム構成変更が必要である。
しかしながら、システム構成変更により、クラスタ間
通信の途中で、送信側クラスタが切り離される状態がお
こると、受信側クラスタにおいてマシンチェックが発生
しシステムが停止してしまう。
通信の途中で、送信側クラスタが切り離される状態がお
こると、受信側クラスタにおいてマシンチェックが発生
しシステムが停止してしまう。
例えば、今、クラスタＡ、クラスタＢ、クラスタＣが
あり、クラスタＡとクラスタＢがSSIGP回路を介してク
ラスタ間通信を行なっているとする。その間にクラスタ
Ｃが、クラスタＢの異常状態を検出すると、クラスタＣ
はクラスタＢの切り離しのための構成変更命令を発行
し、クラスタＢに関する構成制御レジスタ（CFR）から
の接続信号をオフ（OFF）にする。そのためSSIGP回路は
通信経路を切断し、それによりクラスタＡでは通信が中
断し、マシンチェックが発生する。
あり、クラスタＡとクラスタＢがSSIGP回路を介してク
ラスタ間通信を行なっているとする。その間にクラスタ
Ｃが、クラスタＢの異常状態を検出すると、クラスタＣ
はクラスタＢの切り離しのための構成変更命令を発行
し、クラスタＢに関する構成制御レジスタ（CFR）から
の接続信号をオフ（OFF）にする。そのためSSIGP回路は
通信経路を切断し、それによりクラスタＡでは通信が中
断し、マシンチェックが発生する。
このことは、一つのクラスタの障害が複数クラスタの
ダウンにつながってしまうことを意味する。
ダウンにつながってしまうことを意味する。
以上、この状況について第４図を用いてより詳細に説
明する。
明する。
すなわち、第４図はSSIGP回路について説明する図で
あり、SSIGP回路をブロック図で示したものであり、401
はSSIGP回路中の各クラスタごとの入力回路部、402は構
成制御レジスタ（CFR）からのクラスタＡの接続信号を
保持するラッチ回路、403はレジスタ、404a,404b,404c
はラッチ回路、405は同期回路、406はプライオリティ回
路、407は同期回路、408はSSIGP回路中の各クラスタご
との出力回路部、409,410はレジスタファイルを表わし
ている。
あり、SSIGP回路をブロック図で示したものであり、401
はSSIGP回路中の各クラスタごとの入力回路部、402は構
成制御レジスタ（CFR）からのクラスタＡの接続信号を
保持するラッチ回路、403はレジスタ、404a,404b,404c
はラッチ回路、405は同期回路、406はプライオリティ回
路、407は同期回路、408はSSIGP回路中の各クラスタご
との出力回路部、409,410はレジスタファイルを表わし
ている。
第４図において他のクラスタから送られたデータ（図
中の信号“SSIGP−MCU−OUT"）はレジスタ403に受け取
られる。受け取られたデータがリクエスト（REQUEST）
であったならば、その内容がラッチ回路404a,404b,404c
に保持される。
中の信号“SSIGP−MCU−OUT"）はレジスタ403に受け取
られる。受け取られたデータがリクエスト（REQUEST）
であったならば、その内容がラッチ回路404a,404b,404c
に保持される。
保持されたデータは、各クラスタのクロック信号に同
期しているため、同期回路405を介してシステム記憶装
置（SSU）のクロック信号に同期させる。
期しているため、同期回路405を介してシステム記憶装
置（SSU）のクロック信号に同期させる。
そして、プライオリティ回路406により、各リクエス
トのうち優先度の高い一本が選ばれる。
トのうち優先度の高い一本が選ばれる。
各クラスタへのリクエストが受け付けられた事の報告
は、同期回路407の回路により再び各クラスタのクロッ
クに同期され、出力回路部408を通して行なわれる。
は、同期回路407の回路により再び各クラスタのクロッ
クに同期され、出力回路部408を通して行なわれる。
なお、SSIGP回路は受け付けられたリクエストが終了
するか、時間監視によりタイムオーバになるまで当該ク
ラスタに占有される。
するか、時間監視によりタイムオーバになるまで当該ク
ラスタに占有される。
また、クラスタ間通信の通信データはレジスタファイ
ル409へと送られ、SSUクロックに同期される。
ル409へと送られ、SSUクロックに同期される。
通信データはMCUディサイダー（TMCU_DECIDER）によ
り修飾を受け、レジスタファイル410により相手クラス
タのクロックに同期され送信される。
り修飾を受け、レジスタファイル410により相手クラス
タのクロックに同期され送信される。
以上のようなSSIGP回路において、オペレーションの
対象となるクラスタは、構成制御レジスタ（CFR）から
の接続信号がオン（ON）の時に有効である。
対象となるクラスタは、構成制御レジスタ（CFR）から
の接続信号がオン（ON）の時に有効である。
従って、SSIGPオペレーションの途中でのシステム構
成変更指示は通信中のクラスタでマシンチェックを発生
させシステム停止を生じさせる恐れがある。
成変更指示は通信中のクラスタでマシンチェックを発生
させシステム停止を生じさせる恐れがある。
本発明は上記問題点に鑑みなされたものであり、二つ
のクラスタ間での通信等のオペレーション中に、システ
ム構成変更指示により一方のクラスタが切り離された場
合にも、ハード障害を検出せずに処理の継続を可能とす
るシステム構成変更制御方式を提供するとこを目的とす
る。
のクラスタ間での通信等のオペレーション中に、システ
ム構成変更指示により一方のクラスタが切り離された場
合にも、ハード障害を検出せずに処理の継続を可能とす
るシステム構成変更制御方式を提供するとこを目的とす
る。
［課題を解決するための手段］ 本発明によれば、上述の目的は前記特許請求の範囲に
記載した手段により達成される。
記載した手段により達成される。
すなわち、本発明は、中央処理装置、チャネルのデー
タ転送を制御するチャネル処理装置、主記憶装置、およ
び各処理装置の主記憶アクセスの制御並びに中央処理装
置とチャネル処理装置のインタフェースを制御する記憶
制御装置等から構成されるクラスタの複数個が１または
２以上のシステム記憶装置を共有する全体システムであ
って、上記各クラスタはシステム記憶装置を介して相互
に通信可能であり、かつシステム記憶装置中にはシステ
ム全体の構成を制御する構成制御レジスタを有し、各ク
ラスタは上記構成制御レジスタの内容を書き替えて他の
クラスタの切り離し制御を行ない得るよう構成された全
体システムのシステム構成変更制御方式において、 システム記憶装置中に、各クラスタからのシステム構
成変更指示を一時保留する回路と、システム構成変更指
示の一時保留時間を計測し規定の時間を越えたか否かを
監視する時間監視回路を設け、 システム中の一つのクラスタを他のクラスタからのシ
ステム構成変更指示により切り離す際には、切り離し対
象となるクラスタが、他のクラスタとの間でオペレーシ
ョン実行中でなければ、保留時間を計測することなくシ
ステム記憶装置中の構成制御レジスタの内容を書き替え
る第一の手段と、切り離し対象となるクラスタが他のク
ラスタとオペレーション実行中であれば構成変更指示の
内容を一時保留すると共に、時間監視回路による保留時
間の計測を開始する第二の手段と、時間計測が規定の値
に達する前に、実行中のオペレーションが終了した場合
には、上記一時保留した構成変更指示の内容を構成制御
レジスタに設定する第三の手段と、時間計測値が規定の
値を越えても実行中のオペレーションが終了しない場合
には、その時点で上記一時保留された構成変更指示の内
容を構成制御レジスタに設定する第四の手段とを設けた
システム構成変更制御方式である。
タ転送を制御するチャネル処理装置、主記憶装置、およ
び各処理装置の主記憶アクセスの制御並びに中央処理装
置とチャネル処理装置のインタフェースを制御する記憶
制御装置等から構成されるクラスタの複数個が１または
２以上のシステム記憶装置を共有する全体システムであ
って、上記各クラスタはシステム記憶装置を介して相互
に通信可能であり、かつシステム記憶装置中にはシステ
ム全体の構成を制御する構成制御レジスタを有し、各ク
ラスタは上記構成制御レジスタの内容を書き替えて他の
クラスタの切り離し制御を行ない得るよう構成された全
体システムのシステム構成変更制御方式において、 システム記憶装置中に、各クラスタからのシステム構
成変更指示を一時保留する回路と、システム構成変更指
示の一時保留時間を計測し規定の時間を越えたか否かを
監視する時間監視回路を設け、 システム中の一つのクラスタを他のクラスタからのシ
ステム構成変更指示により切り離す際には、切り離し対
象となるクラスタが、他のクラスタとの間でオペレーシ
ョン実行中でなければ、保留時間を計測することなくシ
ステム記憶装置中の構成制御レジスタの内容を書き替え
る第一の手段と、切り離し対象となるクラスタが他のク
ラスタとオペレーション実行中であれば構成変更指示の
内容を一時保留すると共に、時間監視回路による保留時
間の計測を開始する第二の手段と、時間計測が規定の値
に達する前に、実行中のオペレーションが終了した場合
には、上記一時保留した構成変更指示の内容を構成制御
レジスタに設定する第三の手段と、時間計測値が規定の
値を越えても実行中のオペレーションが終了しない場合
には、その時点で上記一時保留された構成変更指示の内
容を構成制御レジスタに設定する第四の手段とを設けた
システム構成変更制御方式である。
［作 用］ 本発明のシステム構成変更制御方式においては、例え
ば、システム中の二つのクラス間で通信等のオペレーシ
ョン中に、それら以外の他のクラスタによる障害検出か
らの構成変更指示により、通信中の一方のクラスタがシ
ステムから切り離されるような場合にも、マシンチェッ
ク（「ハードウェア障害」とみなされる）を発生させな
いことを目的としている。
ば、システム中の二つのクラス間で通信等のオペレーシ
ョン中に、それら以外の他のクラスタによる障害検出か
らの構成変更指示により、通信中の一方のクラスタがシ
ステムから切り離されるような場合にも、マシンチェッ
ク（「ハードウェア障害」とみなされる）を発生させな
いことを目的としている。
そのため、システム記憶装置中の構成制御レジスタの
内容を書き替えシステム構成を変更するに際して、 （１） 各クラスタからのシステム構成制御変更指示の
内容を一時保留する回路、 （２） 保留時間を計測し規定の時間を越えたか否かを
監視する時間監視回路を設けて置き、 そして、システム中のあるクラスタを他のクラスタか
らのシステム構成変更指示により切り離す際には、 切り離し対象となるクラスタがオペレーション実行中
でなければ時間計測を行なわずに、構成制御レジスタの
内容を更新する。
内容を書き替えシステム構成を変更するに際して、 （１） 各クラスタからのシステム構成制御変更指示の
内容を一時保留する回路、 （２） 保留時間を計測し規定の時間を越えたか否かを
監視する時間監視回路を設けて置き、 そして、システム中のあるクラスタを他のクラスタか
らのシステム構成変更指示により切り離す際には、 切り離し対象となるクラスタがオペレーション実行中
でなければ時間計測を行なわずに、構成制御レジスタの
内容を更新する。
オペレーション実行中であれば、構成変更指示の内容
を一時的に保持し、時間監視回路による時間計測を開始
する。
を一時的に保持し、時間監視回路による時間計測を開始
する。
時間計測が一定値に達する前に実行中のオペレーショ
ンが終了すると、次のオペレーションを開始するまでの
間に、一時的に保持している構成変更指示の内容を構成
制御レジスタにセットし、処理を終了する。
ンが終了すると、次のオペレーションを開始するまでの
間に、一時的に保持している構成変更指示の内容を構成
制御レジスタにセットし、処理を終了する。
時間計測が一定値を越えても実行中のオペレーション
が終了しなければ、オペレーションの正常終了が不可で
あると判断し、その時点で同様に構成制御レジスタを更
新する。
が終了しなければ、オペレーションの正常終了が不可で
あると判断し、その時点で同様に構成制御レジスタを更
新する。
このように、システム構成変更を行なうに際して、で
きるだけクラスタ間のオペレーションの空き時間にシス
テム構成変更を行なうことにより、ハードウェア障害検
出の確率を低くすることができる。
きるだけクラスタ間のオペレーションの空き時間にシス
テム構成変更を行なうことにより、ハードウェア障害検
出の確率を低くすることができる。
［実施例］ 以下、本発明の一実施例について説明する。
第１図は本発明の一実施例を示す図であり、101は外
部の構成変更指示を保持するレジスタ（CFR（１））、1
02はラッチ回路、103は構成制御レジスタ（CFR
（２））、104はデータ比較回路（ｃ）、105は時間監視
用のカウンタ回路を表わしている。
部の構成変更指示を保持するレジスタ（CFR（１））、1
02はラッチ回路、103は構成制御レジスタ（CFR
（２））、104はデータ比較回路（ｃ）、105は時間監視
用のカウンタ回路を表わしている。
すなわち、ラッチ回路102はレジスタ101からの構成変
更指示を一時的に保持する回路であり、該ラッチ回路10
2の内容が構成制御レジスタ103に伝達される。比較回路
104はラッチ回路102と構成制御レジスタ103の内容を比
較する回路であり、カウンタ回路105は時間監視用の回
路である。
更指示を一時的に保持する回路であり、該ラッチ回路10
2の内容が構成制御レジスタ103に伝達される。比較回路
104はラッチ回路102と構成制御レジスタ103の内容を比
較する回路であり、カウンタ回路105は時間監視用の回
路である。
SSIGPオペレーションは構成制御レジスタ103の内容に
従って実行される。
従って実行される。
SSIGPオペレーション実行中に構成変更命令がある
と、その指示内容は一時的にラッチ回路102に保持され
る。
と、その指示内容は一時的にラッチ回路102に保持され
る。
データ比較回路104からの信号ａは、ラッチ回路102と
構成制御レジスタ103の内容が異なっている時にオン（O
N）になり、次に実行されるSSIGPオペレーションを保留
にする。
構成制御レジスタ103の内容が異なっている時にオン（O
N）になり、次に実行されるSSIGPオペレーションを保留
にする。
カウンタ回路105は、データ比較回路104からの信号が
オン（ON）の時に時間監視を開始する。そして、カウン
タ回路105からの信号ｂは、時間監視を始めてから一定
時間が過ぎた時にオン（ON）になる。
オン（ON）の時に時間監視を開始する。そして、カウン
タ回路105からの信号ｂは、時間監視を始めてから一定
時間が過ぎた時にオン（ON）になる。
この信号がオン（ON）になると、SSIGPオペレーショ
ン中であっても構成制御レジスタ103の内容をラッチ回
路102の内容に書き替える。
ン中であっても構成制御レジスタ103の内容をラッチ回
路102の内容に書き替える。
以上の動作を、第２図の実施例の動作説明のためのタ
イムチャートにより、より詳細に説明する。
イムチャートにより、より詳細に説明する。
すなわち、第２図（ａ）に示すオペレーション中での
構成変更の場合において、レジスタ101が送ってきた構
成変更指示が、クラスタ間通信等のオペレーションと重
なった場合は、信号“＋OPERATINO_BUSY"がオン（ON）
になっているため、変更内容を前段のラッチ回路102に
保持するのみで（信号“＋ONLINE_CLUSTER_PRE"の実線
部はラッチ回路102の内容が変更前のデータであること
を示し、破線部が新たな変更指示を保持した状態を示
す）、後段のラッチ、すなわち構成制御レジスタ103に
は変更内容は受け取られない。
構成変更の場合において、レジスタ101が送ってきた構
成変更指示が、クラスタ間通信等のオペレーションと重
なった場合は、信号“＋OPERATINO_BUSY"がオン（ON）
になっているため、変更内容を前段のラッチ回路102に
保持するのみで（信号“＋ONLINE_CLUSTER_PRE"の実線
部はラッチ回路102の内容が変更前のデータであること
を示し、破線部が新たな変更指示を保持した状態を示
す）、後段のラッチ、すなわち構成制御レジスタ103に
は変更内容は受け取られない。
従って、構成制御レジスタ103への書き替えはこの時
点では行なわれず、オペレーションは継続実行される。
点では行なわれず、オペレーションは継続実行される。
そして、データ比較回路104からの信号“＋CFR_UNMAT
CH"により次のオペレーションの開始を一時停止させ、
現在実行中のオペレーションの終了時に構成制御レジス
タ103の内容を書き替える（信号“＋ONLINE_CLUCTER"の
破線部分が内容が書き替わった状態を示す）。
CH"により次のオペレーションの開始を一時停止させ、
現在実行中のオペレーションの終了時に構成制御レジス
タ103の内容を書き替える（信号“＋ONLINE_CLUCTER"の
破線部分が内容が書き替わった状態を示す）。
また、オペレーションが長時間継続し終了しない場合
には、第２図（ｃ）のオペレーション中に構成変更があ
り規定時間を過ぎた場合のタイムチャートに示されるよ
うに、第１図中の時間監視用のカウンタ回路105によ
り、一定の時間が過ぎると信号“TIME_OUT"がオン（O
N）になり、その時点で強制的に構成制御レジスタ103の
内容を書き替える。
には、第２図（ｃ）のオペレーション中に構成変更があ
り規定時間を過ぎた場合のタイムチャートに示されるよ
うに、第１図中の時間監視用のカウンタ回路105によ
り、一定の時間が過ぎると信号“TIME_OUT"がオン（O
N）になり、その時点で強制的に構成制御レジスタ103の
内容を書き替える。
また、構成変更指示がオペレーションと重ならなかっ
た場合は、第２図（ｂ）に示すように構成変更指示がな
された時点で構成制御レジスタ103の内容を書き替え
る。
た場合は、第２図（ｂ）に示すように構成変更指示がな
された時点で構成制御レジスタ103の内容を書き替え
る。
［発明の効果］ 以上説明したごとく、本発明によれば、SCMPを構成す
る複数のクラスタ中の、例えば、クラスタA,B,Cにおい
て、クラスタＡがクラスタＢとのオペレーションを行な
っている際に、クラスタＣが構成変更を指示して一方の
クラスタを切り離すというような場合に、ハード障害を
検出せずに処理の継続を行なうことができ、SCMPとして
の高信頼性化が図れる。
る複数のクラスタ中の、例えば、クラスタA,B,Cにおい
て、クラスタＡがクラスタＢとのオペレーションを行な
っている際に、クラスタＣが構成変更を指示して一方の
クラスタを切り離すというような場合に、ハード障害を
検出せずに処理の継続を行なうことができ、SCMPとして
の高信頼性化が図れる。
第１図は本発明の一実施例を示す図、第２図は実施例の
動作説明のためのタイムチャートを示す図、第３図はシ
ステム記憶装置を共有するシステムの構成を示す図、第
４図はSSIGP回路について説明する図である。 101……レジスタ（CFR（１））、102……ラッチ回路、1
03……構成制御レジスタ（CFR（２））、104……データ
比較回路（ｃ）、105……時間監視用のカウンタ回路、3
01,302……システム記憶装置（SSU）、301a,302a……SS
IGP回路、303,304,305,306……システム中の各クラス
タ、303a,304a,305a,306a……メモリコントロールユニ
ット（MCU）、303b,304b,305b,306b……主記憶装置（MS
U）、303c,304c,305c,306c……中央処理装置（CPU）、3
03d,304d,305d,306d……チャネルプロセッサ（CHP）、4
01……SSIGP回路中の各クラスタごとの入力回路部、402
……ラッチ回路、403……レジスタ、404a,404b,404c…
…ラッチ回路、405,407……同期回路、406……プライオ
リティ回路、408……SSIGP回路中の各クラスタごとの出
力回路部、409,410……レジスタファイル
動作説明のためのタイムチャートを示す図、第３図はシ
ステム記憶装置を共有するシステムの構成を示す図、第
４図はSSIGP回路について説明する図である。 101……レジスタ（CFR（１））、102……ラッチ回路、1
03……構成制御レジスタ（CFR（２））、104……データ
比較回路（ｃ）、105……時間監視用のカウンタ回路、3
01,302……システム記憶装置（SSU）、301a,302a……SS
IGP回路、303,304,305,306……システム中の各クラス
タ、303a,304a,305a,306a……メモリコントロールユニ
ット（MCU）、303b,304b,305b,306b……主記憶装置（MS
U）、303c,304c,305c,306c……中央処理装置（CPU）、3
03d,304d,305d,306d……チャネルプロセッサ（CHP）、4
01……SSIGP回路中の各クラスタごとの入力回路部、402
……ラッチ回路、403……レジスタ、404a,404b,404c…
…ラッチ回路、405,407……同期回路、406……プライオ
リティ回路、408……SSIGP回路中の各クラスタごとの出
力回路部、409,410……レジスタファイル
フロントページの続き (56)参考文献 特開 昭58−114256（ＪＰ，Ａ) 特開 昭61−285563（ＪＰ，Ａ) 特開 昭62−46359（ＪＰ，Ａ) 特開 昭64−49556（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 15/16
Claims (1)
- 【請求項１】中央処理装置、チャネルのデータ転送を制
御するチャネル処理装置、主記憶装置、および各処理装
置の主記憶アクセスの制御並びに中央処理装置とチャネ
ル処理装置のインタフェースを制御する記憶制御装置か
ら構成されるクラスタの複数個が１または２以上のシス
テム記憶装置を共有する全体システムであって、上記各
クラスタはシステム記憶装置を介して相互に通信可能で
あり、かつシステム記憶装置中にはシステム全体の構成
を制御する構成制御レジスタを有し、各クラスタは上記
構成制御レジスタの内容を書き替えて他のクラスタの切
り離し制御を行ない得るよう構成された全体システムの
システム構成変更制御方式において、 システム記憶装置中に、各クラスタからのシステム構成
変更指示を一時保留する回路と、 システム構成変更指示の一時保留時間を計測し、規定の
時間を越えたか否かを監視する時間監視回路を設け、 システム中の一つのクラスタを他のクラスタからのシス
テム構成変更指示により切り離す際には、 切り離し対象となるクラスタが、他のクラスタとの間で
オペレーション実行中でなければ、保留時間を計測する
ことなく、システム記憶装置中の構成制御レジスタの内
容を書き替える第一の手段と、 切り離し対象となるクラスタが他のクラスタとオペレー
ション実行中であれば構成変更指示の内容を一時保留す
ると共に、時間監視回路による保留時間の計測を開始す
る第二の手段と、 時間計測が規定の値に達する前に、実行中のオペレーシ
ョンが終了した場合には、上記一時保留した構成変更指
示の内容を構成制御レジスタに認定する第三の手段と、 時間計測値が規定の値を越えても実行中のオプレーショ
ンが終了しない場合には、その時点で上記一時保留され
た構成変更指示の内容を構成制御レジスタに設定する第
四の手段とを、 設けたことを特徴とするシステム構成変更制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11873090A JP2905259B2 (ja) | 1990-05-10 | 1990-05-10 | システム構成変更制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11873090A JP2905259B2 (ja) | 1990-05-10 | 1990-05-10 | システム構成変更制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0415858A JPH0415858A (ja) | 1992-01-21 |
| JP2905259B2 true JP2905259B2 (ja) | 1999-06-14 |
Family
ID=14743655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11873090A Expired - Fee Related JP2905259B2 (ja) | 1990-05-10 | 1990-05-10 | システム構成変更制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2905259B2 (ja) |
-
1990
- 1990-05-10 JP JP11873090A patent/JP2905259B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0415858A (ja) | 1992-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100566339B1 (ko) | 폴트 톨러런트 컴퓨터 시스템, 그 재동기화 방법, 및 그 재동기화 프로그램을 갖는 컴퓨터 판독가능 저장매체 | |
| US4757442A (en) | Re-synchronization system using common memory bus to transfer restart data from non-faulty processor to failed processor | |
| JPH01269151A (ja) | 多重プロセツサシステム試験方法 | |
| US5128943A (en) | Independent backup mode transfer and mechanism for digital control computers | |
| US5694550A (en) | Automatic switching method of a right of management/control for shared-storage unit | |
| JP2905259B2 (ja) | システム構成変更制御方式 | |
| JPS589460B2 (ja) | 複合デ−タ処理ユニツト・デ−タ処理装置 | |
| EP0265366A2 (en) | An independent backup mode transfer method and mechanism for digital control computers | |
| JPH0736720A (ja) | 二重化コンピュータ装置 | |
| KR20010010293A (ko) | 고장감내 교환제어 시스템내 관리시스템에서의 오류관리시스템 및 오류 복구방법 | |
| JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
| JP2815730B2 (ja) | アダプタ及びコンピュータシステム | |
| JP3055906B2 (ja) | 緊急動作方式 | |
| JP2922342B2 (ja) | 割込み制御装置 | |
| JP2001175545A (ja) | サーバシステムおよび障害診断方法ならびに記録媒体 | |
| JP2783547B2 (ja) | 記憶制御装置 | |
| CN118132471A (zh) | 一种硬盘控制方法、装置 | |
| JPH10326199A (ja) | デュアルシステムにおける割込同期装置 | |
| JPH09179836A (ja) | 多重化計算機およびその障害検出処理方法 | |
| JPH07200334A (ja) | 二重化同期運転方式 | |
| JPH0827761B2 (ja) | 二重化メモリの両系同時書込方法 | |
| JPS62160540A (ja) | 二重化情報処理装置 | |
| JP2000163108A (ja) | プログラマブルコントローラ | |
| JPH0830514A (ja) | コントロ−ラシステム | |
| JPS62296264A (ja) | デ−タ処理システムの構成制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |