JPH0340159A - 割込み制御装置 - Google Patents
割込み制御装置Info
- Publication number
- JPH0340159A JPH0340159A JP17644289A JP17644289A JPH0340159A JP H0340159 A JPH0340159 A JP H0340159A JP 17644289 A JP17644289 A JP 17644289A JP 17644289 A JP17644289 A JP 17644289A JP H0340159 A JPH0340159 A JP H0340159A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- autovector
- microprocessor
- vector
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、ＶＭＥ （Ｖｅｒｓａ Ｍｏｄｕｌｅ Ｅ
ｕｒｏｐｅａｎ）バス、あるいはマルチパス等における
割込み制御装置に関するものである。
ｕｒｏｐｅａｎ）バス、あるいはマルチパス等における
割込み制御装置に関するものである。
第３図は従来の割込み制御装置を示すブロソク図である
。 図において、■はマイクロプロセッサ、２は割込みハン
ドラ、５はバス割込み、６はＣＰＵ割込み、７はＣＰＵ
割込みアクノリッジ、９はハス割込みアクノリッジであ
る。 次に動作について説明する。まず、ＶＭＥバス。 あるいはマルチハスなどのシステムにおいて、割込み要
因の発生したボード（図示せず）はバス割込み５により
マイクロプロセッサ１の搭載されたボードに割込みをか
ける。”ｖ’ＭＥバスにおいて、バス割込み５はＩ Ｒ
Ｑ（ｉｎｔｅｒｒｕｐｔ ｒｅｑｕｅｓｔ ｓｉｇｎａ
ｌ；割込要求信号）■からＩＲＱ７までの７レベルの割
込みに相当する。 割込みハンドラ２、すなわち、特別の割込みをサービス
するためのＩ１０装置はハス割込み５を受けると、割込
みの優先順位の制御などを行い、マイクロプロセッサ１
にＣＰＵ割込み６をかける。 ｃｐｕ割込み６はモトローラ社の３２ビソトマイクロブ
ロセソサ、ＭＣ６８０２０の場合にはＩＰＬ（ｉｎｔｅ
ｒｒｕｐｔ ｐｒｉｏｒｉｔｙ １ｅｖｅｌ） Ｏから
ＩＰＬ２の３ビツトがこれに相当している。前記３ビツ
トのＣＰＵ割込み６は符号化（エンコード）された信号
である。 そこで、マイクロプロセッサ１はＣＰＵ割込み６を受け
ると、ＣＰＵ割込みアクノリソジ７を送出する。割込み
ハンドラ２はＣＰＵ割込みアクノリソジ７を受信すると
、バスに対してバス割込みアクノリソジ９を送出する。 バス割込みアクノリソジ９はＶＭＥハスではＩＡ ＣＫ
（ｉｎｔｅｒｒｕｐｔ ａｃｋｎｏｗｌｅｄｇｅ）に
相当する。 バス割込み５を送出しているボード（図示せず）はバス
割込みアクノリソジ９を受けると、通常、割込みベクタ
をデータバス上に乗せる。前記割込みベクタはＶＭＥバ
スでは５ＴＡＴｔＪＳ／ＩＤに相当する。割込みハンド
ラ２は割込みベクタを受けると、マイクロプロセッサ１
に対してこの割込みベクタを送出し、該マイクロプロセ
ッサ１はベクタ番地にジャンプして割込み処理を行う。
。 図において、■はマイクロプロセッサ、２は割込みハン
ドラ、５はバス割込み、６はＣＰＵ割込み、７はＣＰＵ
割込みアクノリッジ、９はハス割込みアクノリッジであ
る。 次に動作について説明する。まず、ＶＭＥバス。 あるいはマルチハスなどのシステムにおいて、割込み要
因の発生したボード（図示せず）はバス割込み５により
マイクロプロセッサ１の搭載されたボードに割込みをか
ける。”ｖ’ＭＥバスにおいて、バス割込み５はＩ Ｒ
Ｑ（ｉｎｔｅｒｒｕｐｔ ｒｅｑｕｅｓｔ ｓｉｇｎａ
ｌ；割込要求信号）■からＩＲＱ７までの７レベルの割
込みに相当する。 割込みハンドラ２、すなわち、特別の割込みをサービス
するためのＩ１０装置はハス割込み５を受けると、割込
みの優先順位の制御などを行い、マイクロプロセッサ１
にＣＰＵ割込み６をかける。 ｃｐｕ割込み６はモトローラ社の３２ビソトマイクロブ
ロセソサ、ＭＣ６８０２０の場合にはＩＰＬ（ｉｎｔｅ
ｒｒｕｐｔ ｐｒｉｏｒｉｔｙ １ｅｖｅｌ） Ｏから
ＩＰＬ２の３ビツトがこれに相当している。前記３ビツ
トのＣＰＵ割込み６は符号化（エンコード）された信号
である。 そこで、マイクロプロセッサ１はＣＰＵ割込み６を受け
ると、ＣＰＵ割込みアクノリソジ７を送出する。割込み
ハンドラ２はＣＰＵ割込みアクノリソジ７を受信すると
、バスに対してバス割込みアクノリソジ９を送出する。 バス割込みアクノリソジ９はＶＭＥハスではＩＡ ＣＫ
（ｉｎｔｅｒｒｕｐｔ ａｃｋｎｏｗｌｅｄｇｅ）に
相当する。 バス割込み５を送出しているボード（図示せず）はバス
割込みアクノリソジ９を受けると、通常、割込みベクタ
をデータバス上に乗せる。前記割込みベクタはＶＭＥバ
スでは５ＴＡＴｔＪＳ／ＩＤに相当する。割込みハンド
ラ２は割込みベクタを受けると、マイクロプロセッサ１
に対してこの割込みベクタを送出し、該マイクロプロセ
ッサ１はベクタ番地にジャンプして割込み処理を行う。
従来の割込み制御装置は以上のように構成されているの
で、割込みハンドラにハス割込み５を与えるボードは、
ハス割込みアクノリソジを受Ｕた時に、割込みベクタを
送出するハードウェアを有しているのが一般的である。 しかし、小規模システムにおける同一レベルのバス割込
みは単一のボードのみに割当てられる場合が多く、同一
レベルの割込みに対する割込みベクタとしては一種類で
よいことになる。従って、一種類の割込みベクタでよい
場合には、たとえばマイクロプロセッサＭＣ６８０２０
のオートヘクタを利用する方法などがある。しかし、実
際には割込みハンドラ２がオートベクタリクエストを出
さない従来の割込み制御装置では前記の方法は使用でき
ない。結局、小規模システムといえども割込みベクタを
送出するハードウェアが必要となり、ボードは高価とな
るなどの課題があった。 この発明は上記のような課題を解消するためになされた
もので、割込みハンドラにオートへフタ発生機能を付加
することにより、割込み発生側のボードの割込みベクタ
送出用ハードウェアを削除して、システム全体を安価と
した割込み制御装置を得ることを目的とする。
で、割込みハンドラにハス割込み５を与えるボードは、
ハス割込みアクノリソジを受Ｕた時に、割込みベクタを
送出するハードウェアを有しているのが一般的である。 しかし、小規模システムにおける同一レベルのバス割込
みは単一のボードのみに割当てられる場合が多く、同一
レベルの割込みに対する割込みベクタとしては一種類で
よいことになる。従って、一種類の割込みベクタでよい
場合には、たとえばマイクロプロセッサＭＣ６８０２０
のオートヘクタを利用する方法などがある。しかし、実
際には割込みハンドラ２がオートベクタリクエストを出
さない従来の割込み制御装置では前記の方法は使用でき
ない。結局、小規模システムといえども割込みベクタを
送出するハードウェアが必要となり、ボードは高価とな
るなどの課題があった。 この発明は上記のような課題を解消するためになされた
もので、割込みハンドラにオートへフタ発生機能を付加
することにより、割込み発生側のボードの割込みベクタ
送出用ハードウェアを削除して、システム全体を安価と
した割込み制御装置を得ることを目的とする。
この発明に係る割込み制御装置は、従来の割込みハンド
ラに加えてオートベクタ選択回路を設け、割込み発生要
因を生じたボードが割込みベクタ送出機能を有していな
い場合には、選択信号出力手段から該オートベクタ選択
回路に選択信号を人力することによって、マイクロプロ
セソサに対してオートベクタによる割込み要求を送出す
るようにしたものである。
ラに加えてオートベクタ選択回路を設け、割込み発生要
因を生じたボードが割込みベクタ送出機能を有していな
い場合には、選択信号出力手段から該オートベクタ選択
回路に選択信号を人力することによって、マイクロプロ
セソサに対してオートベクタによる割込み要求を送出す
るようにしたものである。
この発明におけるオートベクタ選択回路は、バス割込み
のレベルに対応して外部から制御された選択信号出力手
段を用いて、マイクロプロセツサに対するオートベクタ
リクエストの送出制御を可能にする。
のレベルに対応して外部から制御された選択信号出力手
段を用いて、マイクロプロセツサに対するオートベクタ
リクエストの送出制御を可能にする。
以下、この発明の一実施例を図について説明する。図中
、第３図と同一の部分は同一の符号をもって図示した第
１図において、３はオートベクタ選択回路、４は割込み
発生要因を有するボードが割込みベクタ送出機能を有し
ていない時にＯＮする選択信号出力手段としてのスイソ
チ、８は前記オートベクタ選択回路３から出力される選
択回路アクノリッジ、１０はオートベクタリクエストで
ある。 次に動作について説明する。まず、割込み要因を発生し
たボードは割込みハンドラ２にハス割込み５を出力して
、マイクロプロセソサを搭載したボードに割込みをかけ
る。割込みハンドラ２は前記バス割込み５を受けると、
割込みの優先順位の制御などを行い、マイクロプロセッ
サ１に対してＣＰＵ割込み６をかける。 マイクロプロセッサ１はＣＰＵ割込み６を受けると、Ｃ
ＰＵ割込みアクノリソジ７をオートベクタ選択回路３に
送出する。ＶＭＥハスの場合には、前述したようにハス
割込み５はＩＲ（割込メ）１からＩＲ７までの７レヘル
の割込みが用意されている。従って、スイッチ４はＩＲ
ＩからＩＲ７までに対応して７個存在することになる。 ここで、バス割込み５をＩＲＩとし、前記ＩＲＩに対応
するスイッチ４がＯＮに投入されていると、この場合に
は、ＣＰＵ割込みアクノリッジ７がオートベクタ選択回
路３に入力され、該オートベクタ選択回路３はオートベ
クタリクエスト１０を送出する。 オートベクタリクエスト１０を受は取ったマイクロプロ
セソサ１は予め定められたヘクタ番地ヘジャンプし、割
込み処理を実行する。一方、オートベクタ選択回路３か
らは選択回路アクノリッジ８の出力はなく、また、割込
みハンドラ２からはバスに対してハス割込みアクノリッ
ジ９も出力されない。 次にＩＲＩに対応するスイッチ４がＯＦＦの場合につい
て説明する。この場合には、ＣＰＵ割込みアクノリッジ
７がオートベクタ選択回路３に人力されても、該オート
ベクタ選択回路３からはオートベクタリクエスト１０は
送出されない。一方、オートベクタ選択回路３から選択
回路アクノリッジ８が出力され、割込みハンドラ２から
はバスに対してバス割込みアクノリッジ９が出力される
。 この場合には、割込み発生要因を生したボートから出力
される割込みベクタを読むことにより、通常の割込み処
理を行う。 以上のように、割込み発生要因を生したボードが割込み
ベクタ送出機能を有していない場合には、スイッチ４を
ＯＮにして、オートベクタによる割込み処理を行う。ま
た、割込み発生要因のボードが割込みベクタ送出機能を
有している場合には、スイッチ４はＯＮ、あるいはＯＦ
Ｆの何れでもよい。ＯＮの場合にはオートベクタ選択回
路３による割込み処理を行い、ＯＦＦの場合には割込み
発生要因を生したボードから割込みベクタを読むことに
なる。 なお、上記実施例において、スイッチ４はＩＲｌからＩ
Ｒ７までに対応して７個存在するとして説明したが、レ
ヘル毎のオートベクタ選択をしない場合にはスイッチ４
は１個でもよい。 なお、上記実施例では、オー１−ベクタとするか否かの
選定をスイッチ４によって行うようにしたが、マイクロ
プロセソサ１から書込み可能な■／○ポートとしてもよ
い。この場合の実施例を第２図に示す。図において、１
１はデータバス、１２はＩ１０ボートである。木構成の
場合には、オートベクタとするか否かを、マイクロプロ
セソサ１からのソフトウェアにより自由に設定すること
が可能である。たとえば、ある状態のときには、マイク
ロプロセソサ１がＩ１０ポート１２に“１”を書込んで
オートベクタとし、また、他の状態のときには、マイク
ロプロセソサ１が■／○ボート１２に“０”を書込み、
オートベクタとしないなどのシステム構成とすることが
可能である。
、第３図と同一の部分は同一の符号をもって図示した第
１図において、３はオートベクタ選択回路、４は割込み
発生要因を有するボードが割込みベクタ送出機能を有し
ていない時にＯＮする選択信号出力手段としてのスイソ
チ、８は前記オートベクタ選択回路３から出力される選
択回路アクノリッジ、１０はオートベクタリクエストで
ある。 次に動作について説明する。まず、割込み要因を発生し
たボードは割込みハンドラ２にハス割込み５を出力して
、マイクロプロセソサを搭載したボードに割込みをかけ
る。割込みハンドラ２は前記バス割込み５を受けると、
割込みの優先順位の制御などを行い、マイクロプロセッ
サ１に対してＣＰＵ割込み６をかける。 マイクロプロセッサ１はＣＰＵ割込み６を受けると、Ｃ
ＰＵ割込みアクノリソジ７をオートベクタ選択回路３に
送出する。ＶＭＥハスの場合には、前述したようにハス
割込み５はＩＲ（割込メ）１からＩＲ７までの７レヘル
の割込みが用意されている。従って、スイッチ４はＩＲ
ＩからＩＲ７までに対応して７個存在することになる。 ここで、バス割込み５をＩＲＩとし、前記ＩＲＩに対応
するスイッチ４がＯＮに投入されていると、この場合に
は、ＣＰＵ割込みアクノリッジ７がオートベクタ選択回
路３に入力され、該オートベクタ選択回路３はオートベ
クタリクエスト１０を送出する。 オートベクタリクエスト１０を受は取ったマイクロプロ
セソサ１は予め定められたヘクタ番地ヘジャンプし、割
込み処理を実行する。一方、オートベクタ選択回路３か
らは選択回路アクノリッジ８の出力はなく、また、割込
みハンドラ２からはバスに対してハス割込みアクノリッ
ジ９も出力されない。 次にＩＲＩに対応するスイッチ４がＯＦＦの場合につい
て説明する。この場合には、ＣＰＵ割込みアクノリッジ
７がオートベクタ選択回路３に人力されても、該オート
ベクタ選択回路３からはオートベクタリクエスト１０は
送出されない。一方、オートベクタ選択回路３から選択
回路アクノリッジ８が出力され、割込みハンドラ２から
はバスに対してバス割込みアクノリッジ９が出力される
。 この場合には、割込み発生要因を生したボートから出力
される割込みベクタを読むことにより、通常の割込み処
理を行う。 以上のように、割込み発生要因を生したボードが割込み
ベクタ送出機能を有していない場合には、スイッチ４を
ＯＮにして、オートベクタによる割込み処理を行う。ま
た、割込み発生要因のボードが割込みベクタ送出機能を
有している場合には、スイッチ４はＯＮ、あるいはＯＦ
Ｆの何れでもよい。ＯＮの場合にはオートベクタ選択回
路３による割込み処理を行い、ＯＦＦの場合には割込み
発生要因を生したボードから割込みベクタを読むことに
なる。 なお、上記実施例において、スイッチ４はＩＲｌからＩ
Ｒ７までに対応して７個存在するとして説明したが、レ
ヘル毎のオートベクタ選択をしない場合にはスイッチ４
は１個でもよい。 なお、上記実施例では、オー１−ベクタとするか否かの
選定をスイッチ４によって行うようにしたが、マイクロ
プロセソサ１から書込み可能な■／○ポートとしてもよ
い。この場合の実施例を第２図に示す。図において、１
１はデータバス、１２はＩ１０ボートである。木構成の
場合には、オートベクタとするか否かを、マイクロプロ
セソサ１からのソフトウェアにより自由に設定すること
が可能である。たとえば、ある状態のときには、マイク
ロプロセソサ１がＩ１０ポート１２に“１”を書込んで
オートベクタとし、また、他の状態のときには、マイク
ロプロセソサ１が■／○ボート１２に“０”を書込み、
オートベクタとしないなどのシステム構成とすることが
可能である。
以上のように、この発明によれば、従来の割込みハンド
ラにオートベクタ選択回路を付加し、割込み発生要因を
生したボードが割込みベクタを有しているか否かによっ
てスイッチによる選択制御を可能としたので、割込み発
生側のボードの割込みベック送出用ハードウェアを削除
することができ、安価な割込み制御装置が得られる効果
がある。
ラにオートベクタ選択回路を付加し、割込み発生要因を
生したボードが割込みベクタを有しているか否かによっ
てスイッチによる選択制御を可能としたので、割込み発
生側のボードの割込みベック送出用ハードウェアを削除
することができ、安価な割込み制御装置が得られる効果
がある。
第１図はこの発明の一実施例による割込み制御装置の構
成を示すブロック図、第２図はこの発明の他の実施例を
示すブロック図、第３図は従来の割込み制御装置の構成
を示すブロック図である。 図において、■はマイクロプロセソサ、２は割込みハン
ドラ、３はオートベクタ選択回路、４はスイッチ（選択
信号出力手段）、７はｃｐｕ割込みアクノリッジである
。 なお、図中、同一符号は同一、又は相当部分を示す。 特 許 出 願 人 三菱電機株式会社０
成を示すブロック図、第２図はこの発明の他の実施例を
示すブロック図、第３図は従来の割込み制御装置の構成
を示すブロック図である。 図において、■はマイクロプロセソサ、２は割込みハン
ドラ、３はオートベクタ選択回路、４はスイッチ（選択
信号出力手段）、７はｃｐｕ割込みアクノリッジである
。 なお、図中、同一符号は同一、又は相当部分を示す。 特 許 出 願 人 三菱電機株式会社０
Claims (1)
- オートベクタによる割込み処理機能を有するマイクロプ
ロセッサと外部バスからの割込み制御を行う割込みハン
ドラとを備えた割込み制御装置において、前記マイクロ
プロセッサから出力されたＣＰＵ割込みアクノリッジの
サイクル中に、オートベクタによる割込み要求を発生し
て前記マイクロプロセッサに送出するか、外部バスから
の割込みベクタを取り扱うかを決定するオートベクタ選
択回路と、前記オートベクタ選択回路を制御する選択信
号出力手段とを備えたことを特徴とする割込み制御装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17644289A JPH0340159A (ja) | 1989-07-07 | 1989-07-07 | 割込み制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17644289A JPH0340159A (ja) | 1989-07-07 | 1989-07-07 | 割込み制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0340159A true JPH0340159A (ja) | 1991-02-20 |
Family
ID=16013777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17644289A Pending JPH0340159A (ja) | 1989-07-07 | 1989-07-07 | 割込み制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0340159A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518410B2 (en) | 1999-02-26 | 2003-02-11 | Toyo Suisan Kaisha, Ltd. | Sulfoquinovosylacylglycerol derivative, and use thereof as medicaments |
-
1989
- 1989-07-07 JP JP17644289A patent/JPH0340159A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518410B2 (en) | 1999-02-26 | 2003-02-11 | Toyo Suisan Kaisha, Ltd. | Sulfoquinovosylacylglycerol derivative, and use thereof as medicaments |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0321240B1 (en) | Method and apparatus for interrupt processing | |
| JPH0340159A (ja) | 割込み制御装置 | |
| CN1097778C (zh) | 在直接存储器存取传输系统中使用的定时方式选择设备 | |
| US6940311B2 (en) | Data transmission system | |
| JPS593775B2 (ja) | バス要求処理装置 | |
| KR100199029B1 (ko) | 펜티엄 프로세서를 위한 인터럽트 제어기 | |
| JP2734992B2 (ja) | 情報処理装置 | |
| JP2667285B2 (ja) | 割込制御装置 | |
| JPH06224975A (ja) | 結合したモジュールをリセットする方法及びこの方法を用いるシステム | |
| JPH064456A (ja) | データ転送制御装置 | |
| JP2976343B2 (ja) | 起動受け付け方法 | |
| JP3183311B2 (ja) | データ転送システム | |
| JPH0225543B2 (ja) | ||
| JPH0668018A (ja) | 動作権要求信号送信回路 | |
| JPS6329862A (ja) | デ−タ通信システム | |
| JPS58101322A (ja) | デ−タ転送制御回路 | |
| JPH0625932U (ja) | 並列処理用ｃｐｕ基板 | |
| JPS62160540A (ja) | 二重化情報処理装置 | |
| JPH04165445A (ja) | 割込制御装置 | |
| JPH05120204A (ja) | Ｄｍａ制御回路 | |
| JPS63174133A (ja) | 割込み制御装置 | |
| JPS63271537A (ja) | 割り込み制御装置 | |
| JPH04290151A (ja) | Ｉ／ｏ制御装置 | |
| JPH03290750A (ja) | Ｄｍａ転送方法 | |
| JPH0830548A (ja) | データ衝突防止装置 |