CN1097778C - 在直接存储器存取传输系统中使用的定时方式选择设备 - Google Patents

在直接存储器存取传输系统中使用的定时方式选择设备 Download PDF

Info

Publication number
CN1097778C
CN1097778C CN97108778A CN97108778A CN1097778C CN 1097778 C CN1097778 C CN 1097778C CN 97108778 A CN97108778 A CN 97108778A CN 97108778 A CN97108778 A CN 97108778A CN 1097778 C CN1097778 C CN 1097778C
Authority
CN
China
Prior art keywords
mode
control signal
dma
mode selection
transmission system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97108778A
Other languages
English (en)
Other versions
CN1188278A (zh
Inventor
千茂哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1188278A publication Critical patent/CN1188278A/zh
Application granted granted Critical
Publication of CN1097778C publication Critical patent/CN1097778C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

一种具有DMA装置和可直接存取存储器的输入输出装置的DMA传输系统中使用的定时方式选择设备，它包括一个微处理机，供产生转换定时方式的方式选择控制信号。第一缓冲器根据第一逻辑状态的方式选择控制信号将DMA装置来的单一方式数据确认信号传送给输入/输出装置。第二缓冲器根据第二逻辑状态的方式选择控制信号将DMA装置来的成组方式数据确认信号传送给输入/输出装置。转化器转化微处理机输出的方式选择控制信号。

Description

在直接存储器存取传输系统中使用的定时方式选择设备
技术领域
本发明涉及直接存诸器存取(DMA)传输，更具体地说，涉及DMA传输系统中使用的一种定时方式选择设备。
背景技术
在直接存储器存取(DMA)系统中，数据是不经过中央处理器直接在主存储器与输入/输出装置之间传输的。就是说，中央处理机执行输入/输出指令时，数据是经输入/输出装置直接传送给有关装置的。
参看图1。现有技术的DMA传输系统包括DMA装置100、存储器120、SCSI(小计算机系统接口)控制器120和读/写控制130。DMA装置100控制数据在存储器110与作为输入/输出装置的SCSI控制器(或ATHDD控制器)120之间的传输。收到SCSI控制器120产生的DMA请求信号DREQ时，DMA装置100产生数据确认信号DACK给SCSI控制器120和读/写控制器130。接着，读/写控制器130根据确认信号DACK产生DMA方式空制信号给存储器110，使DMA传输系统可以在DMA方式下工作。DMA方式包括成组方式和单一方式。在成组方式下，数据在传输整个数据组的过程中是不经过任何中断完全在存储器110与SCSI控制器120之间传输的。在单一方式下，DMA传输和系统在数据传输过程中发生中断时先行处理中断。
然而，现有技术的DMA传输系统不是在成组方式下就是在单一方式下工作，因在而不能任意根据系统情况轻易地变更定时方式。
发明内容
因此，本发明的目的是提供一种供调用成组方式和单一方式的方式选择设备。
按照本发明的一个方面，一种用于包括一个DMA装置和一个可直接存取存储器的输入/输出装置的直接存储器存取(DMA)传输系统的定时方式选择设备，包括：一个微处理机，用于产生供将定时方式转换为单一方式或成组方式用的方式选择控制信号；一个第一缓冲器，连接得使其根据一个第一逻辑状态的方式选择控制信号将来自所述DMA装置的单一方式数据确认信号传送给所述输入/输出装置；和，一个第二缓冲器，连接得使其根据一个第二逻辑状态的方式选择控制信号将来自所述DMA装置的成组方式数据确认信号传送给所述输入/输出装置。
按照本发明的另一个方面，一种用于包括一个DMA装置和一个可直接存取存储器的输入/输出装置的直接存储器存取(DMA)传输系统的定时方式选择设备，包括：一个微处理机，用于产生供转换将定时方式用的方式选择控制信号；一个第一缓冲器，连接得使其根据一个第一逻辑状态的方式选择控制信号将来自所述DMA装置的单一方式数据确认信号传送给所述输入/输出装置；一个第二缓冲器，连接得使其根据一个第二逻辑状态的方式选择控制信号将来自所述DMA装置的成组方式数据确认信号传送给所述输入/输出装置；和，一个转化器，用于转化所述微处理机输出的方式选择控制信号，转化后的方式选择控制信号加到所述第二缓冲器的控制端上。
附图说明
从下面结合附图对本发明的实施例所作的详细说明可以更清楚地理解本发明的上述和其它的目的、特点和优点。附图中：
图1是现有技术DMA传输系统的方框图；
图2是本发明一个实施例DMA传输系统的方框图。
具体实施方式
下面参看附图详细说明本发明的一个最佳实施例。附图中相同的标号表示相同的元件。此外，应该清楚理解的是，许多象电路元件细节之类的具体细节仅仅是为了更好地理解本发明以举例的方式展示出的，没有这些细节同样也可以实施本发明的。此外，应该指出的是，有关现有技术的详细说明如果认为无助于说明本发明的基本原理也可特加删除。
参看图2。本发明的DMA传输系统包括：DMA装置100，存储器110，SCSI控制器(或AT HDD控制器)120，读/写控制器130和微处理机200。如图中所示，DMA装置100控制数据在存储器110与作为输入/输出装置的SCSI控制器120之间的传输。收到SCSI控制器120产生的DMA请求信号DREQ时，DMA装置100产生单一方式数据确认信号DACK和成组方式数据确认信号BACK给SCSI控制器120和读/写控制器130。读/写控制器130根据单一方式数据确认信号DACK产生单一方式控制信号给存储器110，使存储器110可以按单一方式工作。不然的话，读/写控制器130根据成组方式数据确认信号BACK产生成组方式控制信号给存储器110，使存储器110可以按成组方式工作。此外，第一缓冲器210根据微处理机200产生的方式选择控制信号将DMA装置100来的单一方式数据确认信号DACK传送给SCSI控制器120。第二缓冲器220根据转化器230转化过的方式选择控制信号将DMA装置100来的成组方式数据确认信号BACK传送给SCSI控制器。转化器230处在微处理机200的输出端与第二缓冲器220的控制端之间。
工作时，DMA传输系统以单一方式工作的情况下，微处理机200产生“低”态的方式选择控制信号。接着，第一缓冲器210根据微处理机200产生的“低”态方式选择控制信号将DMA装置100来的单一方式数据确认信号DACK传送给SCSI控制器120和读/写控制器130。这时，转化器230将“低”态的方式选择控制信号转化成“高”态，从而使第二缓冲器220因转化后的“高”态方式选择控制信号而不起作用，从而阻止了成组方式数据确认信号BACK从DMA装置100至SCSI控制器120和读/写控制器130的传输。
DMA传输系统在成组方式工作的情况下，微处理机200产生“高”态的方式选择控制信号。于是，第一缓冲器210因“高”态的方式选择空制信号而不起作用，从而阻止单一方式数据确认信号DACK从DMA装置100至SCSI控制器120和读/写控制器130的传输。这时，转化器230将高态的方式选择控制信号转化成“低”态。接着，第二缓冲器220根据经转化的“低”态方式选择控制信号将DMA装置100来的成组方式数据确认信号BACK传送给SCSI控制器120和读/写控制器130。于是，DMA传输系统在成组方式下工作。
综上所述，可知本发明的方式选择设备可通过软件控制任意将DMA传输系统转换到成组方式和单一方式。因此，采用这种方式选择设备的DMA传输系统无需另外的硬件就可调用成组方式和单一方式，从而提高了工效。
虽然上面是就本发明的最佳实施例详细说明，但应该清楚理解的是，本技术领域的行家可能对本说明书所教导的本发明基本原理所作的更改和/或修改，仍然属于本发明在所附权利要求书中所述的精神实质和范围内。

Claims (3)

1.一种用于包括一个DMA装置和一个可直接存取存储器的输入/输出装置的直接存储器存取传输系统的定时方式选择设备，包括：
一个微处理机，用于产生供将定时方式转换为单一方式或成组方式用的方式选择控制信号；
一个第一缓冲器，连接得使其根据一个第一逻辑状态的方式选择控制信号将来自所述DMA装置的单一方式数据确认信号传送给所述输入/输出装置；和
一个第二缓冲器，连接得使其根据一个第二逻辑状态的方式选择控制信号将来自所述DMA装置的成组方式数据确认信号传送给所述输入/输出装置。
2.如权利要求1所述的定时方式选择设备，其特征在于，它还包括一个转化器，用于转化所述微处理机输出的方式选择控制信号，转化后的方式选择控制信号加到所述第二缓冲器的控制端上。
3.一种用于包括一个DMA装置和一个可直接存取存储器的输入/输出装置的直接存储器存取传输系统的定时方式选择设备，包括：
一个微处理机，用于产生供转换定时方式用的方式选择控制信号；
一个第一缓冲器，连接得使其根据一个第一逻辑状态的方式选择控制信号将来自所述DMA装置的单一方式数据确认信号传送给所述输入/输出装置；
一个第二缓冲器，连接得使其根据一个第二逻辑状态的方式选择控制信号将来自所述DMA装置的成组方式数据确认信号传送给所述输入/输出装置；和
一个转化器，用于转化所述微处理机输出的方式选择控制信号，转化后的方式选择控制信号加到所述第二缓冲器的控制端上。
CN97108778A 1997-01-10 1997-12-20 在直接存储器存取传输系统中使用的定时方式选择设备 Expired - Fee Related CN1097778C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970000481A KR100229897B1 (ko) 1997-01-10 1997-01-10 직접 메모리 억세스 전송방법에 따른 타이밍 모드선택장치
KR481/97 1997-01-10

Publications (2)

Publication Number Publication Date
CN1188278A CN1188278A (zh) 1998-07-22
CN1097778C true CN1097778C (zh) 2003-01-01

Family

ID=19494402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97108778A Expired - Fee Related CN1097778C (zh) 1997-01-10 1997-12-20 在直接存储器存取传输系统中使用的定时方式选择设备

Country Status (4)

Country Link
US (1) US6070210A (zh)
JP (1) JPH10207824A (zh)
KR (1) KR100229897B1 (zh)
CN (1) CN1097778C (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100375233B1 (ko) * 2001-03-16 2003-03-08 삼성전자주식회사 전송될 데이터 길이 값에 따라 전송 모드가 유동적으로변환되는 직접 메모리 억세스 컨트롤러
JP2002366428A (ja) 2001-06-06 2002-12-20 Mitsubishi Electric Corp メモリコントローラ
US7519779B2 (en) * 2002-08-26 2009-04-14 International Business Machines Corporation Dumping using limited system address space
EP1576476B1 (fr) * 2002-11-14 2007-08-29 STMicroelectronics S.A. Circuit de surveillance d'un microprocesseur et outil d'analyse et ses entrees/sorties
US7188195B2 (en) * 2003-11-14 2007-03-06 Hewlett-Packard Development Company, L.P. DMA slot allocation
JP4525342B2 (ja) * 2004-12-28 2010-08-18 ノーリツ鋼機株式会社 画像データ通信制御装置
KR101109600B1 (ko) * 2006-11-03 2012-01-31 삼성전자주식회사 직접 메모리 접근 제어를 이용한 데이터 전송 방법 및 그장치
US8281049B2 (en) * 2008-12-19 2012-10-02 Cisco Technology, Inc. Host-daughtercard configuration with double data rate bus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5287486A (en) * 1989-10-05 1994-02-15 Mitsubishi Denki Kabushiki Kaisha DMA controller using a programmable timer, a transfer counter and an or logic gate to control data transfer interrupts
US5440751A (en) * 1991-06-21 1995-08-08 Compaq Computer Corp. Burst data transfer to single cycle data transfer conversion and strobe signal conversion
CN1123931A (zh) * 1994-11-29 1996-06-05 联华电子股份有限公司 与总线位数相匹配的存贮器直接存取结构
US5590286A (en) * 1993-10-07 1996-12-31 Sun Microsystems, Inc. Method and apparatus for the pipelining of data during direct memory accesses

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4084154A (en) * 1975-05-01 1978-04-11 Burroughs Corporation Charge coupled device memory system with burst mode
US4403282A (en) * 1978-01-23 1983-09-06 Data General Corporation Data processing system using a high speed data channel for providing direct memory access for block data transfers
US4530053A (en) * 1983-04-14 1985-07-16 International Business Machines Corporation DMA multimode transfer controls
US4799199A (en) * 1986-09-18 1989-01-17 Motorola, Inc. Bus master having burst transfer mode
DE3779313D1 (de) * 1987-08-20 1992-06-25 Ibm Schnittstellenmechanismus fuer informationsuebertragungssteuerung zwischen zwei vorrichtungen.
US5175825A (en) * 1990-02-02 1992-12-29 Auspex Systems, Inc. High speed, flexible source/destination data burst direct memory access controller
KR930008050B1 (ko) * 1990-02-16 1993-08-25 가부시끼가이샤 히다찌세이사꾸쇼 원칩 마이크로프로세서 및 그 버스시스템
GB9018993D0 (en) * 1990-08-31 1990-10-17 Ncr Co Work station interfacing means having burst mode capability
US5559990A (en) * 1992-02-14 1996-09-24 Advanced Micro Devices, Inc. Memories with burst mode access
AU662973B2 (en) * 1992-03-09 1995-09-21 Auspex Systems, Inc. High-performance non-volatile ram protected write cache accelerator system
US5453957A (en) * 1993-09-17 1995-09-26 Cypress Semiconductor Corp. Memory architecture for burst mode access
US5513374A (en) * 1993-09-27 1996-04-30 Hitachi America, Inc. On-chip interface and DMA controller with interrupt functions for digital signal processor
US5754764A (en) * 1994-02-22 1998-05-19 National Semiconductor Corp. Combination of input output circuitry and local area network systems
JP2704113B2 (ja) * 1994-04-26 1998-01-26 日本電気アイシーマイコンシステム株式会社 データ処理装置
US5696917A (en) * 1994-06-03 1997-12-09 Intel Corporation Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory
US5642386A (en) * 1994-06-30 1997-06-24 Massachusetts Institute Of Technology Data sampling circuit for a burst mode communication system
US5669014A (en) * 1994-08-29 1997-09-16 Intel Corporation System and method having processor with selectable burst or no-burst write back mode depending upon signal indicating the system is configured to accept bit width larger than the bus width
US5634099A (en) * 1994-12-09 1997-05-27 International Business Machines Corporation Direct memory access unit for transferring data between processor memories in multiprocessing systems
US5613162A (en) * 1995-01-04 1997-03-18 Ast Research, Inc. Method and apparatus for performing efficient direct memory access data transfers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5287486A (en) * 1989-10-05 1994-02-15 Mitsubishi Denki Kabushiki Kaisha DMA controller using a programmable timer, a transfer counter and an or logic gate to control data transfer interrupts
US5440751A (en) * 1991-06-21 1995-08-08 Compaq Computer Corp. Burst data transfer to single cycle data transfer conversion and strobe signal conversion
US5590286A (en) * 1993-10-07 1996-12-31 Sun Microsystems, Inc. Method and apparatus for the pipelining of data during direct memory accesses
CN1123931A (zh) * 1994-11-29 1996-06-05 联华电子股份有限公司 与总线位数相匹配的存贮器直接存取结构

Also Published As

Publication number Publication date
CN1188278A (zh) 1998-07-22
US6070210A (en) 2000-05-30
KR100229897B1 (ko) 1999-11-15
JPH10207824A (ja) 1998-08-07
KR19980065464A (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
US5301279A (en) Apparatus for conditioning priority arbitration
US7272676B2 (en) Data transmission controller that restarts data transmission when reconstruction is completed
US5404548A (en) Data transfer control system transferring command data and status with identifying code for the type of information
US5430847A (en) Method and system for extending system buses to external devices
GB2220509A (en) Data processing system
KR970705793A (ko) 컴퓨터 시스템의 버스사이의 투명 브리지 및 단일 논리 버스로서 동작하도록 그러한 버스를 인터페이스하는 방법(a transparent bridge between buses of a computer system and a method of interfacing the buses to operate as a single logical bus)
CN1097778C (zh) 在直接存储器存取传输系统中使用的定时方式选择设备
US20060236001A1 (en) Direct memory access controller
US20050005039A1 (en) Data transfer control device, electronic instrument, and data transfer control method
US5835957A (en) System and method for a fast data write from a computer system to a storage system by overlapping transfer operations
US5809333A (en) System for implementing peripheral device bus mastering in desktop PC via hardware state machine for programming DMA controller, generating command signals and receiving completion status
EP1433070A1 (en) Bus system and bus interface
US5875458A (en) Disk storage device
CN109992560B (zh) 一种通信方法及通信系统
US6240474B1 (en) Pipelined read transfers
JP3442099B2 (ja) データ転送記憶装置
JPH11110342A (ja) バス接続方法及び装置
JPS63292356A (ja) Ｄｍａ制御装置
JP2747154B2 (ja) 入出力処理装置
JP2539517B2 (ja) 通信制御方法
CN113127399A (zh) 一种通用串列汇流排装置以及存取方法
JP2667285B2 (ja) 割込制御装置
EP0718771A1 (en) DMA logic unit architecture
CN117421262A (zh) 一种高效的gpu中断管理系统及其方法
JPH03194635A (ja) 入出力制御方式

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030101

Termination date: 20100120