KR970705793A - 컴퓨터 시스템의 버스사이의 투명 브리지 및 단일 논리 버스로서 동작하도록 그러한 버스를 인터페이스하는 방법(a transparent bridge between buses of a computer system and a method of interfacing the buses to operate as a single logical bus) - Google Patents

컴퓨터 시스템의 버스사이의 투명 브리지 및 단일 논리 버스로서 동작하도록 그러한 버스를 인터페이스하는 방법(a transparent bridge between buses of a computer system and a method of interfacing the buses to operate as a single logical bus)

Info

Publication number
KR970705793A
KR970705793A KR1019970701430A KR19970701430A KR970705793A KR 970705793 A KR970705793 A KR 970705793A KR 1019970701430 A KR1019970701430 A KR 1019970701430A KR 19970701430 A KR19970701430 A KR 19970701430A KR 970705793 A KR970705793 A KR 970705793A
Authority
KR
South Korea
Prior art keywords
bus
cycle
buses
bridge
transaction
Prior art date
Application number
KR1019970701430A
Other languages
English (en)
Other versions
KR100742718B1 (ko
Inventor
존 디. 케니
프라나이 디. 샤
Original Assignee
존 엠. 클락 3세
시러스로직, 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 엠. 클락 3세, 시러스로직, 아이엔씨. filed Critical 존 엠. 클락 3세
Publication of KR970705793A publication Critical patent/KR970705793A/ko
Application granted granted Critical
Publication of KR100742718B1 publication Critical patent/KR100742718B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4054—Coupling between buses using bus bridges where the bridge performs a synchronising function where the function is bus cycle extension, e.g. to meet the timing requirements of the target bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

브러지 및 복수개의 버스들을 상기 브리지와 인터페이스 접속하는 방법은 상기 버스들 사이에서 전기적인 절연을 제공하며 상기 브리지는 복수개의 소프트웨어에 의해 버스들이 단일 논리 브리지로 간주되도록 투명하다. 한 버스상에세 개시되는 트랜잭션(transaction) 사이클은 다른 한 버스상에 반사된다. 상기 트랜잭션 사이클이 제1버스상에서 개시된 직후 2차 버스상에서의 트랜잭션 사이클의 논리적 개시는 상당히 시간을 절감시켜 트랜잭션의 타겟이 2차 버스상에 있는 트랜잭션을 완성시킨다.

Description

컴퓨터 시스템의 버스사이의 투명 브리지 및 단일 논리 버스로서 동작하도록 그러한 버스를 인터페이스하는 방법(A TRANSPARENT BRIDGE BETWEEN BUSES OF A COMPUTER SYSTEM AND A METHOD OF INTERFACING THE BUSES TO OPERATE AS A SINGLE LOGICAL BUS)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 한 실시예에 따라 구성된 노트북과 도크 스테이션의 블록 다이어그램. 제3도는 본 발명의 한 실시예에 따라 구성된 브리지의 블록 선도, 제4도는 이니시에이터(initiator)가 주 버스상에 있고 타겟(target)이 주 버스상에 있는 I/O/ 메모리 기록에 대한 본 발명의 방법을 예시하는 타이밍 다이어그램.

Claims (17)

  1. 시스템의 제1 및 제2버스 사이에 연결된 투명 브리지에 있어서, 데이타 및 어드레스 통신용 제1 및 제2버스사이에 접속된 데이타 경로; 및 상기 브리지를 통해 통신을 제어하는 버스 인터페이스 유닛으로서, 상기 제1 및 제2버스상의 버스 사이클을 모니터링하고 제1 및 제2버스 중 하나에서 발생된 버스 사이클을 반사 시킴으로써, 상기 브리지는 제1 및 제2버스상의 디바이스가 단일 논리 버스상에서와 같이 어드레스가능하도록 투명한 버스 인터페이스 유닛을 포함는 투명 브리지.
  2. 제1항에 있어서, 상기 브리지는 두 개의 PCI 버스사이를 연결시키는 PCI-PCI 브리지인 투명 브리지.
  3. 제2항에 있어서, 상기 제1버스상의 디바이스의 구성이 들어 있는 구성 공간을 부가적으로 포함하는 투명 브리지.
  4. 제3항에 있어서, 상기 버스 인터페이스 유닛은 상기 제1버스상의 디바이스가 상기 제1버스상의 또 다른 디바이스에 의해 개시되는 사이클을 요구하는 시기를 결정하는 버스 인터페이스 제어기를 포함하는 투명 브리지.
  5. 제4항에 있어서, 상기 버스 인터페이스 제어기는 상기 제1버스상의 다른 어떤 디바이스도 사이클을 요구하지 않는 경우 상기 제1버스상의 마스터 중단에 앞서 제1버스상의 사이클을 요구하는 수단을 포함하는 투명 브리지.
  6. 제4항에 있어서, 상기 버스 인터페이스 제어기는 상기 제2버스상의 어떤 디바이스도 버스 사이클의 한정된 수내에서 사이클을 요구하지 않는 경우 상기 제1버스상의 사이클을 임시로 요구한 후 상기 제1버스상의 타겟 중단을 실행하는 수단을 포함하는 투명 브리지.
  7. 제5항에 있어서, 상기 버스 인터페이스 제어기는 높게 설정된 각각의 비트를 지니는 구성 판독 사이클 및 구성 기록 사이클을 정상적으로 종결시키는 수단을 포함하는 투명 브리지.
  8. 제5항에 있어서, 상기 브리지는 상기 제1 및 제2브리지를 서로 전기적으로 절연시키는 수단을 포함하는 투명 브리지.
  9. 제1버스에 연결된 제1디바이스가 구비된 제1버스를 지니는 컴퓨 터시스템; 제2버스에 연결된 제2디바이스가 구비된 제2버스를 지니는 디지탈 데이타 시스템; 및 상기 제1 및 제2디바이스 사이에서의 데이타 전송을 허용하도록 상기 제1 및 제2버스사이에 연결된 브리지로서, 상기 제1 및 제2버스상의 버스 사이클을 모니터링하고 상기 제1 및 제2버스 중 하나에서 발생된 버스 사이클을 제1 및 제2버스 중 다른 하나로 반사시킴으로써, 상기 브리지는 상기 제1 및 제2버스상의 디바이스가 단일 논리 버스상에서와 같이 어드레스가능하도록 투명한 브리지를 포함하는 장치.
  10. 제9항에 있어서, 상기 제1 및 제2버스는 PCI버스이며, 상기 브리지는 PCI-PCI 브리지닝 장치.
  11. 제10항에 있어서, 상기 제1버스상의 디바이스의 구성이 들어있는 구성 공간을 부가적으로 포함하는 장치.
  12. 제11항에 있어서, 상기 브리지는 상기 제1버스상의 디바이스가 상기 제1버스상의 또 다른 디바이스에 의해 개시되는 사이클을 요구하는 시기를 결정하는 버스 인터페이스 제어기를 포함하는 버스 인터페이스 유닛을 지니는 브리지.
  13. 제12항에 있어서, 상기 버스 인터페이스 제어기는 상기 제1버스상의 다른 어떤 디바이스도 사이클을 요구하지 않는 경우 제1버스상의 마스터 중단에 앞서 제1버스상의 사이클을 요구하는 수단을 포함하는 장치.
  14. 제13항에 있어서, 상기 버스 인터페이스 제어기는 상기 제2버스상의 어떤 디바이스로 버스 사이클의 한정된 수 내에서 사이클을 요구하지 않는 경우 상기 제1버스 상의 사이클을 요구한 후에 상기 제1버스상의 타겟 중단을 실행하는 수단을 포함하는 장치.
  15. 각 버스에 연결된 디바이스를 지니는 제1 및 제2버스가 단일 논리 버스를 형성하도록 컴퓨터 시스템에서 제1 및 2버스를 연결하는 방법에 있어서, 버스 트랜잭션의 사이클이 상기 제1버스상에서 개시된 후 상기 제2버스상에서 트랜잭션 사이클을 논리적으로 개시하는 단계; 상기 제1버스상에서 발생하는 버스 트랜잭션을 상기 제1버스상으로 반사시키는 단계; 상기 트랜잭션 사이클이 상기 제1버스상에서 개시된 후 버스 사이클의 제1의 한정된 수 내에서 상기 제1버스상의 디바이스중 하나가 트랜잭션 사이클을 요구하거나, 또는 상기 트랜잭션 사이클이 상기 제2버스상에서 개시된 후 버스 사이클의 제2의 한정된 수 내에서 상기 제2버스상의 디바이스중 하나가 트랜잭션 사이클을 요구하는 어느한 경우에, 상기 버스 트랜잭션이 상기 제1 및 제2버스상에서 발생하도록 허용하는 단계; 상기 트랜잭션 사이클이 상기 제1버스상에서 개시된 후 버스 사이클의 제1의 한정된 수 내에서 상기 제1 또는 제2버스상의 어떤 디바이스도 트랜잭션 사이클을 요구하지 않는 경우 상기 브리지가 트랜잭션 사이클을 요구하는 단계; 및 상기 트랜잭션 사이클이 상기 브리지에 의해 요구된 후, 상기 제2버스상에서의 트랜잭션 사이클의 개수 후 버스 사이클의 제2의 한정된 수 내에 상기 제2버스상의 어떤 디바이스도 트랜잭션 사이클을 요구하지 않는 경우 상기 제1 및 제2버스상의 트랜잭션 사이클을 중단시키는 단계를 포함하는 제1 및 제2버스의 연결 방법.
  16. 제15항에 있어서, 상기 제1 및 제2버스는 PCI 버스이며, 상기 트랜잭션 사이클의 중단 단계는 상기 제1 버스상에서의 타겟 중단 및 상기 제2버스상에서의 마스터 중단을 실행하는 단계를 포함하는 방법..
  17. 제16항에 있어서, 버스트 사이클을 실행하는 단계를 부가적으로 포함하고, 디바이스가 버스 트랜잭션을 실행할 준비를 나타내는 신호의 비단정에 의해 상기 버스트 사이클 동안 대기 상태를 삽입하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970701430A 1995-07-05 1996-07-03 컴퓨터 시스템의 제1 및 제2버스사이에 연결된 투명브리지, 이를 포함하는 시스템 및 컴퓨터 시스템의 제1 및 제2 버스의 브리징 방법 KR100742718B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/498,240 US5734850A (en) 1995-07-05 1995-07-05 Transparent bridge between of a computer system and a method of interfacing the buses to operate as a single logical bus
US08/498,240 1995-07-05
PCT/IB1996/000729 WO1997002533A1 (en) 1995-07-05 1996-07-03 A transparent bridge between buses of a computer system and a method of interfacing the buses to operate as a single logical bus

Publications (2)

Publication Number Publication Date
KR970705793A true KR970705793A (ko) 1997-10-09
KR100742718B1 KR100742718B1 (ko) 2007-12-07

Family

ID=23980194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970701430A KR100742718B1 (ko) 1995-07-05 1996-07-03 컴퓨터 시스템의 제1 및 제2버스사이에 연결된 투명브리지, 이를 포함하는 시스템 및 컴퓨터 시스템의 제1 및 제2 버스의 브리징 방법

Country Status (5)

Country Link
US (1) US5734850A (ko)
KR (1) KR100742718B1 (ko)
AU (1) AU6315896A (ko)
DE (1) DE19680668C2 (ko)
WO (1) WO1997002533A1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6134622A (en) * 1995-12-27 2000-10-17 Intel Corporation Dual mode bus bridge for computer system
US6148356A (en) * 1995-12-27 2000-11-14 Intel Corporation Scalable computer system
US6175888B1 (en) 1996-04-10 2001-01-16 International Business Machines Corporation Dual host bridge with peer to peer support
US5968144A (en) * 1996-06-27 1999-10-19 Vlsi Technology, Inc. System for supporting DMA I/O device using PCI bus and PCI-PCI bridge comprising programmable DMA controller for request arbitration and storing data transfer information
US5954809A (en) * 1996-07-19 1999-09-21 Compaq Computer Corporation Circuit for handling distributed arbitration in a computer system having multiple arbiters
US5894563A (en) * 1996-11-20 1999-04-13 Apple Computer, Inc. Method and apparatus for providing a PCI bridge between multiple PCI environments
US5918026A (en) * 1996-12-23 1999-06-29 Compaq Computer Corporation PCI to PCI bridge for transparently completing transactions between agents on opposite sides of the bridge
US6185630B1 (en) * 1997-02-14 2001-02-06 Advanced Micro Devices, Inc. Device initializing system with programmable array logic configured to cause non-volatile memory to output address and data information to the device in a prescribed sequence
US5953511A (en) * 1997-04-08 1999-09-14 National Instruments Corporation PCI bus to IEEE 1394 bus translator
US5937175A (en) * 1997-04-08 1999-08-10 National Instruments Corporation PCI bus to IEEE 1394 bus translator employing pipe-lined read prefetching
FI971718A (fi) 1997-04-22 1998-10-23 Nokia Telecommunications Oy Korttipaikkojen lisääminen suurikapasiteettiseen väylään
US5857082A (en) * 1997-04-25 1999-01-05 Intel Corporation Method and apparatus for quickly transferring data from a first bus to a second bus
FR2770008B1 (fr) * 1997-10-16 2001-10-12 Alsthom Cge Alkatel Dispositif de communication entre plusieurs processeurs
US6275888B1 (en) 1997-11-19 2001-08-14 Micron Technology, Inc. Method for configuring peer-to-peer bus bridges in a computer system using shadow configuration registers
US6263389B1 (en) 1998-01-21 2001-07-17 Micron Technology, Inc. Apparatus for increasing the number of loads supported by a host bus
US6041380A (en) * 1998-01-21 2000-03-21 Micron Electronics, Inc. Method for increasing the number of devices capable of being operably connected to a host bus
US5996038A (en) * 1998-01-26 1999-11-30 Intel Corporation Individually resettable bus expander bridge mechanism
US7007126B2 (en) * 1998-02-13 2006-02-28 Intel Corporation Accessing a primary bus messaging unit from a secondary bus through a PCI bridge
US6081863A (en) * 1998-03-13 2000-06-27 International Business Machines Corporation Method and system for supporting multiple peripheral component interconnect PCI buses by a single PCI host bridge within a computer system
US6260093B1 (en) * 1998-03-31 2001-07-10 Lsi Logic Corporation Method and apparatus for arbitrating access to multiple buses in a data processing system
US6449677B1 (en) * 1998-09-03 2002-09-10 Compaq Information Technologies Group, L.P. Method and apparatus for multiplexing and demultiplexing addresses of registered peripheral interconnect apparatus
US6167476A (en) * 1998-09-24 2000-12-26 Compaq Computer Corporation Apparatus, method and system for accelerated graphics port bus bridges
US6175889B1 (en) * 1998-10-21 2001-01-16 Compaq Computer Corporation Apparatus, method and system for a computer CPU and memory to high speed peripheral interconnect bridge having a plurality of physical buses with a single logical bus number
US6230227B1 (en) * 1998-12-11 2001-05-08 Compaq Computer Corp. Computer system with support for a subtractive agent on the secondary side of a PCI-to-PCI bridge
US6618777B1 (en) 1999-01-21 2003-09-09 Analog Devices, Inc. Method and apparatus for communicating between multiple functional units in a computer environment
EP1189141A3 (en) * 2000-09-13 2005-12-28 Texas Instruments Inc. Bus bridge
US6954209B2 (en) * 2000-12-06 2005-10-11 Hewlett-Packard Development Company, L.P. Computer CPU and memory to accelerated graphics port bridge having a plurality of physical buses with a single logical bus number
US6748478B1 (en) * 2000-12-27 2004-06-08 Intel Corporation System function configurable computing platform
US6973525B2 (en) * 2002-03-19 2005-12-06 Dell Products L.P. System and method for managing bus numbering
US7174410B2 (en) * 2003-04-17 2007-02-06 International Business Machines Corporation Method, apparatus and computer program product for write data transfer
US20060136650A1 (en) * 2004-12-16 2006-06-22 Jyh-Hwang Wang Data-read and write method of bridge interface
US8943257B2 (en) * 2011-09-30 2015-01-27 Intel Corporation Protocol neutral fabric

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5123092A (en) * 1988-10-21 1992-06-16 Zenith Data Systems Corporation External expansion bus interface
JP3206006B2 (ja) * 1991-01-25 2001-09-04 株式会社日立製作所 二重化バス制御方法及び装置
US5309568A (en) * 1992-03-16 1994-05-03 Opti, Inc. Local bus design
US5467295A (en) * 1992-04-30 1995-11-14 Intel Corporation Bus arbitration with master unit controlling bus and locking a slave unit that can relinquish bus for other masters while maintaining lock on slave unit
CA2092631C (en) * 1992-06-19 1997-04-08 Don Steven Keener Physical partitioning of logically continuous bus
US5448565A (en) * 1992-11-12 1995-09-05 International Business Machines Corp. Multiport LAN bridge
JP3183731B2 (ja) * 1992-11-17 2001-07-09 株式会社日立製作所 バスシステム及びバスブリッジ方式
US5522050A (en) * 1993-05-28 1996-05-28 International Business Machines Corporation Bus-to-bus bridge for a multiple bus information handling system that optimizes data transfers between a system bus and a peripheral bus
EP0651336A1 (en) * 1993-10-28 1995-05-03 International Business Machines Corporation Switch network extension of bus architecture
US5455915A (en) * 1993-12-16 1995-10-03 Intel Corporation Computer system with bridge circuitry having input/output multiplexers and third direct unidirectional path for data transfer between buses operating at different rates
US5546546A (en) * 1994-05-20 1996-08-13 Intel Corporation Method and apparatus for maintaining transaction ordering and arbitrating in a bus bridge
US5557758A (en) * 1994-11-30 1996-09-17 International Business Machines Corporation Bridge between two buses of a computer system that determines the location of memory or accesses from bus masters on one of the buses

Also Published As

Publication number Publication date
KR100742718B1 (ko) 2007-12-07
AU6315896A (en) 1997-02-05
WO1997002533A1 (en) 1997-01-23
US5734850A (en) 1998-03-31
DE19680668C2 (de) 2003-11-20
DE19680668T1 (de) 1997-09-18

Similar Documents

Publication Publication Date Title
KR970705793A (ko) 컴퓨터 시스템의 버스사이의 투명 브리지 및 단일 논리 버스로서 동작하도록 그러한 버스를 인터페이스하는 방법(a transparent bridge between buses of a computer system and a method of interfacing the buses to operate as a single logical bus)
US6209042B1 (en) Computer system having two DMA circuits assigned to the same address space
US6029223A (en) Advanced programmable interrupt controller
KR0156922B1 (ko) Cpu-버스제어기 및 그 제어방법
KR100271336B1 (ko) 주변구성요소 내부접속 버스상의 기능을 향상시키는 장치 및방법
US5430847A (en) Method and system for extending system buses to external devices
US6173353B1 (en) Method and apparatus for dual bus memory transactions
US5768622A (en) System for preemptive bus master termination by determining termination data for each target device and periodically terminating burst transfer to device according to termination data
US5752043A (en) Interrupt control system provided in a computer
US5838995A (en) System and method for high frequency operation of I/O bus
US6959354B2 (en) Effective bus utilization using multiple bus interface circuits and arbitration logic circuit
KR100291409B1 (ko) 컴퓨터 시스템내의 동일 버스상에 두 개의 부 디코드 에이전트를 지원하는 방법 및 장치
US5809260A (en) Burst mode data transmission retry of previously aborted block transfer of data
US5794000A (en) Method and apparatus for avoiding erroneous abort occurrences in PCI-bus systems
JP2001282631A (ja) 書き込みデータの破壊を制限する方法及びシステムとｐｃｉバス・システム
JPH0962621A (ja) コンピュータシステムおよびコマンドサイクル切換え方法
JP2565916B2 (ja) メモリアクセス制御装置
KR980010803A (ko) 직접 메모리 엑세스 동작을 위해 출력 주변장치를 프리챠징하는 방법
JPH0553902A (ja) メモリ制御回路
US5944808A (en) Partial parity correction logic
KR100227142B1 (ko) Pci 시스템 간의 인터페이스 장치
EP0568678B1 (en) Device for transmission of data
KR0176075B1 (ko) 주변소자연결 버스 응답 장치
JP2713204B2 (ja) 情報処理システム
JPH10269169A (ja) コンピュータシステムおよびバストランザクション制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110711

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee