JPH0339267A - シリアルマトリックス型プリンタの印字制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、印刷速度の向上を図るために複数の印字ユニ
ットをキャリッジ移動方向１こ配設したシリアルドツト
マトリックス型プリンタの印字制御装置に関する。

（従来技術） シリアルドツトマトリックス型プリンタは、ソしメイド
により駆動されるインパクトワイヤや、圧電素子により
インク滴を飛翔させるインクジェットノズルや、発熱素
子を複数個配列した印字ヘッドを用紙幅方向に移動させ
なから文字パターンに対応したドツトを形成するもので
ある。

このような、ドツト発生素子は、機械的慣性や、熱的ｆ
ｌｉｔ！％有していで、１回のドツト形成動作に成る程
度の時間を必要とするため、キャリッジの移動速度に制
限を受け、これにより最高印字速度か決ること１こなる
。このため、印刷速度の向上を図ることを目的として、
複数の印字ユニットをキャリッジの移動方向に配設し、
複数列のドツトを交互に印刷させるように構成したシリ
アルドツトマトリックス型プリンタが商品化されでいる
。

ところで、このようなプリンタによれば１１例えば２つ
の印字ユニットを用いると、キャリッジの速度を２倍に
引上げることが可能となって、印字速度を向上すること
が可能ヒなる。このとき、複数の印字ユニットそれぞれ
が、１ドツトの印字のあと十分に休止することができ、
かつそれぞれができるだけ平均に稼働するように、印字
すべき文字を構成している各ドツト形成指令信号を分配
することか極めて重要なファクターとなる。

このため、例えば、連続する４回の印字タイミング中に
、同一印字ユニットが続けＵ２回以上印字動作を行わな
いように構成した文字パターンを用意することが提案さ
れでいる（特開昭６３−６７１５８号公報、特開昭６１
−２２７９２号公報）。

（発明か解決しようとする課題） しかしながら、文字の形を表すドツトパターンデータに
加えで、印字ユニットが分担するドツト列を指定するた
めのデータを必要として文字パターンデータ全体が複雑
化するばかりでなく、キャラクタジェネレータ等の文字
パターン記憶手段の記憶容量が大きくなるという問題が
ある。

本発明はこのような問題に鑑みてなされたものであって
、その目的とするところは、印字パターンによる割付は
指定を不要とするができる、新規な複数印字ユニットを
使用したシリアルマトリックス型プリンタの印字制御装
置を提供することにある。

（課題を解決するための手段） このような間Ｍを解決するために本発明においで１よ、
印字ヘッドの移動方向に連続する２つのドツト位置の一
方にのみドツト生成データを有する文字ドットパターン
データ記憶手段と、１列にＭ個のドツト発生素子を有す
るものを任意のドツト丁たけ間隔を空けて２列配列を備
えた印字ユニットをＮ個（ただしＮ２２なる整数）印字
ドツト間隔のＷｊ！数倍の距離Ｓをもっでキャリッジに
固定された印字ヘッドを備え、各ドツト列の印字タイミ
ングをドツト発生素子の応答周波数以上で駆動するプリ
ンタにおいで、文字ドツトパターンデータをＳビット遅
延させる第１の遅延手段と、前記ハーフドツト発生手段
からのデータを千ビット遅延させて出力する第２の遅延
手段と、該第２の遅延手段からのドツト行のドツト形成
指令信号の内、印字方向に数えてｎ番目（１≦ｎ≦Ｎの
全ての整数）からＮ個毎に選出するＮ組のドツト選択手
段を備えた。

（作用） 印字ドツトパターンのドツト形成指令信号を印字方向に
Ｎ＠に各列のドツト発生素子に振分けて、強制的に休止
期間を設けて、同一印字タイミング時では１つの印字ユ
ニットのみが作動することになるから、キャリッジを印
字タイミングのＮ倍の速度で移＠させでも印字が可能と
なる。

（実施例） そこで、以下に本発明の詳細を図示した実施例に基づい
て説明する。

第１図は、本発明の一実施例を示すものであって、図中
符号１．２はそれぞれ印字ヘッド３を構成する印字ユニ
ットで、第２図に示したように各印字ユニット１．２は
、例えばソレノイドにより駆動されるインパクトワイヤ
や、圧電素子によりインク漬を飛翔させるインクジェッ
トノズルや、発熱素子からなるドツト発生素子Ｐ＋−Ｐ
６、Ｑ、〜Ｑ、を備えている。これら印字ユニット１．
２は、壬ヤリッジの移動方向（図中矢印Ｘ）に並べて同
一のキャリッジに固定されている。各印字ユニット１．
２を構成しているドツト発生素子Ｐ、〜Ｐａ、Ｑ＋〜Ｑ
、は、Ｐ、〜Ｐ４とＰ５〜Ｐ、、及びＱ、〜Ｑ４とＱ５
〜Ｑａｒこ大きく半分に分割されて２列（なお、この明
細書では列方向とはキャリッジの移動方向に直交する方
向、つまり図中矢印Ｙ方向をいう）に配列され、各列の
ドツト発生素子は１／２ドツト分の間隙を有し、また行
方向（この実施例では行方向とはキャリッジの移動方向
、つまり図中矢印Ｘ方向を言う）に１ｉ−″ットの間隙
を有し、さらに各印字ユニット１．２の各列１８：構成
しているドツト発生素子Ｐ＋−ＰａとＰＩ３〜Ｐａ、及
びＱ１〜Ｑ４とＱ、〜Ｑａは列方向に印刷時に重なる程
度、例えば１／′２ドツトだけずらされて千鳥状に配列
され、各ユニットを構成しでいるドツト発生素子Ｐ＋−
ＰａとＰｉ　〜Ｐａ（Ｑ＋　〜ＱａとＱ８〜Ｑａ）は、
物理的には離れでいるがドツト形成時には一体として作
動、つまり同一の列で１／２ドツトたけ列方向にずれた
、いわゆるハーフドツト印字が可能となっている。すな
わち、各ユニット１．２を構成しているドツト発生素子
Ｐ、〜Ｐ４、もしくはドツト発生素子Ｐ５〜Ｐ、の一方
は独立した列での印字動作が禁止されている（なお、第
２の印字ユニットのドツト発生素子Ｑ、−Ｑ、とドツト
発生素子０８〜Ｑ８も同様に構成されている）。

これら印字ユニット１．２は、一定ドット数、この実施
例では３ドツト分の間隙が設定されでいる。

再び第１図に戻って、図中符号１１．’ｌｌ′は、それ
ぞれシフトレジスタ等の外部から遅延量が設定可能な第
１の遅延回路で、印字ドツトパターン格納回路１３から
出力されたドツトパターン信号を所定ビット分、つまり
各ユニット１．２のドツト発生素子数に相当するビット
数（この実施例では８ビット分）のドツト形成指令信号
を、キャリッジの移動方向の下流側となるユニット（こ
の実施例では印字ユニット２）が、ユニット配列間隔（
この実施例では３ビット分）だけ相対的に遅延させるよ
うに構成されている。

１７．１７°は、第２の遅延回路で、ハーフドツト発生
回路１７．１７°の各出力端子に接続される要素１７１
〜１７８．１７１°〜１７ａ’！有し、各要素はシフト
レジスタ等の通常の遅延量を外部信号により変更するこ
とができる遅延回路から構成されている。各遅延回路１
７．１７゛はこれを構成している要素１７．〜１７８．
１７１〜１７ａ゛の内、入力するドツト形成指令信号に
対応して異なる遅延を与えるように遅延量が設定されて
いる。

すなわち、列方向における奇数番目のドツトを形成する
ドツト発生素子Ｐ、〜Ｐ４、及びＱ、〜Ｑ４を駆動する
ための信号を受ける要素１７．〜１７４、及び要素１７
．°〜１７４゛、また偶数番目のドツトを形成する信号
を受ける要素１７８〜１７８．１７５〜１７．ではドツ
ト発生素子の行方向の配列間隔（この実施例では１ビッ
ト）だけ、後行する素子に入力するドツト形成指令信号
を相対的に遅延するように遅延量が設定されている。

１９．１９゛は、印字ドツト選択回路で、遅延回路１７
．１７゛の各要素に接続される要素からなり、各要素は
第４図に示したように印字ユニットの個数Ｎを進数とす
るカウンタ１９ａ、この実施例では基数を２とする２進
カウンタ回路と、排他的論理和ゲート回路１９ｂと、論
理積ゲート回路１９ｃかうなり、第５図に示したように
排他的論理和ゲート回路１９ｂに入力する選択順指定信
号がロレベルのときには（ｅｏ）、偶数番目のドツト形
成指令信号（ｄｏ）を、また選択順指定信号がＬレベル
のときには（ｅ）、奇数番目のドツト形成指令信号（ｄ
）を選択して出力するように構成されている。

２０．２０’は、駆動回路で、印字ドツト選択回路１９
．１９°からの信号をラッチして印字タイミングに合わ
せてドツト発生素子Ｐ、〜Ｐ８、Ｑ＋−Ｑａを作動させ
るように構成されている。

次に、このように構成した装置の動作を第５．６図に基
づいて説明する。

今、キャリッジが矢印Ｘに移動しながら印字を行なう場
合、つまり印字ユニット１が先行し、またこの印字ユニ
ット２から３ドツト連れで印字ユニット２が後続して印
字を行なう場合を例に抹って説明する。

先行側の印字ユニット１に接続する遅延回路１１を無効
化し、また後行側の遅延回路１１゛を有効化しで、遅延
回路１１°がドツト形成指令信号を３ピッ１−５つまり
印字ユニット１と印字ユツト３とのキャリッジ移動方向
の間隔に相当するビット数たけ遅延させるように遅延量
を設定しておく。

この状態で、ホスト装置から文字ドツトパターン信号、
例えば第５図に示したようなパターンＦＡＩ」が出力さ
れる。この文字ドツトパターン信号は印字ドツトパター
ン格納回路１３に一時格納され、次いで第１の遅延回路
１１．１１゛に入力する。これにより第２遅延回路１７
゛に入力するドツトパターン信号（第６図ＩＩ　）が第
２遅延回路１７に入力する信号（第６図Ｉ）に比較して
相対的に３ビットだけ遅延されることになる。

これら第２の遅延回路１７．１７゛に入力したドツトパ
ターン信号は、第２の遅延回路１７（こより、第１印字
ユニット１内の先行側のドツト発生素子Ｐ、〜Ｐ、を基
準としたとき、後行側のドツト発生素子Ｐ５〜Ｐａに入
力する信号を１ビツトたけ遅延される。また第２の遅延
回路１７′は、同様に第２印字ユニット２の先行側のド
ツト〜発生素子Ｑ１〜Ｑ４に入力する信号を後行側のド
ツト発生素子０５〜Ｑ、を１ビツトだけ遅延きせる。

これにより、各ユニットの各列の間隔（１ビット）だけ
後行する側のドツト発生素子に人力する信号が、移動方
向の間隔に一致したビット数（１ビツト）だけ遅延させ
られ、第１印字ユニット１の右列側ドツト発生素子用、
左列側ドツト発生素子用、及び第２印字ユニット２の右
列側ドツト発生素子用、左列側ドツト発生素子用の４１
ｉ類の印字データが１回のデータ転送で準備されること
になる。

第２の遅延回路１７．１７′を出たドツトパターン信号
は、印字ドツト選択回路１９．１９゛に入力し、印字方
向のドツト単位ごとにドツトパターン信号の内のドツト
形成指令信号“１”だけをカウントしで、印字ドツト選
択回路１９からは奇数番目のドツト形成指令信号″′１
″′が、また印字ドツト選択回路１９′からは偶数番目
たけのドツト形成指令信号″１”が出力される。

すなわち、第２の遅延回路１７．１７′から出力される
ドツト形成指令信号は、これの目レベルからしレヘルへ
の変化した時点で、基数２のカウンタ１９ａによりカウ
ントされる。一方、排他的論理和ケート１９ｂ（こは、
有効化させるべきブタを指定する選択順指定信号（ｅ）
（ｅ’）か入力しでいるので、カウンタ１９ａの出力と
選択順指定信号がともに一致したときにだけ論理積ゲー
ト１９ｃが開くことになる。したがって印字ドツト選択
回路１９からは、カウンタ１９ａの内容を「１」にする
タイミングのドツト形成指令信号“１″だけが出力され
、また印字ドツト選択回路１９゛からは、カウンタ１９
ａ゛の内容を「Ｏ」に復帰させるタイミングのドツト形
成指令信号“１″たけが出力されることになる。

このため、キャリッジの先頭、つまり第１印字ユニット
１の右列側ドツト発生素子Ｐ、−Ｐ、か印字用紙の第１
ドツト目に位置した時点で、ドツトパターン信号の第１
列の信号（第６図１）か出力すると、この信号は遅延回
路１１での遅延を受けることなく、次いで第２の遅延回
路１７により左列側データ（第６図におけるＰ５〜Ｐａ
の行に対応する信号）が１ビットだけ遅延される。

方、遅延回路１１゛に人力したこの信号（第６図Ｉ）は
、ここで３ビットの遅延を受けるため、この時点では遅
延回路１１゛から出力されでいない。

この段階で、印字タイミング信号が出力すると、印字ユ
ニット２０は、右列側のデータかないため、右列側のド
ツト発生素子Ｐ＋””Ｐａを駆動できない、この印字動
作に並行してキャリッジが印字ユニット１．２の応答可
能速度の２倍の速度でつぎの印字位置である次のドツト
形成位置、つまり第２ドツト目に位置すると、第１印字
ユニット１の左列側ドツト発生素子Ｐ５〜Ｐ８が印字用
紙のＭ１列目１こ位置し、かつ１ビツト遅延された左列
側データ（Ｐ、〜Ｐａ）が印字ドツト選択回路１９に入
力するから、このドツト形成指令信号ωがカウンタ１９
ｃの内容を“０”から“１”に変化させる。これにより
このドツト形成指令信号■に対応するドツトが印字用紙
の第１列目に印字される。もとより左列側のドツト発生
素子Ｐ、！ｌ〜Ｐ、は、前回の印字タイミング時に駆動
されでいないので、ドツト（０を印字するタイミングで
ドツト形成動作を行なうことができる。

この印字動作に合せて第１の遅延回路１１から第２列（
第６図２）のデータが出力される。このデータの内印字
ユニット１の右列側ドツト発生素子Ｐ４に対応するドツ
ト■は、印字ドツト選択回路１９４のカウンタの内容を
“１″に変化させる。したがって、ドツト形成指令信号
■は、印字ユニット１の右列側ドツト発生素子Ｐ４を作
動させてドツトを形成する。またこの印字タイミングか
ら１ビット遅れで出力されるドツト形成指令信号■は、
ドツト選択回路１９．のカウンタ内容を“１”とするか
ら、ドツト発生素子Ｐ７を駆Ｉ７１させてドツト■を印
字することになる。第３列のドツト形成指令信号■、■
についでも、前述の場合と同様に印字ドツト選択回路１
９３．１９．を通過してドツト発生素子Ｐ３、Ｐｏ１Ｆ
！、それぞれ作動させることになる。

キャリッジが次の位置に移動すると、第４列の印字タイ
ミング（第６図４の列）ｔこなると、これらのドツト形
成指令信号■、■、■の内、ドツト形成指令信号■、■
は、印字ドツト選択回路１９□、１９５のカウンタ内容
を“１′″に変化させるため、駆動回路２０に入力して
ドツト発生素子Ｐ２、Ｐ、Ｓをそれぞれの印字タイミン
グで作動させてドツトを形ＩＩｉさせる。一方、ドツト
形成指令信号■は、これが入力する印字ドツト選択回路
１９７のカウンタの内容が既（こドツト形成指令信号■
により１ｎとなっているので、カウンタの内８を“Ｏ”
に変化させることになり、印字ドツト選択回路１９７を
通過することができない、したかって、ドツト形成指令
信号■は、ドツト発生素子Ｐ７を作動させることにはな
らない。

ところで、この時点においては第１の遅延回路１１°か
ら３ビット遅れで、第１の遅延回路１１１からのドツト
パターン信号と同一のドツトパターン信号■〜　が次々
と出力されて来る（第６因■）、印字タイミング（３）
となった時点で出力されるドツト形成指令信号０）は、
これが入力する印字ドツト信号選択回路１９．′のカウ
ンタの内容を“１”に変化させるので、駆動回路２０°
に入力することはできず、したがって既に印字ユニット
１によりドツトが形成された箇所（こ再びドツトを印字
することが阻止される。以下、印字タイミング（５）（
６）におけるドツト形成指令信号■〜■についでも同様
に印字動作が阻止されることになる。

印字タイミング（７）になると、この列のドツト形成指
令信号の内、ドツト形成指令信号■、■は、印字ドツト
選択回路１９□′、１９３°のカウンタを“１″とする
ので、駆動回路２０′１こ入力することができない、一
方、この列のドツト形成指令信号■は、これが入力する
印字ドツト選択回路１９１が既にドツト形成指令信号■
により“１“となっでいるので、この時点でカウンタの
内容を″Ｏ″′に復することになって、印字ドツト選択
回路１９１そ通過することになる。これにより、印字ユ
ニット１による印字が行なわれなかったドツト■が、こ
の時点で印字ユニット２のドツト発生素子Ｑ７＋こより
印字されることになる。

以下、このようにしＣ１基準４０．　Ｍから印字方向に
数えて奇数番目にｉ’１ＭするＦビット形成指令信号（
０［株］は、印字ユニット１（こより、また偶数番目（
こ位置するドツト形成指令信号０＠＠［株］■は、印字
ユニット２に分担され、第７図に示しノたように印字さ
れることになる（図中０は第１印字ユニットによる印字
を、また口は印字ユニット２１こよるドツトを示す）。

これにより、文字パターンに特別の分担信号を付加する
ことなく、印字方向に数えて単に、奇数番目に位置する
が、偶数番目かによって機械的に印字形成指令信号か振
分けられること１こなる。

第８図（よ、本発明の他の実施例を示すものであって図
中符号は、１５．１５′は、ハーフドツト閉止回路で、
第１の遅延回路１１．１１“からバス１６．１６′を介
しで出力される各ドツト信裾を受ける要素１５．〜１５
８．１５１°〜１５゜そ有しでいる。これら要素１５．
〜１５８、及び要素１５１°〜１５８°は、第９図に示
したようにアンドゲート回路１５ａとノリップフロツ７
回路１５Ｆ−）とかうなり、連続して入力するドツト形
成指令イ２号“１”の内、先に入力したものだけを出力
して、第５図■、１１に示したような印字方向を幅広に
印字する強調文字パターンデータに対しでも適用可能と
したものである。

すなわち、第１の遅延回路１１．１１′から出力された
信号は、ハーフドツト岨止回紀１５．１５′により、必
す印字方向に連続して配置されるドツト（００）の一方
ｔｍ止、つまりドツト形成指令信号“ビ°をドツト非形
成指令信号“ｏ″信号変換するから、結果として第２遅
延回路にはドツト（０）だけが選択される。このため、
第２の遅延回路１７．１７°には第５図Ｉ、］Ｉに示し
たような信号か入力することになる。

したかって、以後は第１実施例に示した動作と同一の動
作により、連続する印字タイミングで同一のドツト発生
素子を作動させることを禁止することになる。

なお、この実施例においでは、２つの印字ユツトを用い
る場合に例を採って説明したが、３つ以上の印字ユニッ
トを用いた場合にも同様に適用できることは明らかであ
る。

テなわら印字ユニットをＭ個（ただしＭ≧３）備えるも
のにあっては、印字データ格納回路からのドツトデータ
を、印字ユニットのビン配列間隔に一致させてＭ種類遅
延させるとともに、印字ドツト選択回路でのカウンタの
進数をＭとしでＭ＝１．２、・・・Ｍ番目のものを選択
して出力するようにすればよい。

また、この実施例においては、文字パターンデータに例
を取って説明したが、ドツト形成指令信号°゛１”とド
ツト非形成指令信号″Ｏ″との集合により表される画像
データに適用しても同様の作用を奏することになる。

また、この実施例においては各ユニットのドツト発生素
子を千鳥状に配列したものに例を採って説明したか、第
１１図に示したようにドツト発生素子を一列に配置しで
なる印字ユニット３０．３１を複数個配列しでなる印字
ユニット３２を用いでも同様の作用を奏することは明ら
かで、この場合１こは第１図、及び第９図における第２
の遅延回路１７か不要となることは明らかである。

（発明の効果） 以上、説明したように本発明においては、各１ごット列
の印字タイミングをドツト発生素子の応答周波数以上で
駆動するプリンタにおいて、文字ドツトパターンデータ
をＳビット遅延させる第１の遅延手段と、第１の遅延手
段からのデータを１ヒ゛ツト遵延させて出力する第２の
遅延手段と、第２の遅延手段がらのドツト行のドツト形
成指令信号の内、印字方向に数えてｎ番目（１≦ｎ≦Ｎ
の全てのｇ数）からＮ個毎に選出するＮ組のドツト選択
手段を備えたので、各印字ユニットの各ドツト発生素子
に入力するドツト形Ｉ！ｉ、指令信号かｎに当る場合た
け作動し、これ以外の場合には他の印字ユニットに分担
させることになるから、文字ドツトパターンデータに印
字ユニットの分担データを必要とすることなく複数の印
字ユニットに均等にデータを分担させることができて、
文字パターンデータ記憶手段の小容量化を図りつつ印刷
速度の向上と印字ヘッドの長寿命化を図ることができる
。

【図面の簡単な説明】

第１図は本発明の一実施例を示す装置の７０ツク図、第
２図、は印字ヘッドの一例を印字ユニットの背面側から
見た状態で示す説明図、第３図は同上装置における印字
ドツト選択回路の一実施例を示すフロック図、第４図は
同上装置におけるドツト選択回路の動作を示す波形図、
第５図Ｉ、■はそれぞれ文字パターンデータの一例を示
す説明図、第６．７図はそれぞれ同上装置の動作を示す
説明図、第８図は本発明の他の実施例を示すブロック図
、第９図は第８図表ＭＩこおけるハーフドツト阻止回路
の一実施例を示す回路図、第１０図Ｉ、■はそれぞれ第
８図装置に使用する文字パターンの一例を示す説明図、
第１１図は本発明に適用可能な印字ヘッドの一例を示す
正面図である。 １．２・・・・印字ユニット

Claims (2)

【特許請求の範囲】
1. （１）印字ヘッドの移動方向に連続する２つのドット位
   置の一方にのみドット生成データを有する文字ドットパ
   ターンデータ記憶手段と、１列にＭ個のドット発生素子
   を有するものを任意のドットＴだけ間隔を空けて２列備
   えた印字ユニットをＮ個（ただしＮ≧２なる整数）印字
   ドット間隔の整数倍の距離Ｓをもってキャリッジに固定
   された印字ヘッドを備え、各ドット列の印字タイミング
   をドット発生素子の応答周波数以上で駆動するプリンタ
   において、文字ドットパターンデータをＳビット遅延さ
   せる第１の遅延手段と、第１の遅延手段からのデータを
   Ｔビット遅延させて出力する第２の遅延手段と、第２の
   遅延手段からのドット行のドット形成指令信号の内、印
   字方向に数えてｎ番目（１≦ｎ≦Ｎの全ての整数）から
   Ｎ個毎に選出するＮ組のドット選択手段を備えてなるシ
   リアルマトリックス型プリンタの印字制御装置。
2. （２）印字ヘッドの移動方向に連続する２つのドット位
   置の一方にのみドット生成データを有する文字ドットパ
   ターンデータ記憶手段と、１列にＭ個のドット発生素子
   を有する印字ユニットをＮ個（ただしＮ≧２なる整数）
   印字ドット間隔の整数倍の距離Ｓをもってキャリッジに
   固定された印字ヘッドを備え、各ドット列の印字タイミ
   ングをドット発生素子の応答周波数以上で駆動するプリ
   ンタにおいて、文字ドットパターンデータをＳビット遅
   延させる第１の遅延手段と、第１の遅延手段からのドッ
   ト行のドット形成指令信号の内、印字方向に数えてｎ番
   目（１≦ｎ≦Ｎの全ての整数）からＮ個毎に選出するＮ
   組のドット選択手段を備えてなるシリアルマトリックス
   型プリンタの印字制御装置。