JP3493881B2 - 印刷装置およびその制御方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ドットマトリクス
プリンターあるいはビットイメージプリンターなどの印
刷装置に関し、特に、個々のドットを形成するノズルや
ワイヤーなどを用いたドット印刷手段が複数の列に交互
に配置された印刷装置に関するものである。

【０００２】

【従来の技術】インパクトタイプのドットプリンター
や、ノンインパクトタイプのドットプリンター、例え
ば、インクジェットプリンターにおいては、高解像度を
実現するためにワイヤーやノズル等を用いて個々のドッ
トを印刷するドット印刷手段を千鳥状に配置したプリン
ターヘッドを採用しているものがある。図９に、これら
のプリンターにおいて、ビットマップイメージに展開さ
れた印刷データをプリンターヘッドに転送する一般的な
回路を示してある。プリンターヘッドの印刷部１０に
は、図１０に示すように、ビットマップ化された印刷デ
ータの各々のビットに対応してドットを印刷する複数の
ノズル８がドット印刷手段として２列に配置されてお
り、例えば、計１２８個のドットを印刷できるようにな
っている。これらのノズルの内、奇数番目のノズルが第
１のライン１１に配置され、この第１のライン１１から
距離ｌだけ離れた位置に偶数番目のノズルが第２のライ
ン１２に沿って配置されている。ヘッド１０は紙面を横
あるいは縦に往復運動しながら印刷を行うので、このよ
うな千鳥状にノズル８を配置することによって、個々の
ノズル８、およびノズル８に必要な機構の占めるスペー
スを減らさずに解像度の高い印刷を行うことができる。
図１０に示した印刷ヘッド１０では、ノズル同士の間隔
は２ｄであるが、ドット同士の間隔はその半分のｄとな
る解像度の高い印刷を行うことができる。

【０００３】図９に示したような従来の回路では、イメ
ージバッファ２０内にビットマップ化されて記憶された
印刷データ２１から、ヘッドの移動する方向によってラ
イン１１または１２のいずれか一方の先に印刷される方
のライン（ｎ番目の列）の全てのドット（例えば１２８
ドット）分のビットデータがパラレル−シリアル変換回
路２５によってシリアルデータに変換されプリンターヘ
ッドに送られる。しかし、ヘッド１０のノズルは千鳥状
に配置されており、ノズル列１１および１２は距離ｌだ
け離れているので、イメージバッファ２０から送られて
きたｎ番目の列（ｎ列）のビットデータをそのままノズ
ル列１１および１２に設定できない。そこで、選択回路
１８を設け、これによって奇数番目のドットに相当する
ビットデータと、偶数番目のドットに相当するビットデ
ータを選択し、先に印刷されるラインのノズル（例え
ば、奇数番目のノズル列１１）のビットデータを先にシ
リアル−パラレル変換回路１３によってパラレルデータ
に変換し、ラッチ回路１５によってノズル列１１に設定
する。そして、残りの偶数ノズルの列１２用のビットデ
ータは、バッファ回路１９にいったん記憶する。そし
て、偶数ノズル列１２がバッファ回路１９に記憶された
ビットデータを印刷する位置に移動すると、残りのビッ
トデータをシリアル−パラレル変換回路１４およびラッ
チ回路１６を介して偶数ノズル列１２に設定し、印刷す
る。

【０００４】従って、バッファ回路１９は、２つのノズ
ル列１１および１２の距離ｌに印刷されるビットマップ
化されたデータを記憶可能なメモリーと、このメモリー
を制御する回路を備えている必要があり、さらに、プリ
ンターヘッドの移動する双方向で印刷するには、先行し
て印刷するノズル列１１あるいは１２によってバッファ
回路１９と選択回路１８の接続を切り替える必要があ
る。また、バッファ回路１９とシリアル−パラレル変換
回路１３あるいは１４との接続も切り替える必要があ
る。あるいは、それぞれのノズル列１１および１２に対
応して複数のバッファ回路を設けておく必要がある。

【０００５】

【発明が解決しようとする課題】近年、プリンターの小
型化や低価格化が進み、プリンターヘッドの小型化およ
び軽量化が望まれている。また、高速で印字品質の高い
小型化されたプリンターの実現も望まれている。そこ
で、本発明においては、解像度の高い印刷を行うため
に、２つあるいはそれ以上の列にノズルが交互に配置さ
れた印刷装置において、ビットマップ化されたデータを
印刷する際に、上記のようなバッファ回路や複雑な切り
替え制御を用いずに印刷が可能な制御方法および印刷装
置を提供することを目的としている。そして、ビットデ
ータの入出力や、ビットデータの並び替えに費やしてい
たソフト処理をなくし、処理速度の向上とＣＰＵの負荷
を軽減できる制御方法および回路構成を提供し、高速で
印刷品質の良いプリンターを提供することを目的として
いる。さらに、バッファ回路を省略することによって基
板上の制御回路の占める面積を低減し、プリンターヘッ
ドを小型化・軽量化できる印刷装置を提供することも目
的としている。

【０００６】

【課題を解決するための手段】このため、本発明におい
ては、印刷ヘッドのノズルにビットデータを設定する際
に、ビットマップ化された印刷データの内から先行する
一方のノズル列に対応するビット列を転送し、後で印刷
するビットデータをバッファに一時的に保管するのでは
なく、それぞれのノズル列に対応する複数のビット列を
ビットデータをノズルに設定する度に転送するようにし
ている。そして、それぞれのビット列の中からノズルに
対応するビットデータを選択して設定し、その後、印刷
を行うようにしている。従って、本発明においては、切
り替え制御やバッファ回路を省くことができる。

【０００７】 すなわち、本発明の、複数のドット印刷
手段を備えた印刷ヘッドが紙面上を動いてビットマップ
化された印刷データを印刷し、ドット印刷手段が印刷ヘ
ッドの動く方向と直交する少なくとも第１および第２の
ラインに沿って千鳥状に配置された印刷装置の制御方法
においては、第１のラインに配置された第１のドット印
刷手段に対し、印刷データの内から第１のラインに対応
する第１のビット列をパラレル−シリアル変換して転送
し、シリアルデータ化された第１のビット列から第１の
ドット印刷手段に対応するビットデータを選択するシリ
アル−パラレル変換を行い、該第１のドット印刷手段に
ビットデータを設定する第１の工程を行うと共に、第２
のラインに配置された第２のドット印刷手段に対し、印
刷データの内から第２のラインに対応する第２のビット
列をパラレル−シリアル変換して転送し、シリアルデー
タ化された第２のビット列から第２のドット印刷手段に
対応するビットデータを選択するシリアル−パラレル変
換を行い、該第２のドット印刷手段にビットデータを設
定する第２の工程を行い、その後、第１および第２のド
ット印刷手段によって印刷を行うようにしている。この
ような制御方法を採用することによって、ビットデータ
を一時的に保管する必要はないのでバッファ回路は不要
であり、また、印刷ヘッドの動く方向が変わっても制御
方法を変える必要がないので、制御が非常に簡易化さ
れ、制御回路の占める面積も縮減できる。

【０００８】 印刷ヘッドにノズルなどのドット印刷手
段が２列に配置されている場合は、第１のドット印刷手
段は第１のラインに沿って奇数番目または偶数番目のい
ずれか一方のビットデータの印刷を行うように配置し、
第２のドット印刷手段は第２のラインに沿って第１のド
ット印刷手段と異なる偶数番目または奇数番目のいずれ
か一方のビットデータの印刷を行うように配置できる。
そして、パラレル−シリアル変換は、第１のクロック信
号によって行い、第１の工程におけるシリアル−パラレ
ル変換は、第１のクロック信号を１／２に分周した第２
のクロック信号によって行うことにより、それぞれのビ
ット列から奇数番目あるいは偶数番目のビットデータを
選択できる。第２の工程におけるシリアル−パラレル変
換は、第２のクロック信号と異なる期間に供給される第
１のクロック信号を１／２に分周した第３のクロック信
号を用いることによって可能である。

【０００９】 このような制御方法は、第１のラインに
配置された第１のドット印刷手段に対し、印刷データの
内から第１のラインに対応する第１のビット列をパラレ
ル−シリアル変換して転送し、第２のラインに配置され
た第２のドット印刷手段に対し、印刷データの内から第
２のラインに対応する第２のビット列をパラレル−シリ
アル変換して転送するパラレル−シリアル変換手段と、
シリアルデータ化された第１のビット列から第１のドッ
ト印刷手段に対応するビットデータを選択するシリアル
−パラレル変換を行い、該第１のドット印刷手段にビッ
トデータを設定する第１のシリアル−パラレル変換手段
と、さらに、シリアルデータ化された第２のビット列か
ら第２のドット印刷手段に対応するビットデータを選択
するシリアル−パラレル変換を行い、該第２のドット印
刷手段にビットデータを設定する第２のシリアル−パラ
レル変換手段とを有する印刷装置に適用できる。パラレ
ル−シリアル変換手段に第１および第２のシリアル−パ
ラレル変換手段をそれぞれ接続してシリアルデータ化さ
れたビット列を転送しても良く、あるいは、第２のシリ
アル−パラレル変換手段を第１のシリアル−パラレル変
換手段を介してパラレル−シリアル変換手段と接続する
ことも可能である。この場合は、パラレル−シリアル変
換手段は第１のシリアル−パラレル変換手段に対し、第
２および第１のビット列をこの順番に送り、第１のシリ
アル−パラレル変換手段は第１のクロック信号を分周し
た第２のクロック信号によって第２のビット列から第２
のドット変換手段に対応するビットデータを選択して第
２のシリアル−パラレル変換手段にビットデータを転送
し、さらに、第２のクロック信号と位相の反転した第３
のクロック信号によって第１のビット列から第１のドッ
ト印刷手段に対応するビットデータを選択するシリアル
−パラレル変換を行い第１のドット印刷手段にビットデ
ータを設定すれば良い。一方、第２のシリアル−パラレ
ル変換手段は、第１のシリアル−パラレル変換手段から
転送されたビットデータを第３のクロック信号によって
第２のドット印刷手段に設定できる。

【００１０】また、記憶手段に印刷ヘッドの動く方向に
対応する印刷データの両側に空白のダミーデータを設け
ることにより、紙面の端を印刷する際に第１あるいは第
２のドット印刷手段に設定するビット列がない場合であ
ってもダミーデータが自動的に送られる。このため、紙
面の端を印刷するときも制御を切り換える必要はなく、
さらに制御回路の簡素化を図ることができる。

【００１１】もちろん、ドット印刷手段の配列されたラ
インは３つ以上であっても良く、この場合はそれぞれの
ラインに配置されたドット印刷手段にビットデータを設
定するクロック信号の分周量および位相のずれをライン
の数によって調整すれば良い。

【００１２】

【発明の実施の形態】以下に図面を参照して本発明の実
施例を示し、本発明をさらに詳しく説明する。

【００１３】［実施例１］図１に、本発明の実施例１の
印刷装置１の回路構成をブロック図を用いて示してあ
り、特に、イメージバッファ２０から印刷ヘッド５にデ
ータを送る制御回路の構成を示してある。本例の印刷装
置１は、奇数番目のノズルと偶数番目のノズルが千鳥状
に配置された印刷ヘッド５を備えており、その印刷部１
０には、奇数番目のノズル列１１と偶数番目のノズル列
１２が距離ｌだけ離れてほぼ並列している。奇数番目の
ノズル列１１には、イメージバッファ２０からのパラレ
ル−シリアル変換されたデータがシリアル−パラレル変
換回路１３およびラッチ回路１５を介して設定され、偶
数番目のノズル列１２には、シリアル−パラレル変換回
路１４およびラッチ回路１６を介してデータが設定され
る。

【００１４】イメージバッファ２０には、印刷するキャ
ラクターやシンボルなどのデータがビットマップイメー
ジに展開された印刷データ２１が格納されている。本例
のイメージバッファ２０内には、さらに、印刷データ２
１の両側、すなわち、印刷ヘッド５の移動方向に相当す
る行の外側に少なくとも距離ｌに相当するダミーデータ
２２ａおよび２２ｂが設けられている。このダミーデー
タ２２ａおよび２２ｂは、空白、すなわち、ノズル列１
１および１２においてドットを印刷しないデータによっ
て満たされている。ダミーデータ２２は、予めイメージ
バッファ２０の所定のエリアに設けられていても良い
し、あるいは印刷する情報をビットマップ化する際に、
その両側に自動的に形成しても良い。

【００１５】イメージバッファ２０からは、ビットマッ
プ化されたデータがパラレル−シリアル変換回路２５を
介してプリンターヘッド５に送られる。本例のパラレル
−シリアル変換回路２５には、セレクタ２９を介して２
つのデータ列が順次入力されるようになっている。この
セレクタ２９は、イメージバッファ２０に展開されてい
るデータの中から印刷する距離がｌだけ離れた２つのデ
ータ列を選択信号３９によって順次選択するようになっ
ている。例えば、距離ｌがｌ列のデータに相当すると仮
定すると、偶数ノズル列１２が印刷するｎ列のデータ２
３ａと、奇数ノズル列１１が印刷するｎ＋ｌ列のデータ
２３ｂを選択し、次に、ｎ＋１列のデータと、（ｎ＋
ｌ）＋１列のデータを選択する。さらに、セレクタ２９
は、用意されたダミーデータ２２ａおよび２２ｂも印刷
データ２１と同様に取り扱う。このため、例えば、奇数
ノズル列１１が印刷データ２１の行端から外になったと
きは、奇数ノズル列１１には空白のダミーデータが送ら
れる。従って、奇数ノズル列１１では印刷が行われず、
偶数ノズル列１２でのみ印刷データ２１による印刷が行
われる。印刷データ２１の逆側の行端においても同様で
ある。従って、セレクタ２９は、行端であるか否かを識
別せずにパラレル−シリアル変換回路２５にビットデー
タを送ることができる。これによって、千鳥状にノズル
の配置されたプリンターにおける行端の処理が非常に簡
易化される。

【００１６】２つのシリアル−パラレル変換回路１３お
よび１４には、クロック制御回路３０を介してクロック
信号３６が供給される。このクロック信号３６は、クロ
ック制御回路３０によってパラレル−シリアル変換回路
２５に供給される第１のクロック信号３５が１／２に分
周された信号である。このため、クロック制御回路３０
は、第１のクロック信号を１／２に分周する分周部３１
と、シリアル−パラレル変換回路１４および１３のそれ
ぞれにクロック信号３６を供給する選択部３２を備えて
いる。従って、本例のプリンター１においては、データ
を送る側のパラレル−シリアル変換回路２５は第１のク
ロック信号３５で動作し、ノズル列１１および１２にデ
ータを設定するシリアル−パラレル変換回路１３および
１４は、第１のクロック信号３５の２倍の周期のクロッ
ク信号３６によって動作する。

【００１７】本例のプリンター１において、イメージバ
ッファ２０からプリンターヘッド５にデータが送られ、
印刷が行われる工程を図２のフローチャートおよび図３
のタイミングチャートを参照して説明する。

【００１８】ステップ５１において、時刻ｔ１にパラレ
ル−シリアル変換回路２５がｎ列のデータのパラレル−
シリアル変換を開始する。パラレル−シリアル変換回路
２５は、第１のクロック信号３５で動作し、ｎ列のデー
タを１ビット目から１２８ビット目までの順番にシリア
ル−パラレル変換回路１３および１４に供給する。これ
と同時に、分周されたクロック信号３６が偶数ノズルの
シリアル−パラレル変換回路１４に供給され、転送され
ているｎ列のシリアルデータの中の偶数番目のデータが
選択される。分周されたクロック信号３６は、クロック
制御回路３０において、第１のクロック信号３５の立ち
下がりのタイミングで１／２に分周されたクロック信号
であり、図３に示したタイミングでパラレル−シリアル
変換回路２５が変換を開始した時にシリアル−パラレル
変換回路１４に供給され、このクロック信号３６によっ
てｎ列のデータからは偶数番目に送られてきたデータが
選択される。従って、偶数番目のノズルで印刷するビッ
トデータを得ることができる。この間、クロック制御回
路の選択部は選択信号３９によって奇数ノズル側のシリ
アル−パラレル変換回路１３にはクロック信号が供給さ
れないようにしているので、ｎ列のデータは奇数ノズル
側では選択されない。

【００１９】パラレル−シリアル変換回路２５は、ｎ列
の最終データ、すなわち、本例では１２８ビット目を送
り終わると、ステップ５２において、次に、時刻ｔ２か
らｎ＋ｌ列のデータをパラレル−シリアル変換する。こ
の際、ｎ列の最終ビットと、ｎ＋ｌ列の最初のビットの
間に１クロックの間隔を開けて、クロック信号３６との
ビット列との位相を反転させるようにしている。このた
め、ｎ＋ｌ列のデータをパラレル−シリアル変換を開始
するとともに、分周されたクロック信号３６が奇数ノズ
ル側のシリアル−パラレル変換回路１３に供給される
と、ｎ＋ｌ列の奇数番目のデータが選択される。従っ
て、奇数番目のノズルで印刷するビットデータを得るこ
とができる。この間、クロック制御回路の選択部は選択
信号３９によって偶数ノズル側のシリアル−パラレル変
換回路１４には、クロック信号が供給されないようにし
ているので、ｎ＋ｌ列のデータは偶数ノズル側では選択
されない。

【００２０】ｎ＋ｌ列の最終のデータである１２７ビッ
ト目がシリアル−パラレル変換回路１３にセットされる
と、シリアル−パラレル変換回路１３および１４のデー
タがラッチ回路１５および１６によってラッチされ、ス
テップ５３においてｎ列の偶数番目とｎ＋ｌ列の奇数番
目のドットイメージの印刷が行われる。印刷が終了する
と、ステップ５１に戻って、次のビット列の処理を行
う。

【００２１】上記のような工程により千鳥状に配置され
た複数のノズルのうち、奇数ノズル１１にはｎ＋ｌ列の
奇数番目のデータが、また、偶数ノズル１２にはｎ＋ｌ
列から距離ｌだけ離れたｎ列の偶数番目のデータが設定
される。従って、この工程を繰り返し、印刷を行うこと
によって、千鳥状に配置されたノズルを用いて解像度の
高い印刷を行うことができる。

【００２２】本例のプリンター１は、それぞれのノズル
列の位置に対応したビット列のデータをそれぞれ転送し
印刷するステップを繰り返すことで高品質の印刷を行っ
ている。さらに、本例のプリンターは、プリンターヘッ
ドのノズルにそれぞれのノズルが並んでいるラインに対
応するデータをイメージバッファから転送する回路を、
イメージバッファ内のデータをパラレル−シリアル変換
する回路と、プリンターヘッドにおいてデータをシリア
ル−パラレル変換する回路を接続した非常に簡易な回路
によって実現している。従って、各ノズル列のデータを
一時的に蓄積しておくためのバッファ回路は不要であ
り、また、プリンタヘッドの印刷方向によって切り替え
制御を行う必要もない。さらに、本例のプリンターで
は、イメージバッファ２０の中に空白のダミーデータ２
２を用意してあるので、行端において一方のノズル列の
印刷を取り止める等の処理は不要である。従って、ドッ
トを印刷するノズルが千鳥状に配置されたドットプリン
ターにおけるデータ転送を高速化でき、これにかかるＣ
ＰＵの負荷を低減できる。また、データの転送に関連す
る回路を簡素化できるので、バッファ回路などを構成す
るために用いていた回路要素を大幅に縮減できゲートア
レイを小さくし、制御回路の占める面積を削減できる。

【００２３】また、プリンタヘッドの印刷方向によって
切り換え制御を行う必要がないので、１つの経路によっ
てイメージバッファ２０からプリンターヘッド５にデー
タを転送することができる。従って、プリンターヘッド
の小型化、軽量化を図れ、また、高速で印刷品質の良い
プリンターを提供できる。

【００２４】［実施例２］図４に、本発明の実施例２に
かかるプリンターの回路構成をブロック図を用いて示し
てある。本例のプリンターは、ノズルが千鳥状に配置さ
れたプリンターヘッド５を有し、上記の実施例とほぼ同
様のプリンターである。従って、共通する部分について
は同じ符号を付して説明を省略する。

【００２５】本例のプリンター１においては、イメージ
バッファ２０内のデータはパラレル−シリアル変換回路
２５を介して、プリンターヘッド５の奇数ノズル側のシ
リアル−パラレル変換回路１３に送られる。そして、奇
数ノズル側のシリアル−パラレル変換回路１３は、偶数
側のシリアル−パラレル変換回路１４と連絡されてい
る。従って、偶数ノズル側のシリアル−パラレル変換回
路１４には、奇数ノズル側のシリアル−パラレル変換回
路１３を介してイメージバッファ２０からのデータが送
られる。

【００２６】本例のクロック制御回路３０は、分周部３
１および選択部３２に加え、分周された第２のクロック
信号を反転して第３のクロック信号を形成する反転部３
３を備えている。選択部３２は選択信号３９によって、
両方のシリアル−パラレル変換回路１３および１４に、
分周された第２のクロック信号を供給したのち、続けて
第３のクロック信号を供給する。

【００２７】本例のプリンターにおいてイメージバッフ
ァ２０からプリンターヘッド５にデータが送られ、印刷
が行われる工程を図５のフローチャートおよび図６のタ
イミングチャートを参照して説明する。

【００２８】ステップ５６において、時刻ｔ１１にパラ
レル−シリアル変換回路２５がｎ列のデータのパラレル
−シリアル変換を開始する。これと同時にクロック制御
回路３０から奇数ノズル側および偶数ノズル側のシリア
ル−パラレル変換回路１３および１４に、分周された第
２のクロック信号が供給される。これによって、奇数ノ
ズル側のシリアル−パラレル変換回路１３においてｎ列
のデータの偶数番目のデータが順番に選択される。

【００２９】ｎ列の偶数番目の最後のデータである１２
８ビット目がシリアル−パラレル変換回路１３に送られ
ると、ステップ５７において、ｎ列のデータと連続して
時刻ｔ１３からｎ＋ｌ列のデータがパラレル−シリアル
変換回路２５によって変換され、奇数ノズル側のシリア
ル−パラレル変換回路１３に送られる。これと同時に、
クロック制御回路３０から奇数ノズル側および偶数ノズ
ル側のシリアル−パラレル変換回路１３および１４に、
位相の反転した分周されたクロック信号（第３のクロッ
ク信号）が供給される。これによって、奇数ノズル側の
シリアル−パラレル変換回路１３がｎ＋ｌ列のデータの
奇数番目のデータを順次選択される。さらに、偶数ノズ
ル側のシリアル−パラレル変換回路１４へは、シリアル
−パラレル変換回路１３からｎ列のデータの偶数番目の
データを順次送られる。従って、奇数ノズル側のシリア
ル−パラレル変換回路１３にｎ＋ｌ列のデータの奇数番
目のデータが全て設定されると、偶数ノズル側のシリア
ル−パラレル変換回路１４にｎ列のデータの偶数番目の
データが全て設定される。設定が終了すると、ステップ
５３において、上記の実施例１と同様にｎ列の偶数番目
とｎ＋ｌ列の奇数番目のドットが印刷され、高解像度の
印刷結果が得られる。

【００３０】ｎ列のデータとｎ＋ｌ列のデータを連続し
てパラレル−シリアル変換して送る場合は、本例のよう
に偶数側のデータを選択してシリアルデータ化した最後
のデータを選択した後、次のシリアルデータの最初のデ
ータ、すなわち、奇数側のデータを選択することが望ま
しい。逆に、奇数側、偶数側の順番で送ると、奇数側の
データの選択から偶数側のデータの選択に移行する際に
余分なクロック信号が出力されるのでシリアル−パラレ
ル変換するクロック信号をマスクしないと、ｎ列のデー
タからｎ＋ｌ列のデータに移行するときに偶数ビットの
データあるいは奇数ビットのデータを奇数ノズル側ある
いは偶数ノズル側のシリアル−パラレル変換回路が取り
込む可能性がある。

【００３１】［実施例３］図７に、本発明の実施例３の
プリンターのデータ転送を行う回路構成をブロック図を
用いて示してある。本例のプリンターもノズルが千鳥状
に配置された上記の実施例とほぼ同様のプリンターであ
り、共通する部分には同じ符号を付して説明を省略す
る。

【００３２】本例のプリンターは２つのパラレル−シリ
アル変換回路２６および２７を備えている。パラレル−
シリアル変換回路２６は、イメージバッファ２０内の偶
数ノズル１２の位置に対応するデータ（図示した場合は
ｎ列のデータ）を変換して偶数ノズル側のシリアル−パ
ラレル変換回路１４に送る。パラレル−シリアル変換回
路２７は、イメージバッファ２０内の奇数ノズル１１の
位置に対応するデータ（図示した場合はｎ＋ｌ列のデー
タ）を変換して奇数ノズル側のシリアル−パラレル変換
回路１３に送る。

【００３３】クロック制御回路３０は、第１のクロック
信号３５を分周する分周部３１と、分周したクロック信
号を反転する反転部３３を備えている。そして、クロッ
ク制御回路３０から偶数ノズル側のシリアル−パラレル
変換回路１４に分周した第２のクロック信号が供給さ
れ、さらに、奇数ノズル側のシリアル−パラレル変換回
路１３に反転した第３のクロック信号が供給される。

【００３４】本例のプリンターにおいては、２つのパラ
レル−シリアル変換回路２６および２７を備えているの
で、図８のフローチャートに示したように、ステップ６
１および６２においてｎ列とｎ＋ｌ列のデータが同時に
パラレル−シリアル変換されプリンターヘッド側に送ら
れる。そして、プリンターヘッド側でも同時にシリアル
−パラレル変換される。ステップ６１においては、分周
された奇数用のクロック信号が奇数ノズル側のシリアル
−パラレル変換回路１３に供給されｎ＋ｌ列のデータか
ら奇数番目のデータが選ばれて設定される。同時に、ス
テップ６２においては、奇数用のクロック信号が反転さ
れた偶数用のクロック信号が偶数ノズル側のシリアル−
パラレル変換回路１４に供給されｎ列のデータから偶数
番目のデータが選ばれて設定される。奇数番目のデータ
と偶数番目のデータの設定が終了するとステップ５３に
おいて上記の実施例１および２と同様に解像度の高い印
刷が行われる。

【００３５】本例のプリンターでは、２つのパラレル−
シリアル変換回路を設けることによって、２つの列のデ
ータを並列処理し、同時にプリンターヘッド側に送るこ
とができる。従って、データの転送にかかる処理時間を
さらに短縮することが可能となる。

【００３６】なお、上記の実施例においては、ドットを
印刷する複数のノズルが千鳥状に２つの列に交互に配置
されたプリンターを用いて説明しているが、３つ以上の
列にノズルが配置されたプリンターであっても本発明が
適用できる。また、本発明は、ノズルを用いたノンイン
パクトタイプのドットプリンターに限定されるものでな
く、ワイヤードットプリンター等のインパクトタイプの
ドットプリンターにも適用できることはもちろんであ
る。

【００３７】

【発明の効果】以上に説明したように、本発明により、
２つあるいはそれ以上の列にドットを印刷するノズルあ
るいはワイヤー等が交互に配置され、高解像度の印刷が
可能な印刷装置において、バッファ回路や複雑な切り替
え制御を省き、ビットマップ化されたデータを簡単な回
路構成と制御によってそれぞれのドット印刷手段に設定
できる。このため、ビットデータの入出力や、ビットデ
ータの並び替えに費やしていたソフト処理の時間を低減
し、処理速度の向上とＣＰＵの負荷の軽減が図れる。ま
た、バッファ回路等を省略でき、また、複雑な切り替え
制御も不要なので、制御回路の占める面積を大幅に縮減
でき、印刷ヘッドを小型化、軽量化できる。このため、
さらに品質の良い印刷を高速で行える小型化された印刷
装置を提供できる。

【図面の簡単な説明】

【図１】本発明の実施例１にかかるプリンターのデータ
転送を行う回路の構成を示すブロック図である。

【図２】図１に示す印刷用のデータを転送する工程を示
すフローチャートである。

【図３】図１に示す印刷用のデータを転送する際のタイ
ミングチャートである。

【図４】本発明の実施例２にかかるプリンターのデータ
転送を行う回路の構成を示すブロック図である。

【図５】図４に示す印刷用のデータを転送する工程を示
すフローチャートである。

【図６】図４に示す印刷用のデータを転送する際のタイ
ミングチャートである。

【図７】本発明の実施例３にかかるプリンターのデータ
転送を行う回路の構成を示すブロック図である。

【図８】図７に示す印刷用のデータを転送する工程を示
すフローチャートである。

【図９】従来の印刷用のデータを転送する回路の構成を
示すブロック図である。

【図１０】複数のノズルが千鳥状に配置されたヘッドの
印刷部の概要を示す図である。

【符号の説明】

１・・プリンター ５・・プリンターヘッド ８・・ノズル １０・・プリンターヘッドの印刷部 １１・・奇数ノズルの列 １２・・偶数ノズルの列 １３、１４・・シリアル−パラレル変換回路 １５、１６・・ラッチ回路 ２０・・イメージバッファ ２１・・印刷データ ２２・・ダミーデータ ２５、２６、２７・・パラレル−シリアル変換回路 ３０・・クロック制御回路

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) B41J 2/01 B41J 2/045 - 2/055 B41J 2/255 B41J 2/355 B41J 2/51

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 複数のドット印刷手段を備えた印刷ヘッ
   ドが紙面上を動いてビットマップ化された印刷データを
   印刷する印刷装置の制御方法であって、前記ドット印刷
   手段は、前記印刷ヘッドの動く方向と直交する少なくと
   も第１および第２のラインに沿って千鳥状に配置されて
   おり、 前記第１のラインに配置された第１の前記ドット印刷手
   段に対し、前記印刷データの内から前記第１のラインに
   対応する第１のビット列をパラレル−シリアル変換して
   転送し、シリアルデータ化された前記第１のビット列か
   ら前記第１のドット印刷手段に対応するビットデータを
   選択するシリアル−パラレル変換を行い、該第１のドッ
   ト印刷手段にビットデータを設定する第１の工程と、前 記第２のラインに配置された第２の前記ドット印刷手
   段に対し、前記印刷データの内から前記第２のラインに
   対応する第２のビット列をパラレル−シリアル変換して
   転送し、シリアルデータ化された前記第２のビット列か
   ら前記第２のドット印刷手段に対応するビットデータを
   選択するシリアル−パラレル変換を行い、該第２のドッ
   ト印刷手段にビットデータを設定する第２の工程と、 前記第１および第２のドット印刷手段によって印刷を行
   う工程とを有することを特徴とする印刷装置の制御方
   法。
2. 【請求項２】 請求項１において、前記第１のドット印
   刷手段は前記第１のラインに沿って奇数番目または偶数
   番目のいずれか一方の前記ビットデータの印刷を行うよ
   うに配置され、前記第２のドット印刷手段は前記第２の
   ラインに沿って前記第１のドット印刷手段と異なる偶数
   番目または奇数番目のいずれか一方の前記ビットデータ
   の印刷を行うように配置されており、 前記パラレル−シリアル変換は、第１のクロック信号に
   よって行われ、前記第１の工程における シリアル−パラレル変換は、前
   記第１のクロック信号を１／２に分周した第２のクロッ
   ク信号によって行われ、さらに、 前記第２の工程におけるシリアル−パラレル変換は、前
   記第２のクロック信号と異なる期間に供給される前記第
   １のクロック信号を１／２に分周した第３のクロック信
   号によって行われることを特徴とする印刷装置の制御方
   法。
3. 【請求項３】 複数のドット印刷手段を備え、紙面上を
   動いて印刷を行う印刷ヘッドと、 ビットマップ化された印刷データを記憶する記憶手段と
   を有し、 前記ドット印刷手段は、前記印刷ヘッドの動く方向と直
   交する少なくとも第１および第２のラインに沿って千鳥
   状に配置されており、さらに、 前記第１のラインに配置された第１の前記ドット印刷手
   段に対し、前記印刷データの内から前記第１のラインに
   対応する第１のビット列をパラレル−シリアル変換して
   転送し、前記第２のラインに配置された第２の前記ドッ
   ト印刷手段に対し、前記印刷データの内から前記第２の
   ラインに対応する第２のビット列をパラレル−シリアル
   変換して転送するパラレル−シリアル変換手段と、 シリアルデータ化された前記第１のビット列から前記第
   １のドット印刷手段に対応するビットデータを選択する
   シリアル−パラレル変換を行い、該第１のドット印刷手
   段にビットデータを設定する第１のシリアル−パラレル
   変換手段と、 シリアルデータ化された前記第２のビット列から前記第
   ２のドット印刷手段に対応するビットデータを選択する
   シリアル−パラレル変換を行い、該第２のドット印刷手
   段にビットデータを設定する第２のシリアル−パラレル
   変換手段とを有することを特徴とする印刷装置。
4. 【請求項４】 請求項３において、前記記憶手段は、前
   記印刷ヘッドの動く方向に対応する前記印刷データの両
   側に空白のダミーデータを備えていることを特徴とする
   印刷装置。
5. 【請求項５】 請求項３において、前記第１のドット印
   刷手段は前記第１のラインに沿って奇数番目または偶数
   番目のいずれか一方の前記ビットデータの印刷を行うよ
   うに配置され、前記第２のドット印刷手段は前記第２の
   ラインに沿って前記第１のドット印刷手段と異なる偶数
   番目または奇数番目のいずれか一方の前記ビットデータ
   の印刷を行うように配置されており、 前記パラレル−シリアル変換手段は第１のクロック信号
   によって動作し、前記第１のシリアル−パラレル変換手
   段は前記第１のクロック信号を１／２に分周した第２の
   クロック信号によって動作し、前記第２のシリアル−パ
   ラレル変換手段は前記第２のクロック信号と異なる期間
   に供給される前記第１のクロック信号を１／２に分周し
   た第３のクロック信号によって動作することを特徴とす
   る印刷装置。
6. 【請求項６】 複数のドット印刷手段を備え、紙面上を
   動いて印刷を行う印刷装置において、 前記ドット印刷手段は、印刷ヘッドの動く方向と直交す
   る少なくとも第１および第２のラインに沿って千鳥状に
   配置されており、 前 記第１のドット印刷手段は前記第１のラインに沿って
   奇数番目または偶数番目のいずれか一方の前記ビットデ
   ータの印刷を行うように配置され、前記第２のドット印
   刷手段は前記第２のラインに沿って前記第１のドット印
   刷手段と異なる偶数番目または奇数番目のいずれか一方
   の前記ビットデータの印刷を行うように配置されてお
   り、前記第２のラインに配置された第２の前記ドット印刷手
   段に対し、印刷データの内から前記第２のラインに対応
   する第２のビット列をパラレル−シリアル変換して転送
   し、その後、前記第１のラインに配置された第１の前記
   ドット印刷手段に対し、前記印刷データの内から前記第
   １のラインに対応する第１のビット列をパラレル−シリ
   アル変換して転送するパラレル−シリアル変換手段を有
   し、 前記パラレル−シリアル変換手段は第１のクロック信号
   によって第１のシリアル−パラレル変換手段に対し前記
   第２および第１のビット列をこの順番に送り、第２のシ
   リアル−パラレル変換手段は前記第１のシリアル−パラ
   レル変換手段を介して前記パラレル−シリアル変換手段
   と接続されており、 前記第１のシリアル−パラレル変換手段は、前記第１の
   クロック信号を１／２に分周した第２のクロック信号に
   よって前記第２のビット列から前記第２のドット印刷手
   段に対応するビットデータを選択して前記第２のシリア
   ル−パラレル変換手段に該ビットデータを転送し、さら
   に、前記第２のクロック信号と位相の反転した第３のク
   ロック信号によって前記第１のビット列から前記第１の
   ドット印刷手段に対応するビットデータを選択するシリ
   アル−パラレル変換を行い前記第１のドット印刷手段に
   ビットデータを設定し、 前記第２のシリアル−パラレル変換手段は、前記第３の
   クロック信号によって前記第１のシリアル−パラレル変
   換手段から転送されたビットデータを前記第２のドット
   印刷手段に設定することを特徴とする印刷装置。