JPH033700A - 励磁パターン発生方式 - Google Patents
励磁パターン発生方式Info
- Publication number
- JPH033700A JPH033700A JP13261489A JP13261489A JPH033700A JP H033700 A JPH033700 A JP H033700A JP 13261489 A JP13261489 A JP 13261489A JP 13261489 A JP13261489 A JP 13261489A JP H033700 A JPH033700 A JP H033700A
- Authority
- JP
- Japan
- Prior art keywords
- excitation pattern
- generation method
- item
- pattern generation
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 29
- 230000015654 memory Effects 0.000 claims abstract description 13
- 230000005284 excitation Effects 0.000 claims description 61
- 230000002457 bidirectional effect Effects 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims 1
- 239000013256 coordination polymer Substances 0.000 claims 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 230000005236 sound signal Effects 0.000 claims 1
- 238000012545 processing Methods 0.000 abstract description 16
- 238000004804 winding Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 101100428764 Drosophila melanogaster vret gene Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Control Of Stepping Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はステッピングモータ駆動回路における励磁パタ
ーン発生方式に関する。
ーン発生方式に関する。
従来のステッピングモータ駆動回路の例を第4図に示す
。同図はマイクロステッピング制御により、ステッピン
グモータの励磁巻線に流れる電流値を数段階に分割する
ことで、1ステップ当りのステッピングモータ回転量を
細分化して回転を滑らかにする駆動方法の例である。励
磁電流値はD/Aコンバータが出力する基準電圧vre
t (A) 。
。同図はマイクロステッピング制御により、ステッピン
グモータの励磁巻線に流れる電流値を数段階に分割する
ことで、1ステップ当りのステッピングモータ回転量を
細分化して回転を滑らかにする駆動方法の例である。励
磁電流値はD/Aコンバータが出力する基準電圧vre
t (A) 。
Vrez (B)、によってきまり、マイクロコンピュ
ータから工/○ボートを介してD/Aコンバータに出力
されるディジタル信号を変えることによりソフトウェア
上で更新することができる。同図ではD/Aコンバータ
は4ビツトであり励磁電流は16(=24)段階変える
ことができる。制御信号5IGN A、5IGN Bは
それぞれ小励磁巻線A、Bに流れる電流の方向を切り換
える制御線である。ドライバは周波数変調(PWM)方
式等により、励磁巻線に流れる電流を基準電圧Vrez
(A)。
ータから工/○ボートを介してD/Aコンバータに出力
されるディジタル信号を変えることによりソフトウェア
上で更新することができる。同図ではD/Aコンバータ
は4ビツトであり励磁電流は16(=24)段階変える
ことができる。制御信号5IGN A、5IGN Bは
それぞれ小励磁巻線A、Bに流れる電流の方向を切り換
える制御線である。ドライバは周波数変調(PWM)方
式等により、励磁巻線に流れる電流を基準電圧Vrez
(A)。
V、ez(B)と比例するように制御する電力増巾回路
である。
である。
上記従来技術は、ソフトウェアにより基準電圧Vret
(A) 、 Vrei (B)を順次設定するため、
その制御フローは第5図に示す手順をとる。同図の■〜
■を1度実行することでステッピングモータはD/Aコ
ンバータの分解能で決まる最少移動量1単位分だけ回転
する。CPUは手順■で基準電圧値を変更するタイミン
グを演算する。手順■はD/Aコンバータに出力するデ
ータをROMから読み出し、そのデータを手順■で■/
○に書き込む。手順■ではI10ポートからD/Aコン
バータにデータが送られ、基準電圧値の変更が終了する
。手順■と■の順序は逆でも良い。手順■の処理時間T
zはCPUの演算速度により決定され固定する。手順■
と■の処理時間Tz、Tsはll0Mのアクセス時間、
Iloの書き込みタイミング、CPUのアドレシング方
式等により制限され制約条件が多い。CPUのマシンサ
イクルを1μs、メモリロード、ストアサイクル数を各
15とすると(Tz+T3)は(15X1μs)+(1
’5X1μ5)=30μSにまで達する。マイクロステ
ッピング制御の場合50KPPS以上の周波数で回転さ
せる必要があり基準電圧値は、1150KPPS=20
μS以下のタイミングで更新する必要があり、第5図に
示す手順では処理速度が不足する。手順■は通常、ゲー
ト遅延できまりT4<T2.T3であるため影響は小さ
い、処理時間T2+T3を小さくするために、(1)1
6,32ゼツトCPUを使用する(2)演算プロセッサ
を追加する(3)信号処理プロセッサを追加する、等に
よりマイクロコンピュータシステムそのものの処理速度
を上げて対応する場合、ハードウェアのコストアップ、
ソフトウェア変更に伴う作業量の増大は避けられない。
(A) 、 Vrei (B)を順次設定するため、
その制御フローは第5図に示す手順をとる。同図の■〜
■を1度実行することでステッピングモータはD/Aコ
ンバータの分解能で決まる最少移動量1単位分だけ回転
する。CPUは手順■で基準電圧値を変更するタイミン
グを演算する。手順■はD/Aコンバータに出力するデ
ータをROMから読み出し、そのデータを手順■で■/
○に書き込む。手順■ではI10ポートからD/Aコン
バータにデータが送られ、基準電圧値の変更が終了する
。手順■と■の順序は逆でも良い。手順■の処理時間T
zはCPUの演算速度により決定され固定する。手順■
と■の処理時間Tz、Tsはll0Mのアクセス時間、
Iloの書き込みタイミング、CPUのアドレシング方
式等により制限され制約条件が多い。CPUのマシンサ
イクルを1μs、メモリロード、ストアサイクル数を各
15とすると(Tz+T3)は(15X1μs)+(1
’5X1μ5)=30μSにまで達する。マイクロステ
ッピング制御の場合50KPPS以上の周波数で回転さ
せる必要があり基準電圧値は、1150KPPS=20
μS以下のタイミングで更新する必要があり、第5図に
示す手順では処理速度が不足する。手順■は通常、ゲー
ト遅延できまりT4<T2.T3であるため影響は小さ
い、処理時間T2+T3を小さくするために、(1)1
6,32ゼツトCPUを使用する(2)演算プロセッサ
を追加する(3)信号処理プロセッサを追加する、等に
よりマイクロコンピュータシステムそのものの処理速度
を上げて対応する場合、ハードウェアのコストアップ、
ソフトウェア変更に伴う作業量の増大は避けられない。
本発明の目的は、CPU演算処理速度に影響されないス
テッピングモータ励磁パターン発生方式を提供すること
にある。
テッピングモータ励磁パターン発生方式を提供すること
にある。
〔課題を解決するための手段〕
上記目的を達成するために、ステッピングモータ励磁パ
ターンを予め記憶させておく少容量のRAMアレイ、前
記RAMアレイの各アドレスに格納された励磁データを
順次出力するためのアドレス発生用アップダウンカウン
タを設け、ハードウェアにより励磁パターンが発生でき
る構成としたものである。
ターンを予め記憶させておく少容量のRAMアレイ、前
記RAMアレイの各アドレスに格納された励磁データを
順次出力するためのアドレス発生用アップダウンカウン
タを設け、ハードウェアにより励磁パターンが発生でき
る構成としたものである。
励磁パターンは、マイクロコンピュータシステムのパワ
ーオンリセット後のイニシャライズ時等の任意のタイミ
ングにおいて、予めRAMアレイに書き込まれている。
ーオンリセット後のイニシャライズ時等の任意のタイミ
ングにおいて、予めRAMアレイに書き込まれている。
CPUはステッピングモ−夕回転命令を受は取ると、励
磁パターン発生タイミングを演算し、所定のタイミング
でI10ボートを通じてアドレスカウンタにパルスを出
力し処理を終了し別の処理に移行することができる。従
ってCPUはパルス出力タイミングの演算とパルス出力
動作のみを処理すればよく、速度の遅い外部メモリ(R
OM等)に影響されるデータ受授処理から開放される。
磁パターン発生タイミングを演算し、所定のタイミング
でI10ボートを通じてアドレスカウンタにパルスを出
力し処理を終了し別の処理に移行することができる。従
ってCPUはパルス出力タイミングの演算とパルス出力
動作のみを処理すればよく、速度の遅い外部メモリ(R
OM等)に影響されるデータ受授処理から開放される。
以下1本発明の一実施例を第1図により説明する。同図
はマイクロステッピング制御を行う場合の例であり、−
点鎖線で囲む部分が今回の発明により追加となる箇所で
ある。アドレスマルチプレクサ3のBボートに接続する
アドレス信号、ADD及びアドレスストロボ信号AS、
双方向データバスバッファ4に接続するデータ信号DA
TA及びデータ方向切換信号R/W、RAMアレイ1に
接続するセレクト信号C8はそれぞれ通常、マイクロコ
ンピュータシステムバスに接続して高速動作を実行させ
るが、高速処理が要求されない場合はI10ポートに接
続してもよい。アドレスカウンタ2のクロック信号CL
K及びアップ・ダウン切換信号U/Dは工/○ボートに
接続する。
はマイクロステッピング制御を行う場合の例であり、−
点鎖線で囲む部分が今回の発明により追加となる箇所で
ある。アドレスマルチプレクサ3のBボートに接続する
アドレス信号、ADD及びアドレスストロボ信号AS、
双方向データバスバッファ4に接続するデータ信号DA
TA及びデータ方向切換信号R/W、RAMアレイ1に
接続するセレクト信号C8はそれぞれ通常、マイクロコ
ンピュータシステムバスに接続して高速動作を実行させ
るが、高速処理が要求されない場合はI10ポートに接
続してもよい。アドレスカウンタ2のクロック信号CL
K及びアップ・ダウン切換信号U/Dは工/○ボートに
接続する。
(i)RAMアレイへのデータ書込み
CPUはRAMアレイに書き込みデータ及びアドレスを
それぞれデータバスDATA (10bit)、アドレ
スバスA D D (6bit)に出力する。同時にア
ドレスストロボ信号ASがII L IIに変化し、マ
ルチプレクサ3のBポートを入力ボートとして選択しA
ポートをしゃ断する。従ってアドレス信号ADDはポー
トYを経由してRAMアレイのアドレス端子に届く。一
方、双方向データバッファ切換信号R/WがIt L
11に変化することで、データ信号DATAはCPUか
らRAMアレイに伝送され、RAMアレイ選択信号CS
がii Hu→It L IIに変化するタイミングで
書き込まれる。
それぞれデータバスDATA (10bit)、アドレ
スバスA D D (6bit)に出力する。同時にア
ドレスストロボ信号ASがII L IIに変化し、マ
ルチプレクサ3のBポートを入力ボートとして選択しA
ポートをしゃ断する。従ってアドレス信号ADDはポー
トYを経由してRAMアレイのアドレス端子に届く。一
方、双方向データバッファ切換信号R/WがIt L
11に変化することで、データ信号DATAはCPUか
らRAMアレイに伝送され、RAMアレイ選択信号CS
がii Hu→It L IIに変化するタイミングで
書き込まれる。
(ii)RAMアレイからのデータ読出しアドレス信号
ADDは(i)データ書込みと同一の動作によりRAM
アレイに伝達される。アドレス信号ADDが確定した状
態でRAMアレイ選択信号C8を“L IIに変化する
と、RAMアレイ1は指定されたアドレスのデータを双
方向データバッファを介してCPUに伝達する。
ADDは(i)データ書込みと同一の動作によりRAM
アレイに伝達される。アドレス信号ADDが確定した状
態でRAMアレイ選択信号C8を“L IIに変化する
と、RAMアレイ1は指定されたアドレスのデータを双
方向データバッファを介してCPUに伝達する。
上記(i)の書込み動作を64回繰り返すことによりR
AMアレイ1の全アドレス(#0〜#64)に励磁パタ
ーンを書き込むことができる。本書き込み動作は、マイ
クロコンピュータシステムリセット後のイニシャライズ
動作時に一度実行すれば完了するため、システムの処理
速度に影響を与えない。
AMアレイ1の全アドレス(#0〜#64)に励磁パタ
ーンを書き込むことができる。本書き込み動作は、マイ
クロコンピュータシステムリセット後のイニシャライズ
動作時に一度実行すれば完了するため、システムの処理
速度に影響を与えない。
一度RAMアレイ1に励磁パターンデータが書き込まれ
ると、アドレスストロボ信号AS及び双方向データバッ
ファ切換信号R/WはLL HII状態に固定される。
ると、アドレスストロボ信号AS及び双方向データバッ
ファ切換信号R/WはLL HII状態に固定される。
従って、RAMアレイ1のアドレスには、マルチプレク
サ3のAポートを介して6ビツトアツプダウンカリンタ
2の出力信号が供給される。一方、RAMアレイ1は常
に出力状態となり、その出力データ信号は双方向性デー
タバッファ4を介してD/Aコンバータ5,6及び電力
増巾器7,8に供給される。データ信号10ビツトの中
で上位5ビツトD^(、)〜D^(4)はステッピング
モータ9の励磁巻線A相を流れる電流を設定し、下位5
ビツトDBO”DB(4)は励磁巻線B相を流れる電流
を設定する。各5ビツトデータの最上位ビットD^(a
)、 DB(4)はそれぞれ励磁巻線A相。
サ3のAポートを介して6ビツトアツプダウンカリンタ
2の出力信号が供給される。一方、RAMアレイ1は常
に出力状態となり、その出力データ信号は双方向性デー
タバッファ4を介してD/Aコンバータ5,6及び電力
増巾器7,8に供給される。データ信号10ビツトの中
で上位5ビツトD^(、)〜D^(4)はステッピング
モータ9の励磁巻線A相を流れる電流を設定し、下位5
ビツトDBO”DB(4)は励磁巻線B相を流れる電流
を設定する。各5ビツトデータの最上位ビットD^(a
)、 DB(4)はそれぞれ励磁巻線A相。
B相に流れる電流方向を設定する。D/Aコンバータ5
は励磁パターンデータD^(0)〜D^(8)をアナロ
グ電圧Vrez(^)に変換する。Vrez(^)は発
振器08CIOから供給される三角波あるいはのこぎり
波と加算され、誤差電力増巾器7に入力される。励磁巻
線Aを流れる電流は検出抵抗11で電圧Vsに変換され
誤差電力増巾器7に入力される。
は励磁パターンデータD^(0)〜D^(8)をアナロ
グ電圧Vrez(^)に変換する。Vrez(^)は発
振器08CIOから供給される三角波あるいはのこぎり
波と加算され、誤差電力増巾器7に入力される。励磁巻
線Aを流れる電流は検出抵抗11で電圧Vsに変換され
誤差電力増巾器7に入力される。
誤差電力増巾器はV、□(^)とVS(^)とを比較し
、両者が一致するよう励磁巻線電流を制御する。以上は
励磁巻線A相についての動作説明であるがB相について
も同様である。
、両者が一致するよう励磁巻線電流を制御する。以上は
励磁巻線A相についての動作説明であるがB相について
も同様である。
RAMアレイ1は励磁巻線A相、B相パターンデータと
してそれぞれ5ビツト×64ワードのメモリ構成をもつ
ため、1周期64パターンデータを発生することができ
る。このためアップダウンカウンタ2は6ビツトカウン
タとなっている。第2図にRAMアレイ1に書き込む励
磁パターンデータのA相分の例を示す。同図は1周期3
2ワード構成の場合であり、RAMアレイ1には2周期
分のデータが書き込まれている。励磁電流方向はデータ
D^(4)で制御し、ステップ17で電流方向を逆転し
ている。半周期分について励磁パターンデータを変更し
た場合の励磁巻線電流の変化を第3図に示す。同図に示
すように励磁パターンデータを変更するだけで任意に励
磁電流を制御することができる。
してそれぞれ5ビツト×64ワードのメモリ構成をもつ
ため、1周期64パターンデータを発生することができ
る。このためアップダウンカウンタ2は6ビツトカウン
タとなっている。第2図にRAMアレイ1に書き込む励
磁パターンデータのA相分の例を示す。同図は1周期3
2ワード構成の場合であり、RAMアレイ1には2周期
分のデータが書き込まれている。励磁電流方向はデータ
D^(4)で制御し、ステップ17で電流方向を逆転し
ている。半周期分について励磁パターンデータを変更し
た場合の励磁巻線電流の変化を第3図に示す。同図に示
すように励磁パターンデータを変更するだけで任意に励
磁電流を制御することができる。
第1図の例は10ビツトX64ワードのRAMアレイ構
成となっているが、5ビット以上の分解能のD/Aコン
バータを用いて励磁電流制御精度を上げる場合には、C
PUのDATAバス巾、双方向性データバスバッファ4
及びRAMアレイ1のデータ巾をそれぞれ12ビット以
上に変更することで対応できる。一方、励磁パターン1
周期当りの分解能を上げる場合には、RAMアレイ1の
アドレス巾、マルチプレクサ3のバス巾及びアップダウ
ンカウンタ2のビット巾をそれぞれ変更すればよい。例
えば、1周期128ステツプの分解能とする場合は、ア
ドレス巾、カウンタビット巾ともに7ビツト構成とする
。
成となっているが、5ビット以上の分解能のD/Aコン
バータを用いて励磁電流制御精度を上げる場合には、C
PUのDATAバス巾、双方向性データバスバッファ4
及びRAMアレイ1のデータ巾をそれぞれ12ビット以
上に変更することで対応できる。一方、励磁パターン1
周期当りの分解能を上げる場合には、RAMアレイ1の
アドレス巾、マルチプレクサ3のバス巾及びアップダウ
ンカウンタ2のビット巾をそれぞれ変更すればよい。例
えば、1周期128ステツプの分解能とする場合は、ア
ドレス巾、カウンタビット巾ともに7ビツト構成とする
。
RAMアレイ1はメモリバックアップすることにより工
場出荷時に一度RAMアレイ1に励磁パターンを書き込
むことで、イニシャライズ毎の励磁パターン書き込み処
理を省略することができる。
場出荷時に一度RAMアレイ1に励磁パターンを書き込
むことで、イニシャライズ毎の励磁パターン書き込み処
理を省略することができる。
上記の省略は、RAMアレイ1をEzPROM等不揮発
性メモリに変更することにより、メモリバックアップ無
しでも対応できる。
性メモリに変更することにより、メモリバックアップ無
しでも対応できる。
CPUからRAMアレイ1への励磁パターン書き込み方
式はDMA (ダイレクト・メモリ・アクセス)方式に
よりマイクロコンピュータシステム内の他のメモリある
いはIloから直接転送して高速化を図ることができる
。
式はDMA (ダイレクト・メモリ・アクセス)方式に
よりマイクロコンピュータシステム内の他のメモリある
いはIloから直接転送して高速化を図ることができる
。
第2図の励磁パターンは2相ステツピングモータをマイ
クロステッピング駆動する場合の例であるが、第1図に
おけるD/Aコンバータ5,6゜誤差電力増巾器7,8
を通常の2.4,5相ステツピングモ一タ駆動回路に変
更し、励磁パターンデータを1.1−2.2.2−3.
4.4−5゜5、ダブル1−2相励磁パターンに書き換
えることで任意のステッピングモータ駆動方式に適用で
きる。
クロステッピング駆動する場合の例であるが、第1図に
おけるD/Aコンバータ5,6゜誤差電力増巾器7,8
を通常の2.4,5相ステツピングモ一タ駆動回路に変
更し、励磁パターンデータを1.1−2.2.2−3.
4.4−5゜5、ダブル1−2相励磁パターンに書き換
えることで任意のステッピングモータ駆動方式に適用で
きる。
本発明によれば、マイクロコンピュータシステムにおい
て、励磁パターンを出力タイミング毎にメモリから読み
出し、さらにIloに出力する処理が省略できるので、
(i)システム全体の処理効率が向上する、(…)低速
度の汎用マイクロコンピュータシステムで対応できるた
めコストの低下を図れる、(ni)マイクロコンピュー
タシステムのクロック周波数を下げることができるので
、発生ノイズの低減と耐ノイズ性の向上を図ることがで
きる。また、励磁パターンを任意に変更できるため、負
荷条件の変化等、仕抛変更に対し柔軟に対応することが
できる。
て、励磁パターンを出力タイミング毎にメモリから読み
出し、さらにIloに出力する処理が省略できるので、
(i)システム全体の処理効率が向上する、(…)低速
度の汎用マイクロコンピュータシステムで対応できるた
めコストの低下を図れる、(ni)マイクロコンピュー
タシステムのクロック周波数を下げることができるので
、発生ノイズの低減と耐ノイズ性の向上を図ることがで
きる。また、励磁パターンを任意に変更できるため、負
荷条件の変化等、仕抛変更に対し柔軟に対応することが
できる。
第1図は本発明の一実施例の回路構成図、第2図は第1
図におけるRAMアレイへの書き込みデータの一例を示
す図、第3図は励磁パターン変更に伴う励磁電流変化の
説明図、第4図は従来例の回路構成図、第5図は従来の
励磁パターン出力処理のフロー図である。 1・・・RAMアレイ、2・・・アップダウンカウンタ
、3・・・マルチプレクサ、4・・・双方向性パスバッ
ファ、5.6,15.16・・・D/Aコンバータ、7
,8・・・誤差電力増巾器、9,18・・・ステッピン
グモータ、10・・・発振器、11.12・・・電流検
出抵抗、13・・・マイクロコンピュータシステム、1
4・・・工第3図 ステ77m−一一一一 第4因 4 第5図
図におけるRAMアレイへの書き込みデータの一例を示
す図、第3図は励磁パターン変更に伴う励磁電流変化の
説明図、第4図は従来例の回路構成図、第5図は従来の
励磁パターン出力処理のフロー図である。 1・・・RAMアレイ、2・・・アップダウンカウンタ
、3・・・マルチプレクサ、4・・・双方向性パスバッ
ファ、5.6,15.16・・・D/Aコンバータ、7
,8・・・誤差電力増巾器、9,18・・・ステッピン
グモータ、10・・・発振器、11.12・・・電流検
出抵抗、13・・・マイクロコンピュータシステム、1
4・・・工第3図 ステ77m−一一一一 第4因 4 第5図
Claims (1)
- 【特許請求の範囲】 1、励磁パターンを記憶するRAMと、複数のアドレス
バスから1つのバスを選択し前記RAMにアドレス信号
を供給するアドレス信号選択手段と、入力パルス信号を
計数しその出力信号を前記アドレス信号選択手段の入力
に供給するパルス計測手段と、前記RAMのデータ信号
の入出力方向を切り換える双方向スイッチより成ること
を特徴とする励磁パターン発生方式。 2、前記第1項において、励磁パターンを記憶するRA
Mがバッテリーバックアップされていることを特徴とす
る励磁パターン発生方式。 3、前記第1項において、励磁パターンを記憶する手段
が不揮発性メモリであることを特徴とする励磁パターン
発生方式。 4、前記第1項において、励磁パターンを記憶する手段
がFIFO(ファースト・イン・ファースト・アウト)
メモリであることを特徴とする励磁パターン発生方式。 5、前記第1項において、励磁パターンを記憶するRA
Mにデータを供給する手段が、シリアル・パラレル変換
器であつて、シリアルデータによつて前記RAMに励磁
パターンデータを書き込むことを特徴とする励磁パター
ン発生方式。 6、前記第1項において、励磁パターンを記憶するRA
Mにデータを供給する手段が、DMA(Direct
Memory Access)連送であることを特徴と
する励磁パターン発生方式。 7、前記第1項の励磁パターン発生方式を用いたPWM
(Pulse Width Modulation)電
流制御方式。 8、前記第1項の励磁パターン発生方式を用いた音声信
号出力装置。 9、前記第1項の励磁パターン発生方式を用いた画像信
号発生装置。 10、前記第1項の励磁パターン発生方式を用いたCP
U間通信バスアービタ。 11、前記第1項の励磁パターン発生方式を用いたシス
テム間通信バッファ装置。 12、前記第1項において、前記RAMにアドレス信号
を供給するアドレス信号選択手段が、1つのアドレスバ
スから複数のバスを区別するマルチプレックス方式でア
ドレス選択することを特徴とする励磁パターン発生方式
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13261489A JPH033700A (ja) | 1989-05-29 | 1989-05-29 | 励磁パターン発生方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13261489A JPH033700A (ja) | 1989-05-29 | 1989-05-29 | 励磁パターン発生方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH033700A true JPH033700A (ja) | 1991-01-09 |
Family
ID=15085449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13261489A Pending JPH033700A (ja) | 1989-05-29 | 1989-05-29 | 励磁パターン発生方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH033700A (ja) |
-
1989
- 1989-05-29 JP JP13261489A patent/JPH033700A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63146298A (ja) | 可変語長シフトレジスタ | |
US4153941A (en) | Timing circuit and method for controlling the operation of cyclical devices | |
JPH10283779A (ja) | 同期型半導体記憶装置 | |
JP3987277B2 (ja) | パルス信号生成装置 | |
JPH033700A (ja) | 励磁パターン発生方式 | |
JP2001056803A (ja) | マイクロコンピュータ | |
JPH04106793A (ja) | メモリインタフェース回路 | |
JPH0581145A (ja) | Eepromへのデータ書き込み回路 | |
EP1124177B1 (en) | Data input/output system | |
JP2956077B2 (ja) | 制御記憶回路 | |
JPH11353170A (ja) | フラッシュメモリ制御装置およびフラッシュメモリ制御装置のメモリアクセス方法 | |
JP3496942B2 (ja) | メモリアクセス方法 | |
JPH082756Y2 (ja) | 画像処理装置 | |
JPH04287421A (ja) | A/d若しくはd/a変換器の起動回路 | |
JPH0251724A (ja) | ディスク制御装置 | |
JPH0421127A (ja) | 計算装置 | |
JPH05197612A (ja) | データ・アクセス回路 | |
JP2006146390A (ja) | メモリバス変換装置及び情報処理システム | |
JPH0279149A (ja) | 記録装置のデータ転送方式 | |
JP2001286189A (ja) | モータ制御装置 | |
JPS63208905A (ja) | シ−ケンス発生回路 | |
JPH0642163B2 (ja) | コンピュータシステム | |
JPS5878244A (ja) | 記憶装置における自己更新制御方法 | |
JPS6332623A (ja) | デ−タ処理システムのクロツク制御方式 | |
JP2001286190A (ja) | モータ制御装置 |