JPH033700A - 励磁パターン発生方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はステッピングモータ駆動回路における励磁パタ
ーン発生方式に関する。

〔従来の技術〕

従来のステッピングモータ駆動回路の例を第４図に示す
。同図はマイクロステッピング制御により、ステッピン
グモータの励磁巻線に流れる電流値を数段階に分割する
ことで、１ステップ当りのステッピングモータ回転量を
細分化して回転を滑らかにする駆動方法の例である。励
磁電流値はＤ／Ａコンバータが出力する基準電圧ｖｒｅ
ｔ　（Ａ）　。

Ｖｒｅｚ　（Ｂ）、によってきまり、マイクロコンピュ
ータから工／○ボートを介してＤ／Ａコンバータに出力
されるディジタル信号を変えることによりソフトウェア
上で更新することができる。同図ではＤ／Ａコンバータ
は４ビツトであり励磁電流は１６（＝２４）段階変える
ことができる。制御信号５ＩＧＮ　Ａ、５ＩＧＮ　Ｂは
それぞれ小励磁巻線Ａ、Ｂに流れる電流の方向を切り換
える制御線である。ドライバは周波数変調（ＰＷＭ）方
式等により、励磁巻線に流れる電流を基準電圧Ｖｒｅｚ
（Ａ）。

Ｖ、ｅｚ（Ｂ）と比例するように制御する電力増巾回路
である。

〔発明が解決しようとする課題〕

上記従来技術は、ソフトウェアにより基準電圧Ｖｒｅｔ
　（Ａ）　、　Ｖｒｅｉ　（Ｂ）を順次設定するため、
その制御フローは第５図に示す手順をとる。同図の■〜
■を１度実行することでステッピングモータはＤ／Ａコ
ンバータの分解能で決まる最少移動量１単位分だけ回転
する。ＣＰＵは手順■で基準電圧値を変更するタイミン
グを演算する。手順■はＤ／Ａコンバータに出力するデ
ータをＲＯＭから読み出し、そのデータを手順■で■／
○に書き込む。手順■ではＩ１０ポートからＤ／Ａコン
バータにデータが送られ、基準電圧値の変更が終了する
。手順■と■の順序は逆でも良い。手順■の処理時間Ｔ
ｚはＣＰＵの演算速度により決定され固定する。手順■
と■の処理時間Ｔｚ、Ｔｓはｌｌ０Ｍのアクセス時間、
Ｉｌｏの書き込みタイミング、ＣＰＵのアドレシング方
式等により制限され制約条件が多い。ＣＰＵのマシンサ
イクルを１μｓ、メモリロード、ストアサイクル数を各
１５とすると（Ｔｚ＋Ｔ３）は（１５Ｘ１μｓ）＋（１
’５Ｘ１μ５）＝３０μＳにまで達する。マイクロステ
ッピング制御の場合５０ＫＰＰＳ以上の周波数で回転さ
せる必要があり基準電圧値は、１１５０ＫＰＰＳ＝２０
μＳ以下のタイミングで更新する必要があり、第５図に
示す手順では処理速度が不足する。手順■は通常、ゲー
ト遅延できまりＴ４＜Ｔ２．Ｔ３であるため影響は小さ
い、処理時間Ｔ２＋Ｔ３を小さくするために、（１）１
６，３２ゼツトＣＰＵを使用する（２）演算プロセッサ
を追加する（３）信号処理プロセッサを追加する、等に
よりマイクロコンピュータシステムそのものの処理速度
を上げて対応する場合、ハードウェアのコストアップ、
ソフトウェア変更に伴う作業量の増大は避けられない。

本発明の目的は、ＣＰＵ演算処理速度に影響されないス
テッピングモータ励磁パターン発生方式を提供すること
にある。

〔課題を解決するための手段〕 上記目的を達成するために、ステッピングモータ励磁パ
ターンを予め記憶させておく少容量のＲＡＭアレイ、前
記ＲＡＭアレイの各アドレスに格納された励磁データを
順次出力するためのアドレス発生用アップダウンカウン
タを設け、ハードウェアにより励磁パターンが発生でき
る構成としたものである。

〔作用〕

励磁パターンは、マイクロコンピュータシステムのパワ
ーオンリセット後のイニシャライズ時等の任意のタイミ
ングにおいて、予めＲＡＭアレイに書き込まれている。

ＣＰＵはステッピングモ−夕回転命令を受は取ると、励
磁パターン発生タイミングを演算し、所定のタイミング
でＩ１０ボートを通じてアドレスカウンタにパルスを出
力し処理を終了し別の処理に移行することができる。従
ってＣＰＵはパルス出力タイミングの演算とパルス出力
動作のみを処理すればよく、速度の遅い外部メモリ（Ｒ
ＯＭ等）に影響されるデータ受授処理から開放される。

〔実施例〕

以下１本発明の一実施例を第１図により説明する。同図
はマイクロステッピング制御を行う場合の例であり、−
点鎖線で囲む部分が今回の発明により追加となる箇所で
ある。アドレスマルチプレクサ３のＢボートに接続する
アドレス信号、ＡＤＤ及びアドレスストロボ信号ＡＳ、
双方向データバスバッファ４に接続するデータ信号ＤＡ
ＴＡ及びデータ方向切換信号Ｒ／Ｗ、ＲＡＭアレイ１に
接続するセレクト信号Ｃ８はそれぞれ通常、マイクロコ
ンピュータシステムバスに接続して高速動作を実行させ
るが、高速処理が要求されない場合はＩ１０ポートに接
続してもよい。アドレスカウンタ２のクロック信号ＣＬ
Ｋ及びアップ・ダウン切換信号Ｕ／Ｄは工／○ボートに
接続する。

（ｉ）ＲＡＭアレイへのデータ書込み ＣＰＵはＲＡＭアレイに書き込みデータ及びアドレスを
それぞれデータバスＤＡＴＡ　（１０ｂｉｔ）、アドレ
スバスＡ　Ｄ　Ｄ　（６ｂｉｔ）に出力する。同時にア
ドレスストロボ信号ＡＳがＩＩ　Ｌ　ＩＩに変化し、マ
ルチプレクサ３のＢポートを入力ボートとして選択しＡ
ポートをしゃ断する。従ってアドレス信号ＡＤＤはポー
トＹを経由してＲＡＭアレイのアドレス端子に届く。一
方、双方向データバッファ切換信号Ｒ／ＷがＩｔ　Ｌ　
１１に変化することで、データ信号ＤＡＴＡはＣＰＵか
らＲＡＭアレイに伝送され、ＲＡＭアレイ選択信号ＣＳ
がｉｉ　Ｈｕ→Ｉｔ　Ｌ　ＩＩに変化するタイミングで
書き込まれる。

（ｉｉ）ＲＡＭアレイからのデータ読出しアドレス信号
ＡＤＤは（ｉ）データ書込みと同一の動作によりＲＡＭ
アレイに伝達される。アドレス信号ＡＤＤが確定した状
態でＲＡＭアレイ選択信号Ｃ８を“Ｌ　ＩＩに変化する
と、ＲＡＭアレイ１は指定されたアドレスのデータを双
方向データバッファを介してＣＰＵに伝達する。

上記（ｉ）の書込み動作を６４回繰り返すことによりＲ
ＡＭアレイ１の全アドレス（＃０〜＃６４）に励磁パタ
ーンを書き込むことができる。本書き込み動作は、マイ
クロコンピュータシステムリセット後のイニシャライズ
動作時に一度実行すれば完了するため、システムの処理
速度に影響を与えない。

一度ＲＡＭアレイ１に励磁パターンデータが書き込まれ
ると、アドレスストロボ信号ＡＳ及び双方向データバッ
ファ切換信号Ｒ／ＷはＬＬ　ＨＩＩ状態に固定される。

従って、ＲＡＭアレイ１のアドレスには、マルチプレク
サ３のＡポートを介して６ビツトアツプダウンカリンタ
２の出力信号が供給される。一方、ＲＡＭアレイ１は常
に出力状態となり、その出力データ信号は双方向性デー
タバッファ４を介してＤ／Ａコンバータ５，６及び電力
増巾器７，８に供給される。データ信号１０ビツトの中
で上位５ビツトＤ＾（、）〜Ｄ＾（４）はステッピング
モータ９の励磁巻線Ａ相を流れる電流を設定し、下位５
ビツトＤＢＯ”ＤＢ（４）は励磁巻線Ｂ相を流れる電流
を設定する。各５ビツトデータの最上位ビットＤ＾（ａ
）、　ＤＢ（４）はそれぞれ励磁巻線Ａ相。

Ｂ相に流れる電流方向を設定する。Ｄ／Ａコンバータ５
は励磁パターンデータＤ＾（０）〜Ｄ＾（８）をアナロ
グ電圧Ｖｒｅｚ（＾）に変換する。Ｖｒｅｚ（＾）は発
振器０８ＣＩＯから供給される三角波あるいはのこぎり
波と加算され、誤差電力増巾器７に入力される。励磁巻
線Ａを流れる電流は検出抵抗１１で電圧Ｖｓに変換され
誤差電力増巾器７に入力される。

誤差電力増巾器はＶ、□（＾）とＶＳ（＾）とを比較し
、両者が一致するよう励磁巻線電流を制御する。以上は
励磁巻線Ａ相についての動作説明であるがＢ相について
も同様である。

ＲＡＭアレイ１は励磁巻線Ａ相、Ｂ相パターンデータと
してそれぞれ５ビツト×６４ワードのメモリ構成をもつ
ため、１周期６４パターンデータを発生することができ
る。このためアップダウンカウンタ２は６ビツトカウン
タとなっている。第２図にＲＡＭアレイ１に書き込む励
磁パターンデータのＡ相分の例を示す。同図は１周期３
２ワード構成の場合であり、ＲＡＭアレイ１には２周期
分のデータが書き込まれている。励磁電流方向はデータ
Ｄ＾（４）で制御し、ステップ１７で電流方向を逆転し
ている。半周期分について励磁パターンデータを変更し
た場合の励磁巻線電流の変化を第３図に示す。同図に示
すように励磁パターンデータを変更するだけで任意に励
磁電流を制御することができる。

第１図の例は１０ビツトＸ６４ワードのＲＡＭアレイ構
成となっているが、５ビット以上の分解能のＤ／Ａコン
バータを用いて励磁電流制御精度を上げる場合には、Ｃ
ＰＵのＤＡＴＡバス巾、双方向性データバスバッファ４
及びＲＡＭアレイ１のデータ巾をそれぞれ１２ビット以
上に変更することで対応できる。一方、励磁パターン１
周期当りの分解能を上げる場合には、ＲＡＭアレイ１の
アドレス巾、マルチプレクサ３のバス巾及びアップダウ
ンカウンタ２のビット巾をそれぞれ変更すればよい。例
えば、１周期１２８ステツプの分解能とする場合は、ア
ドレス巾、カウンタビット巾ともに７ビツト構成とする
。

ＲＡＭアレイ１はメモリバックアップすることにより工
場出荷時に一度ＲＡＭアレイ１に励磁パターンを書き込
むことで、イニシャライズ毎の励磁パターン書き込み処
理を省略することができる。

上記の省略は、ＲＡＭアレイ１をＥｚＰＲＯＭ等不揮発
性メモリに変更することにより、メモリバックアップ無
しでも対応できる。

ＣＰＵからＲＡＭアレイ１への励磁パターン書き込み方
式はＤＭＡ　（ダイレクト・メモリ・アクセス）方式に
よりマイクロコンピュータシステム内の他のメモリある
いはＩｌｏから直接転送して高速化を図ることができる
。

第２図の励磁パターンは２相ステツピングモータをマイ
クロステッピング駆動する場合の例であるが、第１図に
おけるＤ／Ａコンバータ５，６゜誤差電力増巾器７，８
を通常の２．４，５相ステツピングモ一タ駆動回路に変
更し、励磁パターンデータを１．１−２．２．２−３．
４．４−５゜５、ダブル１−２相励磁パターンに書き換
えることで任意のステッピングモータ駆動方式に適用で
きる。

〔発明の効果〕

本発明によれば、マイクロコンピュータシステムにおい
て、励磁パターンを出力タイミング毎にメモリから読み
出し、さらにＩｌｏに出力する処理が省略できるので、
（ｉ）システム全体の処理効率が向上する、（…）低速
度の汎用マイクロコンピュータシステムで対応できるた
めコストの低下を図れる、（ｎｉ）マイクロコンピュー
タシステムのクロック周波数を下げることができるので
、発生ノイズの低減と耐ノイズ性の向上を図ることがで
きる。また、励磁パターンを任意に変更できるため、負
荷条件の変化等、仕抛変更に対し柔軟に対応することが
できる。

【図面の簡単な説明】

第１図は本発明の一実施例の回路構成図、第２図は第１
図におけるＲＡＭアレイへの書き込みデータの一例を示
す図、第３図は励磁パターン変更に伴う励磁電流変化の
説明図、第４図は従来例の回路構成図、第５図は従来の
励磁パターン出力処理のフロー図である。 １・・・ＲＡＭアレイ、２・・・アップダウンカウンタ
、３・・・マルチプレクサ、４・・・双方向性パスバッ
ファ、５．６，１５．１６・・・Ｄ／Ａコンバータ、７
，８・・・誤差電力増巾器、９，１８・・・ステッピン
グモータ、１０・・・発振器、１１．１２・・・電流検
出抵抗、１３・・・マイクロコンピュータシステム、１
４・・・工第３図 ステ７７ｍ−一一一一 第４因 ４ 第５図

Claims (1)

1. 【特許請求の範囲】 １、励磁パターンを記憶するＲＡＭと、複数のアドレス
   バスから１つのバスを選択し前記ＲＡＭにアドレス信号
   を供給するアドレス信号選択手段と、入力パルス信号を
   計数しその出力信号を前記アドレス信号選択手段の入力
   に供給するパルス計測手段と、前記ＲＡＭのデータ信号
   の入出力方向を切り換える双方向スイッチより成ること
   を特徴とする励磁パターン発生方式。 ２、前記第１項において、励磁パターンを記憶するＲＡ
   Ｍがバッテリーバックアップされていることを特徴とす
   る励磁パターン発生方式。 ３、前記第１項において、励磁パターンを記憶する手段
   が不揮発性メモリであることを特徴とする励磁パターン
   発生方式。 ４、前記第１項において、励磁パターンを記憶する手段
   がＦＩＦＯ（ファースト・イン・ファースト・アウト）
   メモリであることを特徴とする励磁パターン発生方式。 ５、前記第１項において、励磁パターンを記憶するＲＡ
   Ｍにデータを供給する手段が、シリアル・パラレル変換
   器であつて、シリアルデータによつて前記ＲＡＭに励磁
   パターンデータを書き込むことを特徴とする励磁パター
   ン発生方式。 ６、前記第１項において、励磁パターンを記憶するＲＡ
   Ｍにデータを供給する手段が、ＤＭＡ（Ｄｉｒｅｃｔ　
   Ｍｅｍｏｒｙ　Ａｃｃｅｓｓ）連送であることを特徴と
   する励磁パターン発生方式。 ７、前記第１項の励磁パターン発生方式を用いたＰＷＭ
   （Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄｕｌａｔｉｏｎ）電
   流制御方式。 ８、前記第１項の励磁パターン発生方式を用いた音声信
   号出力装置。 ９、前記第１項の励磁パターン発生方式を用いた画像信
   号発生装置。 １０、前記第１項の励磁パターン発生方式を用いたＣＰ
   Ｕ間通信バスアービタ。 １１、前記第１項の励磁パターン発生方式を用いたシス
   テム間通信バッファ装置。 １２、前記第１項において、前記ＲＡＭにアドレス信号
   を供給するアドレス信号選択手段が、１つのアドレスバ
   スから複数のバスを区別するマルチプレックス方式でア
   ドレス選択することを特徴とする励磁パターン発生方式
   。