JPH0336906B2 - - Google Patents
Info
- Publication number
- JPH0336906B2 JPH0336906B2 JP21174581A JP21174581A JPH0336906B2 JP H0336906 B2 JPH0336906 B2 JP H0336906B2 JP 21174581 A JP21174581 A JP 21174581A JP 21174581 A JP21174581 A JP 21174581A JP H0336906 B2 JPH0336906 B2 JP H0336906B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive electrode
- etching
- photoresist film
- plasma
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004381 surface treatment Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 description 24
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 239000011651 chromium Substances 0.000 description 12
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 11
- 229910052804 chromium Inorganic materials 0.000 description 11
- 238000005530 etching Methods 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32623—Mechanical discharge control means
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Physical Vapour Deposition (AREA)
- ing And Chemical Polishing (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は乾式表面処理装置に係り、特に処理体
の所望部分を部分的に処理可能ならしめる乾式表
面処理装置、例えば、被処理体を部分的に処理す
るプラズマエツチング装置やスパツタリング装置
の構造に関する。
の所望部分を部分的に処理可能ならしめる乾式表
面処理装置、例えば、被処理体を部分的に処理す
るプラズマエツチング装置やスパツタリング装置
の構造に関する。
(b) 従来技術と問題点
半導体装置の製造工程において、半導体基板や
絶縁性基板表面に所望の皮膜を形成するスパツタ
リング装置、あるいは、皮膜を除去するためのプ
ラズマエツチング装置などの乾式表面装置は、一
般に被処理体の全面にわたつて皮膜を被着した
り、あるいは、除去したりする装置である。従つ
て従来の乾式表面処理装置では被処理体の一部の
みに皮膜を被着したり、あるいは、皮膜を除去し
たりする処理は不可能である。
絶縁性基板表面に所望の皮膜を形成するスパツタ
リング装置、あるいは、皮膜を除去するためのプ
ラズマエツチング装置などの乾式表面装置は、一
般に被処理体の全面にわたつて皮膜を被着した
り、あるいは、除去したりする装置である。従つ
て従来の乾式表面処理装置では被処理体の一部の
みに皮膜を被着したり、あるいは、皮膜を除去し
たりする処理は不可能である。
しかし、被処理体には部分的に皮膜の被着ある
いは除去を必要とする場合があり、例えば、ホト
プロセスに用いるホトマスク基板は全面にクロム
層をスパツタして被着し、このクロム層の上にホ
トレジスト膜パターンを形成し、それを保護膜と
してエツチングしてクロム層パターンを形成して
いる。しかし、出来上がつたホトマスク基板の一
部にパターンの不良が発生する場合があり、その
場合、出来上がつたホトマスク基板を部分的に修
正すると良品になつて十分に使用に耐えるため
に、部分的な修正をおこなつている。
いは除去を必要とする場合があり、例えば、ホト
プロセスに用いるホトマスク基板は全面にクロム
層をスパツタして被着し、このクロム層の上にホ
トレジスト膜パターンを形成し、それを保護膜と
してエツチングしてクロム層パターンを形成して
いる。しかし、出来上がつたホトマスク基板の一
部にパターンの不良が発生する場合があり、その
場合、出来上がつたホトマスク基板を部分的に修
正すると良品になつて十分に使用に耐えるため
に、部分的な修正をおこなつている。
その際、修正箇所以外のホトマスク基板全面は
一様にホトレジスト膜で被覆し、修正箇所のみ露
出させて不良を除去し、次にクロム層をスパツタ
して被着し、更に、修正箇所以外のクロム層およ
びホトレジスト膜は一旦除去し、再びホトマスク
基板全面にホトレジスト膜で被覆し、修正箇所の
みホトプロセスによつてホトレジスト膜パターン
を形成し、それを保護マスクとしてエツチングし
て修正箇所に良品のクロム層パターンを形成して
いる。
一様にホトレジスト膜で被覆し、修正箇所のみ露
出させて不良を除去し、次にクロム層をスパツタ
して被着し、更に、修正箇所以外のクロム層およ
びホトレジスト膜は一旦除去し、再びホトマスク
基板全面にホトレジスト膜で被覆し、修正箇所の
みホトプロセスによつてホトレジスト膜パターン
を形成し、それを保護マスクとしてエツチングし
て修正箇所に良品のクロム層パターンを形成して
いる。
ところが、エツチングの際に、ホトマスク基板
全面をドライエツチングすると、修正箇所以外の
ホトマスク基板全面を被覆保護したホトレジスト
膜が全面プラズマガスで叩かれることになるた
め、そのホトレジスト膜が変質して硬化し、修正
箇所をエツチングしてパターンニングした後、基
板全面を被覆したホトレジスト膜を除去する場合
に、完全に跡形なしに除去することが困難になつ
て、最初は良好であつたパターン部分の一部が逆
に不良箇所になることが起こる。
全面をドライエツチングすると、修正箇所以外の
ホトマスク基板全面を被覆保護したホトレジスト
膜が全面プラズマガスで叩かれることになるた
め、そのホトレジスト膜が変質して硬化し、修正
箇所をエツチングしてパターンニングした後、基
板全面を被覆したホトレジスト膜を除去する場合
に、完全に跡形なしに除去することが困難になつ
て、最初は良好であつたパターン部分の一部が逆
に不良箇所になることが起こる。
従つて、現在、そのような部分修正はエツチン
グ後にホトレジスト膜除去の容易な湿式(ウエツ
ト)エツチングをおこなつているが、ウエツトエ
ツチングでは乾式(ドライ)エツチングよりもパ
ターン精度が低下することになる。
グ後にホトレジスト膜除去の容易な湿式(ウエツ
ト)エツチングをおこなつているが、ウエツトエ
ツチングでは乾式(ドライ)エツチングよりもパ
ターン精度が低下することになる。
(c) 発明の目的
本発明の目的はそのような修正箇所以外の基板
全面を被覆保護したホトレジスト膜が変質して硬
化しないように、被処理体表面の修正箇所のみを
部分的に処理して、他部分を処理(エツチングな
どの処理)しないように構成した乾式表面処理装
置を提供するものである。
全面を被覆保護したホトレジスト膜が変質して硬
化しないように、被処理体表面の修正箇所のみを
部分的に処理して、他部分を処理(エツチングな
どの処理)しないように構成した乾式表面処理装
置を提供するものである。
(d) 発明の構成
本発明の特徴とするところは、一対の平行平板
型電極の少なくとも一方を複数の導電電極体に分
割し、且つ、分割した複数の該導電電極体にそれ
ぞれ開閉スイツチを設けて、被処理体を部分的に
処理するようにしたことにある。
型電極の少なくとも一方を複数の導電電極体に分
割し、且つ、分割した複数の該導電電極体にそれ
ぞれ開閉スイツチを設けて、被処理体を部分的に
処理するようにしたことにある。
(e) 発明の実施例
以下、本発明の一実施例を図面によつて説明す
ると、第1図は本発明の一実施例としてのプラズ
マエツチング装置の要部断面図である。
ると、第1図は本発明の一実施例としてのプラズ
マエツチング装置の要部断面図である。
同図において、1は被処理体で例えばガラスよ
りなるホトマスク基板、2はホトマスク基板1表
面に被着した遮光膜で例えばクロム(Cr)層、
3及び4はそれぞれ下部および上部電極板、5及
び6は電極板を構成する石英ガラスあるいはアル
ミナ等よりなる絶縁性基板、7は周波数13.56M
Hzの高周波電源、8は反応室、11〜13及び1
4〜16は電極板に埋め込まれたアルミニウム
(Al)等の導電材料よりなる導電電極体で、前記
絶縁性基板5,6にそれぞれ互いに隔離して挿入
固定されている。更に、21〜23はそれぞれ上
記導電電極体11〜13と高周波電源7、接地端
との間に挿入接続した回路開閉用スイツチ、24
〜26はそれぞれ上記導電電極体14〜16と接
地端との間に挿入接続した回路開閉用のスイツチ
である。
りなるホトマスク基板、2はホトマスク基板1表
面に被着した遮光膜で例えばクロム(Cr)層、
3及び4はそれぞれ下部および上部電極板、5及
び6は電極板を構成する石英ガラスあるいはアル
ミナ等よりなる絶縁性基板、7は周波数13.56M
Hzの高周波電源、8は反応室、11〜13及び1
4〜16は電極板に埋め込まれたアルミニウム
(Al)等の導電材料よりなる導電電極体で、前記
絶縁性基板5,6にそれぞれ互いに隔離して挿入
固定されている。更に、21〜23はそれぞれ上
記導電電極体11〜13と高周波電源7、接地端
との間に挿入接続した回路開閉用スイツチ、24
〜26はそれぞれ上記導電電極体14〜16と接
地端との間に挿入接続した回路開閉用のスイツチ
である。
上記の如く構成した本発明のプラズマエツチン
グ装置を用いてクロム層2の所望部分(修正箇
所)をエツチングしたパターンニングするには、
まず、修正箇所以外のホトマスク基板全面をホト
レジスト膜で一様に被覆し、且つ、修正箇所のみ
ホトプロセスによつてホトレジスト膜パターンを
形成したホトマスク基板を反応室8に装入して、
下部電極板3上に載置する。そのとき、修正箇所
は下部電極板3内の導電電極体12にほぼ合致さ
せる。次に、反応室8内部を所定圧力の四塩化炭
素(CCl4)等の反応ガス雰囲気としたのち、エ
ツチングすべき修正箇所に対応する上部電極板4
の導電電極体15に接続しているスイツチ25お
よび下部電極板3の導電電極体12に接続するス
イツチ22を閉じ、高周波電力を印加する。その
際には、他の導電電極体14,16に接続するス
イツチ24,26および導電電極体11,13に
接続するスイツチ21,23は開いたままにして
おく。
グ装置を用いてクロム層2の所望部分(修正箇
所)をエツチングしたパターンニングするには、
まず、修正箇所以外のホトマスク基板全面をホト
レジスト膜で一様に被覆し、且つ、修正箇所のみ
ホトプロセスによつてホトレジスト膜パターンを
形成したホトマスク基板を反応室8に装入して、
下部電極板3上に載置する。そのとき、修正箇所
は下部電極板3内の導電電極体12にほぼ合致さ
せる。次に、反応室8内部を所定圧力の四塩化炭
素(CCl4)等の反応ガス雰囲気としたのち、エ
ツチングすべき修正箇所に対応する上部電極板4
の導電電極体15に接続しているスイツチ25お
よび下部電極板3の導電電極体12に接続するス
イツチ22を閉じ、高周波電力を印加する。その
際には、他の導電電極体14,16に接続するス
イツチ24,26および導電電極体11,13に
接続するスイツチ21,23は開いたままにして
おく。
このようにすると、第1図に見られるように、
プラズマ9が導電電極体12及び15の間の領域
Aに生成されて、領域A内に露出したクロム層2
(修正箇所)のみが選択的にエツチング除去され、
ホトレジスト膜およびレジスト膜パターンに被覆
されたクロム層2は残存してパターンニングされ
る。且つ、領域A以外の部分にはプラズマが発生
しないために、その部分を被覆したホトレジスト
膜はプラズマの衝撃を受けない。その時、プラズ
マを発生させるための印加電力は、例えば、
300V、0.7A程度で、ホトマスク基板全面をエツ
チング処理する従来のプラズマエツチング装置と
同程度にするが、電力の印加時間を短縮してエツ
チングする。ホトマスク基板全面をエツチングし
てパターンニングする時間を3分程度とすれば、
本発明にかかる部分エツチングのプラズマエツチ
ング装置では30〜50秒に短くする。
プラズマ9が導電電極体12及び15の間の領域
Aに生成されて、領域A内に露出したクロム層2
(修正箇所)のみが選択的にエツチング除去され、
ホトレジスト膜およびレジスト膜パターンに被覆
されたクロム層2は残存してパターンニングされ
る。且つ、領域A以外の部分にはプラズマが発生
しないために、その部分を被覆したホトレジスト
膜はプラズマの衝撃を受けない。その時、プラズ
マを発生させるための印加電力は、例えば、
300V、0.7A程度で、ホトマスク基板全面をエツ
チング処理する従来のプラズマエツチング装置と
同程度にするが、電力の印加時間を短縮してエツ
チングする。ホトマスク基板全面をエツチングし
てパターンニングする時間を3分程度とすれば、
本発明にかかる部分エツチングのプラズマエツチ
ング装置では30〜50秒に短くする。
このような乾式による部分エツチングをおこな
えば、従来おこなつていた湿式(ウエツト)エツ
チングに比べて精度良くパターンニングでき、他
部分と同等のパターンを形成することができて、
修正箇所が他部分に見劣りしなくなる。
えば、従来おこなつていた湿式(ウエツト)エツ
チングに比べて精度良くパターンニングでき、他
部分と同等のパターンを形成することができて、
修正箇所が他部分に見劣りしなくなる。
なお、領域Aはその内部に修正箇所を含んでい
れば良く、修正箇所と領域Aとの面積が一致して
いる必要はない。また、下部および上部電極板
3,4における導電電極体は第1図において僅か
に三個のみ図示しているが、実用上は数十個に分
割され、例えば、一個の導電電極体は20〜25mm角
程度の面積とする。
れば良く、修正箇所と領域Aとの面積が一致して
いる必要はない。また、下部および上部電極板
3,4における導電電極体は第1図において僅か
に三個のみ図示しているが、実用上は数十個に分
割され、例えば、一個の導電電極体は20〜25mm角
程度の面積とする。
且つ、上記実施例において、被処理試料1に対
向する上部電極板4の方は全体を一枚の導電電極
で構成してもよい。但し、そのように構成すると
プラズマの収束性が低下するから、微細パターン
を形成する場合には、上記例のごとく、上下両電
極板とも絶縁性基板の所望部分に所要数の導電電
極体を対向させて埋設させた構造にするのが好ま
しい。
向する上部電極板4の方は全体を一枚の導電電極
で構成してもよい。但し、そのように構成すると
プラズマの収束性が低下するから、微細パターン
を形成する場合には、上記例のごとく、上下両電
極板とも絶縁性基板の所望部分に所要数の導電電
極体を対向させて埋設させた構造にするのが好ま
しい。
次に、第2図に本発明にかかる他の実施例を示
しており、同図はスパツタリング装置の要部断面
図である。図中の記号は第1図と同一部位に同一
信号が付けてあるが、ホトマスク基板1が上部電
極板4の下面に取り付けられ、下部電極板3には
クロムよりなるターゲツト30が載置されている
構成で、本実施例ではスイツチ23および26の
みが閉じられているので、領域Bにプラズマ9が
生成され、その領域Bアルゴン(Ar)イオンに
よつてターゲツト30が叩かれてクロムが飛び出
し、領域B表面にのみ選択的にクロム層が被着す
る。
しており、同図はスパツタリング装置の要部断面
図である。図中の記号は第1図と同一部位に同一
信号が付けてあるが、ホトマスク基板1が上部電
極板4の下面に取り付けられ、下部電極板3には
クロムよりなるターゲツト30が載置されている
構成で、本実施例ではスイツチ23および26の
みが閉じられているので、領域Bにプラズマ9が
生成され、その領域Bアルゴン(Ar)イオンに
よつてターゲツト30が叩かれてクロムが飛び出
し、領域B表面にのみ選択的にクロム層が被着す
る。
このようなスパツタ処理をすれば、第1図に示
す実施例と同様に、ホトレジスト膜全面の硬化が
起こらず、爾後のホトレジスト膜の剥離が容易に
なる効果が得られる。
す実施例と同様に、ホトレジスト膜全面の硬化が
起こらず、爾後のホトレジスト膜の剥離が容易に
なる効果が得られる。
且つ、上記実施例はプラズマエツチング装置と
スパツタリング装置であるが、本発明は他のドラ
イエツチング装置などにも適用できるものであ
り、また、上下電極板を構成する絶縁性基板や導
電電極体の材質などはなんら上記例に限定される
ものではない。
スパツタリング装置であるが、本発明は他のドラ
イエツチング装置などにも適用できるものであ
り、また、上下電極板を構成する絶縁性基板や導
電電極体の材質などはなんら上記例に限定される
ものではない。
更に、本発明にかかる乾式表面処理装置は上記
例のホトマスク基板のみならず、シリコンなどの
半導体基板に適用して効果のあるものである。
例のホトマスク基板のみならず、シリコンなどの
半導体基板に適用して効果のあるものである。
(f) 発明の効果
以上説明したように、本発明にかかる乾式表面
処理装置によれば被処理体の他部分を損傷するこ
となく、所望部分を部分的に処理することがで
き、被処理体の高品質化に大きく寄与するもので
ある。
処理装置によれば被処理体の他部分を損傷するこ
となく、所望部分を部分的に処理することがで
き、被処理体の高品質化に大きく寄与するもので
ある。
第1図は本発明にかかるプラズマエツチング装
置の要部断面図、第2図は本発明にかかるスパツ
タリング装置の要部図である。 図において、1はホトマスク基板(被処理体)、
2はクロム層(被処理層)、3,4はそれぞれ下
部及び上部電極板、5,6は絶縁性基板、9はプ
ラズマ、11〜16は導電電極体、21〜26は
開閉スイツチを示している。
置の要部断面図、第2図は本発明にかかるスパツ
タリング装置の要部図である。 図において、1はホトマスク基板(被処理体)、
2はクロム層(被処理層)、3,4はそれぞれ下
部及び上部電極板、5,6は絶縁性基板、9はプ
ラズマ、11〜16は導電電極体、21〜26は
開閉スイツチを示している。
Claims (1)
- 【特許請求の範囲】 1 互いに対向して配設された一対の平行平板型
電極を有する乾式表面処理装置において、 前記一対の平行平板型電極の少なくとも一方を
複数の導電電極体に分割し、且つ、分割した複数
の該導電電極体にそれぞれ開閉スイツチを設け
て、被処理体を部分的に処理するようにしたこと
を特徴とする乾式表面処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21174581A JPS58110674A (ja) | 1981-12-23 | 1981-12-23 | 乾式表面処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21174581A JPS58110674A (ja) | 1981-12-23 | 1981-12-23 | 乾式表面処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58110674A JPS58110674A (ja) | 1983-07-01 |
JPH0336906B2 true JPH0336906B2 (ja) | 1991-06-03 |
Family
ID=16610877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21174581A Granted JPS58110674A (ja) | 1981-12-23 | 1981-12-23 | 乾式表面処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58110674A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07105378B2 (ja) * | 1984-08-24 | 1995-11-13 | 富士通株式会社 | クロム系膜のドライエツチング方法 |
JP2834142B2 (ja) * | 1988-05-27 | 1998-12-09 | 株式会社日立製作所 | エッチング装置 |
KR100429378B1 (ko) * | 2001-04-04 | 2004-04-29 | 주식회사 이디디 | 반도체 웨이퍼 식각 공정용 플라즈마 발생장치 |
EP2324687B1 (en) * | 2008-08-20 | 2016-01-27 | Vision Dynamics Holding B.V. | Device for generating a plasma discharge for patterning the surface of a substrate |
US9161427B2 (en) | 2010-02-17 | 2015-10-13 | Vision Dynamics Holding B.V. | Device and method for generating a plasma discharge for patterning the surface of a substrate |
-
1981
- 1981-12-23 JP JP21174581A patent/JPS58110674A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS58110674A (ja) | 1983-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0336906B2 (ja) | ||
US5840203A (en) | In-situ bake step in plasma ash process to prevent corrosion | |
JPS6110239A (ja) | 半導体製造装置 | |
US4172757A (en) | Process for making electrode with integral dielectric layer | |
JPH0159734B2 (ja) | ||
JP2506389B2 (ja) | マスク基板のドライエッチング方法 | |
JP2623672B2 (ja) | エッチング加工方法 | |
JPH08186100A (ja) | プラズマ処理装置及びプラズマ処理方法 | |
JPH07161686A (ja) | 平行平板型ドライエッチング装置を用いた基板処理方法 | |
JP2722491B2 (ja) | レジスト処理方法 | |
JP2548164B2 (ja) | ドライエッチング方法 | |
KR0135171B1 (ko) | 식각공정 개선을 위한 이온 빔 밀링 장치 | |
KR100205245B1 (ko) | 반도체제조장치의 웨이퍼클램프 | |
JPS5919322A (ja) | クロムマスクの修正方法 | |
JPS5941835A (ja) | レジスト剥離方法 | |
JPH0864931A (ja) | 電子部品の微細電極形成方法 | |
KR100225760B1 (ko) | 반도체장치의 제조방법 | |
JP2002184698A (ja) | 電子部品の製造方法 | |
JPH01273368A (ja) | 焦電体材料を取り扱う製造装置 | |
JPH065564A (ja) | 枚葉式ドライエッチング装置およびその装置を用いた枚葉式ドライエッチング方法 | |
JP3653960B2 (ja) | 半導体装置の製造方法 | |
JPH08274079A (ja) | レジスト膜のプラズマアッシング方法 | |
JPS63292626A (ja) | レジストの剥離方法 | |
JPS6054775B2 (ja) | ドライ現像方法 | |
JPS615520A (ja) | パタ−ン転写法 |