JPH0336704A - 厚膜混成集積回路素子とその抵抗値調整方法 - Google Patents

厚膜混成集積回路素子とその抵抗値調整方法

Info

Publication number
JPH0336704A
JPH0336704A JP1172252A JP17225289A JPH0336704A JP H0336704 A JPH0336704 A JP H0336704A JP 1172252 A JP1172252 A JP 1172252A JP 17225289 A JP17225289 A JP 17225289A JP H0336704 A JPH0336704 A JP H0336704A
Authority
JP
Japan
Prior art keywords
resistor
resistance value
resistance
value
trimming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1172252A
Other languages
English (en)
Inventor
Itsuro Uchida
内田 逸郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1172252A priority Critical patent/JPH0336704A/ja
Publication of JPH0336704A publication Critical patent/JPH0336704A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はテレビジラン受像機、テープレコーダ等に使用
される厚膜混成集積回路素子及びその抵抗値の調整方法
に関するものである。
従来の技術 第4図を用いて従来の厚膜混成集積回路素子である抵抗
体構造について説明する。第4図において電極部lは抵
抗体素子を接続する電極であり、例えばAg/Pd等を
主成分とする。抵抗体2は例えばRu○等を主成分とす
る抵抗体材料を用いて並列する電極部lの間を接続し、
抵抗体素子を形成した部分である。トリミング部3はレ
ーザー光線等で抵抗体2の1部を熱で溶かし切れ目を入
れて電流を流れに<<シ、抵抗値を上げた所である。す
なわち、抵抗体2を端子電極である電極部1に重なるよ
うに形成し、抵抗体2を乾燥させた後、例えばRu○の
の場合800°C以上の高温で焼成する。焼成後の抵抗
値は所定値に対して最小で約50%、最大で約120%
の幅でばらつく、特に所定値に対して100%未満の値
を示したものについてはレーザー光線等により抵抗体2
をトリごソゲすることで、抵抗値を上げて補正を行い、
所定値まで調整可能であったが、焼成後の値が所定値を
越えるものについては抵抗値の補正が出来ない為に回路
の特性が出す、全く利用できないものになっていた。
そこで上記のような従来の抵抗値のバラツキという問題
点に対して第5図を用いて詳しく説明する。理想的な抵
抗体材料ならば、同一条件で焼成を操り返せば必ず同じ
値が出るはずである。しかし現在の材料では、同一の条
件で焼成を行っても最大で120%、最小で50%の値
しか示さない。そこで最大の120%で抵抗体焼威藝が
行われる場合を想定し、所定値の80%を仮の所定値と
して、回路素子設計を行う。こうすれば、120%の割
合で抵抗体焼成が行われたとしても、理論的には0.8
X1.2 =0.96とほぼ所定値が出るようになるわ
けである。しかし、最小の50%で抵抗体焼成が行われ
た場合、0.8X0.5 =0.4と40%しか抵抗値
が出ない為にトリミングにより150%の抵抗(+!!
補正をかけなければならず、生産性が極端に悪くなって
いた。
発明が解決しようとする課題 そこで上記のような従来の抵抗値のばらつきに対して焼
成後の値が所定値を越えないような抵抗体の焼成を試み
ているが、抵抗値のばらつきを小さくできる焼成方法及
び抵抗体材料はまだ開発されておらず、焼成後にトリミ
ングによって抵抗値を調整できるよう抵抗体の形成を行
わなければならなかった。しかも所定の値よりも50%
以上低い抵抗体をトリミングすることは、何度もトリミ
ングを繰り返すことであるから、生産性が非常に悪いと
いう問題点を有していた。そこでトリミング量をできる
だけ少なくしてやることで生産性を上げてやることので
きる厚膜混成集積回路素子の開発が待たれていた。
本発明は上記の課題に鑑み、従来の欠点を補うような生
産性の高い厚Wg4混威集積回路素子の抵抗体構造及び
その抵抗値調整方法を実現しようとするものである。
課題を解決するための手段 上記!lBを解決するために本発明は、並列した電極部
の間に形成された抵抗体と、その抵抗体の抵抗値を調整
するために前記抵抗体と導通状態にある補助導体を備え
たことを特徴とする。そしてこの構造によれば、抵抗体
の抵抗値が所定値よりも低く出た場合は抵抗体をトリミ
ングしてやることで抵抗値を上げて抵抗値の調整を行う
、又、抵抗値が高く出た場合は抵抗体導通状態にあるよ
うに補助導体を形成し抵抗体の抵抗値を一旦所定値より
も下げる、そしてトリミングしてやることで抵抗値の調
整が行えるという、抵抗値の値を自由に上下させるこ、
とができる抵抗値調整方法を特徴とする。
作用 本発明によれば、並列した電極部の間に形成された抵抗
体の抵抗値をまず測定し、抵抗値が所定値よりも低く出
た場合は、抵抗体をトリミングすることにより、抵抗値
の調整を行う、抵抗値が所定値よりも高く出た場合は抵
抗体と導通状態にある為、並列した電極部の抵抗値は下
がることになる。よって電極間の抵抗値を測定しながら
補助導体形成を行えばトリミングを行う時間が大幅に短
縮できる。このように、トリミングによる抵抗値を上げ
る補正、補助導体利用による抵抗値を下げる補正を行う
ことにより仮の所定値を考慮した回路素子設計の必要は
なくなり、そのまま所定値で回路素子設計できる。この
ように、トリミングによる抵抗値を上げる補正、補助導
体を抵抗体と導通状態にあるように形成し、抵抗値を下
げる補正の2者を組み合わせることによって電極間の抵
抗値を自由に操作でき、トリミング量が減少し作業性が
飛躍的に向上する。
実施例 以下、本発明の実施例を第1図から第3図を用いて説明
する。第1図において電極部lは抵抗体素子を接続する
電極である、例えばAg/Pd等を主成分とする。抵抗
体2は、例えばRuO等を主成分とする抵抗体材料を用
いて並列する電極部lの間を接続し、抵抗体素子を形成
した部分である。トリミング部3はレーザー光線等で抵
抗体2の1部を熱で溶かし切れ目を入れて電流を流れに
<<シ抵抗値を上げた所である。補助導体4は例えばポ
リマー型鼻電ペーストであり、主成分は銀粉末等を主成
分とする。
次に抵抗値の調整方法について述べる。まず、抵抗体2
を並列する電極部lの間に形成する。焼成後の抵抗値は
所定値に対して最小で約50%、最大で約120%の値
を示す、そこで所定値に対して低く値を示した抵抗体2
については、トリミングにより抵抗値の補正を行い、所
定値まで抵抗値を上げてやる。
次に所定値に対して高く値を示した抵抗体との抵抗値の
補正方法について述べる。抵抗体2の抵抗値を一旦、所
定値よりも下げてやる為に、まず抵抗体2と導通状態に
ある補助導体4の形成を抵抗体2上に行う0例えばポリ
マー導体を補助導体4に用いる場合、抵抗体2上に形成
されたポリマー導体は150〜250°Cで十数分で焼
成される。抵抗体2がRuO等を主成分とする場合は8
00°C以上で焼成されている為に、補助導体9の形成
を行っても抵抗値変化は数%である事が確認されており
、何ら支障はない、又、補助導体4の抵抗体2上での形
成位置について、第1図に示すように、抵抗体2とは直
接導通状態にあるが、電極部lとは直接導通状態にない
位置、もしくは第3図に示すように、抵抗体2及び電極
部1と直接導通状態にある位置に形成が可能である。こ
のように抵抗体2の抵抗値を所定値よりも一旦下げる為
に抵抗体2と導通のある状態で補助導体4を形成し、抵
抗体2の抵抗値を適当な値まで下げ、抵抗体2のトリミ
ングを行って抵抗値の補正を行う、又、補助導体4のみ
で、所定値よりも高い値の出た抵抗体2の抵抗値補正も
可能である。
以上のように、並列した電極部lの間に形成された抵抗
体2の抵抗値が所定値に対してどのような値を示したと
しても補助導体4を抵抗体2と普通状態にあるように形
成して抵抗体2の抵抗値を下げてやったり、トリミング
により抵抗体2の抵抗値を上げてやることで、抵抗体2
の抵抗値は自由に操作できるという抵抗値調整方法を提
供することができる。
発明の効果 本発明によれば、並列した電極部の間に形成された抵抗
体に、その抵抗体と導通状態にある補助導体を備えるこ
とで、抵抗体の抵抗値を下げる事が可能となる。よって
抵抗体を焼成した後、抵抗値が所定値よりも低く出た場
合はトリミングにより抵抗値の補正を行い、抵抗値が高
く出た場合は、補助導体を抵抗体上に形成することで抵
抗値を一旦所定値よりも下げて、トリミングにより抵抗
値の補正を行うという方法を採ることによって抵抗値の
操作が自由に行えるようになった。従来では最大で15
0%近くも抵抗値補正していたものが、100%で済み
、又仮の所定値を考慮するといった回路素子設計も必要
なくなり、生産性が飛躍的に向上した。
【図面の簡単な説明】
第1図は本発明の一実施例における厚膜混成集積回路素
子の平面図、第2図は本発明における厚膜混成集積回路
素子の断面図、第3図は本発明における厚膜混成集積回
路素子の他の例の平面図、第4図は従来の厚膜混成集積
回路素子の平面図、第5図a、bは従来の厚膜混成集積
回路素子における抵抗体の所定値と実際の抵抗値との関
係を示す図である。 1・・・・・・電極部、2・・・・・・抵抗体、3・・
・・・・トリミング部、4・・・・・・補助導体。

Claims (2)

    【特許請求の範囲】
  1. (1)並列した電極部の間に形成された抵抗体と、前記
    抵抗体と導通状態にある前記抵抗体の抵抗値を調整する
    ための補助導体を備えた事を特徴とする厚膜混成集積回
    路素子。
  2. (2)抵抗体の抵抗値を前記抵抗体と導通状態にある補
    助導体を用いることで、並列する前記電極部との間の抵
    抗値を下げたり、前記抵抗体をトリミングすることで抵
    抗値を上げたりする厚膜混成集積回路素子の抵抗値調整
    方法。
JP1172252A 1989-07-03 1989-07-03 厚膜混成集積回路素子とその抵抗値調整方法 Pending JPH0336704A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1172252A JPH0336704A (ja) 1989-07-03 1989-07-03 厚膜混成集積回路素子とその抵抗値調整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1172252A JPH0336704A (ja) 1989-07-03 1989-07-03 厚膜混成集積回路素子とその抵抗値調整方法

Publications (1)

Publication Number Publication Date
JPH0336704A true JPH0336704A (ja) 1991-02-18

Family

ID=15938446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1172252A Pending JPH0336704A (ja) 1989-07-03 1989-07-03 厚膜混成集積回路素子とその抵抗値調整方法

Country Status (1)

Country Link
JP (1) JPH0336704A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006526897A (ja) * 2003-05-30 2006-11-24 モトローラ・インコーポレイテッド ポリマー厚膜抵抗体、設計セル、及びその製造方法
JP2021072458A (ja) * 2019-10-29 2021-05-06 三菱電機株式会社 振幅イコライザ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006526897A (ja) * 2003-05-30 2006-11-24 モトローラ・インコーポレイテッド ポリマー厚膜抵抗体、設計セル、及びその製造方法
JP2021072458A (ja) * 2019-10-29 2021-05-06 三菱電機株式会社 振幅イコライザ

Similar Documents

Publication Publication Date Title
JPH1126204A (ja) 抵抗器およびその製造方法
JPH0316251Y2 (ja)
JPH0336704A (ja) 厚膜混成集積回路素子とその抵抗値調整方法
JPH0320041B2 (ja)
JPH09205004A (ja) チップ抵抗器及びその製造方法
JPH04214601A (ja) 機能修正用角形チップ抵抗器およびその製造方法
JPS63140558A (ja) 厚膜回路基板
JP2001203101A (ja) 抵抗器
JP3760577B2 (ja) 抵抗器
JPS6015276Y2 (ja) 複合厚膜バリスタ
JP2741762B2 (ja) 感温抵抗器およびその製造方法
JP2867711B2 (ja) 機能修正用角形チップ抵抗器およびその製造方法およびそのトリミング方法
JPH0115155Y2 (ja)
JPH0963805A (ja) 角形チップ抵抗器
JP2002279883A (ja) チップ型ヒューズ抵抗器及びその製造方法
JPH09260113A (ja) 抵抗器およびその製造方法
JP3142232B2 (ja) 低抵抗のチップ形抵抗器、及び該抵抗器の製造方法
JP4069756B2 (ja) 厚膜抵抗体の抵抗値調整方法
JPH02100221A (ja) 温度ヒューズおよびその形成方法
JPH0113364Y2 (ja)
JPH02177593A (ja) 厚膜混成集積回路素子とその抵抗値調整方法
JP2000299201A (ja) 抵抗器
JPS60242603A (ja) 膜低抗体の製造方法
JPH0346961B2 (ja)
JPH02177592A (ja) 厚膜混成集積回路素子とその抵抗値調整方法