JPH0334001B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体装置のボンデイング方法に係
り、特に半導体装置を撮像して得られる２次元的
なパターンの２次元面内でのボンデイング位置を
自動的に検出し、この検出に基づいてボンデイン
グを行なう方法に関する。

〔従来技術〕

従来、対象の２次元的な位置を無接触で検出す
るには、対象がたとえば長方形のような単純な場
合、Ｘ方向、Ｙ方向に２個ずつ配置された太陽電
池などの光電面からの出力を差動的に取り出すな
どの方法があるが、精度的に問題があつた。ま
た、この方法は本質的に零位法と呼ばれる方法で
あつて、対象を光電面からの差動出力が０となる
ようにサーボ機構で中心に持つてきて、その時の
サーボ機構の動きから、たとえばコード板によつ
て位置を検出する必要がある。

したがつて、検出に要する時間が長く、また零
位法であるために、もしまちがつた対象が検出器
のもとに入つてきても、これに応答してもつとも
らしい位置を検出してしまう。すなわち、従来の
方法は、対象があるかないかさえ認識する能力が
なかつた。

〔発明の目的〕

本発明の目的は、たとえばトランジスタ、IC、
LSIなどの半導体装置のボンデイング工程を自動
化するために、これら複雑なパターンを持つ対象
に対しても、精度よくかつ、高速にその位置を検
出することのできる装置方式を得ることにある。

〔発明の概要〕

上記の目的を達成するために、本発明の位置検
出法では、半導体装置の複雑なパターンの中で、
他と同じようなパターンがないように局部パター
ンを複数選び、それらを標準パターンとして記憶
し、この局部パターンと、たとえばビジコンなど
の撮像装置によつて入力される対象の２次元パタ
ーンとを刻々比較し、合致した座標位置を検出
し、この検出位置に基づいて半導体装置のボンデ
イングすべき正確な特定位置を求めボンデイング
を行なうように構成する。

〔発明の実施例〕

以下、本発明を実施例によつて詳しく説明す
る。

第１図は、本発明を適用する対象の一例である
トランジスタのペレツトを示す図である。

図において、斜線部は酸化シリコン面、斜線の
ない部分はアルミ蒸着による電極部分である。

このようなトランジスタが次々と組立機に供給
されるとき、電極部分の金線を圧着すべき位置
P₁，P₂を自動的に検出し、その座標値を機械に
与えて、たとえばサーボ機構で金線の圧着用ボン
ダを正確に位置決めする必要がある。

このトランジスタにおいては、全体の複雑なパ
ターンの中で、他と同じようなパターンがないよ
うな局部パターンを選ぶ。この例では、点線で囲
んだ３つの局部パターンを選ぶことができる。

これら３つの局部パターンの代表位置として
は、たとえばその中心位置でもよいが、ここでは
説明の都合上右下側の位置Ａ，Ｂ，Ｃをとるとす
る。

このときの座標関係を第２図に抜き出して描い
てある。もし、トランジスタがXY方向のずれだ
けでXY面内での回転（すなわち傾き）はないよ
う正確に検出器の視野内に供給されるとすると、
１つの局部パターンの位置、たとえばＡ点の座標
X_A、Y_Aが求まれば、これにある所定の値を加算
もしくは減算することによつてボンデイグすべき
P₁点の座標X₁、Y₁とP₂点の座標X₂、Y₂が算出で
きる。

しかし、この場合検出された座標X_A，Y_Aがほ
んとうにＡ点のものであるかどうかの保証はな
く、たとえばトランジスタ面の汚れとか、欠けに
よつて、本来の部分パターンとは別のところの方
がより一致しているかもしれない。

この欠点をさけるためには、二つの局部パター
ンの位置、たとえばＡとＢを検出すればよい。も
しＡ，Ｂ点の座標が求まつたとすると、Ａ点とＢ
点の距離と方向：すなわち √（_A−_B）²＋（_A−_B）² およびtan^-1Y_A−Y_B／X_A−X_B がある所定の範囲にあるかどうかを確かめ、もし
そうであればこのＡ，Ｂ点の座標は確かにＡ，Ｂ
両局部パターンのものだと判定して、たとえば
Ａ，Ｂを結ぶ線の中心座標を規準として（これに
よつてＡ，Ｂ点検出の誤差が平均化される可能性
がある）点P₁，P₂の座標を求めることができる。

この場合には、Ａ，Ｂ点の線の方向がわかるの
で、トランジスタの多少の傾きに対しても、これ
を補正した値としてP₁，P₂座標を求めることが
でき、より精密な位置検出が可能となる。

もし、Ａ点とＢ点の距離もしくは角度のいずれ
か一方でも所定の範囲を越えているとすれば、
Ａ，Ｂのいずれかあるいは両方が誤検出されてに
せの点の座標を示していることになる。この場合
にはもう一つの局部パターンの座標Ｃを検出し
て、ＡとＣ間で上記の検定を行ない、結果がよけ
ればP₁，P₂の座標が検出されるし、悪ければさ
らにＢとＣ間で上記の検定を行なえばよい。

このように一般に、記憶しておく局部パターン
の数が多くなればそれだけ検定の組合せがふえ、
信頼度を上げることができるし、また、２つの検
出位置の角度から供給されるトランジスタペレツ
トの角度位置がわかり、この供給誤差を補正した
値としてP₁，P₂の座標を計算することができる。

この検定は、逐次的に行なつてもよいし、ある
いは考えられるいくつかの組合せに対して並列的
に演算回路を設け、同時に行なうことも可能であ
る。また、トランジスタが多少XY面内で傾いて
供給されても、記憶された正常回転位置での標準
パターンとの一致度によつて十分その位置を検出
することができる。もちろん、その時の一致度
は、多少悪くなるが、他の部分のパターンよりも
大きな差があるために正常な位置が検出できるわ
けである。

しかしながら、トランジスタの傾きがより大き
くなり、たとえば20°くらい傾くと、もはやこの
正常位置での標準パターンでは一致度が悪くな
り、また他の部分の方がより似てくる可能性もあ
る。そのためには、第３図に示すように、正常位
置での局部パターンａ，ｂ，ｃのほかに、これを
約10°くらい左へ傾けたパターンｄ，ｅ，ｆと右
へ傾けたパターンｇ，ｈ，ｉを準備し、この例で
は計９個の標準パターンによつて位置を検出する
ことができる。この場合、傾いたパターン間、た
とえばｄ，ｅ間での検定に際しては、 角度tan^-1Y_D−Y_E／X_D−X_Eがtan^-1Y_A−Y_B／X_A−X_Bの場
合とパ ターンの傾き角に相当する角度、すなわち、この
例では10°位の差があるような、別の所定範囲を
設定し、この範囲に入つているかどうかを調べれ
ばよい。

このように傾いた局部パターンを標準パターン
として準備することによつて、トランジスタの場
合、±20°くらいの供給角度誤差に対し、十分に位
置を検出できることが実験的にも検証されてい
る。もし、トランジスタが上下さかさまに入るこ
ともあり得るとすれば、上下さかさまの標準パタ
ーンを準備することによつて対処できることは勿
論である。

以上の説明においては、最終位置P₁，P₂の座
標を局部パターン１個もしくは複数個で検出する
場合の特徴について説明し、その演算の方式を説
明した。この演算には、もし位置があるアナログ
信号、もしくは何ビツトかのデイジタル信号とし
て検出されさえすれば、その信号を入力とした専
用の演算回路を組むことはきわめて容易である。

最近では、この種のトランジスタ生産工程にお
いても、ミニコンピユータの応用に目ざましく、
もし本目的にこれを使えば、何の苦もなくこの汎
用演算装置で上記の演算が高速に実現できる。

また、上述の距離、角度の検定は、厳密な式に
よる場合について記述したが、もしトランジスタ
の供給角度誤差が±20°程度以下と小さければ各
種の近似計算式が利用でき、根計算、２乗計算、
逆正接計算を省略することができることは勿論で
あるし、また、計算法として各種の変形が可能で
ある。また、上記検定の際に、用意したすべての
組合せ間で不合格であれば、通常は対象がない場
合か、あるいはあつてもきわめて汚れた不良品で
あることが多く、したがつて、この場合にはリジ
エクト信号を出すことができる。

第４図は、以上説明した位置検出法を実現する
ための一実施例であり、本発明の原理構成を示す
全体ブロツク図である。図において、たとえばビ
ジコンなどから成る撮像装置１は、これを駆動す
るための同期信号発生回路２からの出力でもつ
て、通常の撮像装置同様ラスタ走査されているも
のとする。その時の走査ビームの位置は、座標発
生回路３によつて常にそのＸ座標Ｙ座標が刻々得
られているものとする。

撮像装置１からの映像信号４は、たとえば２値
化回路のごとき前処理回路５を経由して、たとえ
ばシフトレジスタからなる一時記憶回路６に入力
される。この一時記憶回路６は後述のごとくいわ
ゆるダイナミツクメモリであつて、この中から次
の２次元パターン切出回路７によつて、並列的に
２次元の情報が読み出されるように構成される。

この２次元パターン切出回路７には、撮像装置
１の現在の走査位置でのビデオ信号の他に、過去
において走査された位置での情報も同時にとりだ
されており、あたかも撮像装置の視野の中で縦横
にある大きさをもつた四角の窓枠を順次走査して
いくときのごとく、窓枠内情報が常時並列に得ら
れている。この窓枠内情報は、走査の進行ととも
に次々と更新される。その具体的回路例について
は後述する。

撮像装置の視野内での局部的な２次元パターン
が、走査の進行とともに次々と２次元パターン切
出し回路７に入力されると、この情報はあらかじ
め標準となる部分パターンが記憶された部分パタ
ーン記憶回路８の内容と次々と比較され、両者の
一致の度合が一致度検出回路９によつて検出され
る。

実際の設計例では、撮像装置の視野のたてとよ
こをそれぞれ240と320絵素に格子状に分割したと
き、２次元パターン切出回路７で切り出すパター
ンの大きさは、12×12絵素の正方形領域とするこ
とができる。この場合、この領域の選び方は必ず
しも正方形である必要はなく、たとえば10×14や
８×７などの目的に応じ、任意に設計できること
はもちろんである。

さて、12×12とした場合には、部分パターン記
憶回路８の大きさも12×12絵素の大きさに設計す
るのが便利である。すなわち、ここには12×12＝
144個の情報が記憶されており、２次元パターン
切出回路からの144個の情報との対応する情報ご
との一致度の和として部分パターン全体の一致度
が一致度検出回路９で検出される。

この一致度検出回路９の出力は、検出開始の段
階、すなわちフレームの最初において、あらかじ
め一致度記憶回路１２にセツトされた大きな不一
致度に相当する一致度情報と比較回路１０におい
て比較される。

もし、現在の一致度が過去に一致度記憶回路１
２に記憶された内容よりもよければ、比較回路１
０の出力が論理的にオンの出力を出し、ゲート回
路１１を開いて現在の一致度を一致度記憶回路１
２に送り、一致度記憶回路１２の内容を更新す
る。この比較回路１０の出力は、さらにゲート回
路１３にも送られ、その時の座標発生回路３の出
力、すなわち走査ビームの位置に相当するXY座
標値を座標記憶回路１４へ導き、過去に記憶され
た座標値を更新する。

このようにすれば、走査の終了するフレームの
終りの時点では、あらかじめ記憶された部分パタ
ーンにもつとも合致した部分パターンが存在した
画像中の座標位置Ｘ，Ｙが、そのときの一致度と
ともに記憶され保持されている。

このように、１個の標準となる部分パターンに
対して１フレーム時間で最大相関位置の座標が求
まることになる。

したがつて、各フレームごとに次々と部分パタ
ーン記憶回路８の内容を更新すれば、第１フレー
ムでは、たとえば第１図のＡ点の座標、第２フレ
ームではＢ点の座標、第３フレームではＣ点の座
標というように、各フレームで求めることができ
る。そのためには、あらかじめ処理装置３０内の
リードオンメモリ、もしくは主記憶装置内に設け
た部分パターン記憶回路２６，２７，２８の内容
を、フレームごとに切換回路２９を通して部分パ
ターン記憶回路８に送出すればよい。このときの
タイミング信号としては、第５図のようになる。

すなわち、対象であるトランジスタが挿入され
た信号Ｂを受けて、これとは独立に動いている撮
像装置の同期信号ａを用いて、第１フレームのみ
でオンとなる信号ｃ、第２フレームのみでオンと
なる信号ｄ、第３フレームのみでオンとなる信号
ｅ…を作る。たとえば信号ｃを得るにはｂの信号
でフリツプフロツプをトリガーし、その出力とａ
とをアンドゲートに加え、その出力によつてもう
一つのフリツプフロツプをトリガーし、このフリ
ツプフロツプをその出力とａとのアンド出力によ
つてリセツトするという回路を作ればよい。

また、ｄを得るにはｃの立下りでオンとなり、
次のａでリセツトされるようなフリツプフロツプ
回路を設ければよい。

さらに、同期信号ａに対し、少し位相の遅れた
同期信号ｆと、位相の進んだ同期信号ｇを用意
し、ｃ，ｄ，ｅの信号によつて、第４図の切換回
路２９を開閉すればよい。すなわち、２９は３個
のゲートからなり、このゲートを開閉する信号と
してｃ，ｄ，ｅを利用し、また転送開始の信号と
してｆとｃ，ｄ，ｅとのアンド出力を利用するこ
とができる。

一方、この信号ｆは、第４図の一致度記憶回路
１２の内容を、あらかじめ一致度の小さな値にリ
セツトするのに利用する。すなわち、各々フレー
ムに初めにあらかじめ大きな不一致情報を入力し
ておき、そのフレームでの一致点の検出の準備を
する。また、信号ｇは各フレームの終りにｃ，
ｄ，ｅなどとアンドゲートがとられて切換回路１
５，１６を経由して一致度記憶回路１７，１８，
１９のいずれか一つ、および座標記憶回路２０，
２１，２２のいずれか一つに情報を転送する書込
みパルスとして利用できる。切換回路１５，１６
の制御は切換回路２９の制御と同様にして可能で
ある。

このように、３回のフレームによつて３つの標
準部分パターンに対するもつとも確からしい位置
が検出され、その時の座標位置が記憶回路（レジ
スタ）２０，２１，２２へと入つている。

この時、記憶回路（レジスタ）１７，１８，１
９には各々の部分パターンに対する一致度情報が
入つており、この結果は判定回路２３によつて比
較される。この回路は、たとえば最大値と次大値
の検出回路であつて、最も一致度の高い順に二つ
を選び、その結果にしたがつて選択回路２４を開
閉する。

従つて、選択回路２４からの出力は、２０，２
１，２２の座標のうちの２個、すなわちもつとも
一致度の高い２つの部分パターンに対応した座標
位置が出力される。第１図の例でいえば、たとえ
ばＡ点とＢ点の座標が出力される。

したがつて、演算回路２５では、この２つの座
標をもとに、加算、減算、乗算、除算回路の組合
わせによつて、最終の位置P₁，P₂の座標が出力
される。この場合、一致度によつてたしからしい
順に２つの部分パターンに相当する座標を求めて
いるため、前述したようないくつかのパターンの
組合わせに対して行なうという処理を省力するこ
とができる。

以上の説明では、引き続く３つのフレームによ
つて映像から３つの部分パターンの座標値を求
め、その後、判定回路２３、選択回路２４、演算
回路２５で座標を求めるとした。

しかし、たとえば第１フレームでパターンＡ、
第２フレームでパターンＢの座標位置を求めると
すぐにこの二つで判定し、その結果が検定に合格
しなければパターンＡの情報をのこして引き続き
次のフレームでパターンＣについての情報を取り
込んだり、あるいはまた、パターンＡ，Ｂ両方の
情報をともにすてて、新しくパターンＣ，Ｄとい
う新しい組について行なうなど各種の変形が可能
である。この場合には、一致度による判定回路２
３は不要となり、情報取り込みの制御が多少複雑
になるだけである。

以上のような、処理回路３０での処理は専用ハ
ードウエアを構成すればきわめて高速であるが、
通常の汎用処理装置であるミニコンピユータで代
用しても、フレームの終りのごく短い時間、すな
わち撮像装置の帰線帰間の間に上記のすべての判
定処理が可能である。

したがつて、いずれの場合でも新しいフレーム
での情報が入るに従つて、新しい組合わせに対し
て実時間で処理することができ、したがつて、た
とえばパターンＡとパターンＢが入つた時点での
計算結果によつて最終座標位置が求まつてしまう
例がきわめて多く、実際にはよほど局部的に汚れ
ている対象でない限り、第３フレーム、第４フレ
ームというように、次々と新しい局部パターンを
使つた位置検出をする必要が生じないのが普通で
ある。

また、以上の説明では一致度検出回路９を１個
だけ使用する例について説明した。この場合には
原則として１フレームで１個の部分パターンの位
置が検出される。もし、部分パターンが視野の上
方にあることが限られ、大略の探索エリアがわか
つていれば、画面の上半分を走査しているときに
パターンＡを、下半分を走査しているときにパタ
ーンＢをというように、部分パターン記憶回路８
の内容を切換えることも可能である。

さらに、一致度検出回路９、比較回路１０、ゲ
ート回路１１、一致度記憶回路１２、ゲート回路
１３、座標記憶回路１４の組を３個ずつ設けると
すれば、３個の一致度検出回路９で同時に三つの
パターンＡ，Ｂ，Ｃに対する位置が同一フレーム
で求まることは当然である。

この場合、３つの一致度記憶回路１２、３つの
座標記憶回路１４は、それぞれ一致度記憶回路１
７，１８，１９、および座標記憶回路２０，２
１，２２に相当するので、切換回路１５，１６は
不要となる。

第６図〜第８図は第４図に示した本発明の全体
構成の主要部分のさらに具体的な構成例である。

第６図は、第４図の同期信号発生回路２と座標
発生回路３の具体例であり、たとえば6MHz程度
の絵素パルス発生器３１からのパルスをカウンタ
（Ｘカウンタと称する）３２によつて計数し、そ
の内容がある一定値になつたとき自らリセツトす
るとともに、カウンタ（Ｙカウンタと称する）３
３に１を加えるようになつている。カウンタ３３
はある一定値になると自らをリセツトし、またＸ
カウンタ３２をもリセツトするように構成する。

このようにしたとき、各カウンタの出力パルス
は、それぞれＸ同期信号、Ｙ同期信号となり、こ
れを基準としてパルス中、電圧値を適切に変換し
てビデイコンなどを用いた撮像装置を駆動する。

一方、ＸカウンタおよびＹカウンタの内用その
ものはビームの位置に関する情報となり、走査す
る座標値を与えるものとなる。

第７図は、第４図の映像入力系の具体例を示し
ている。撮像装置からのビデオ情報４は差動増幅
器３４を介して２値化回路３５に入力される。

この場合、ある画面部分たとえば中央部が走査
されているときのみオンとなる信号３６を別途作
つておいてその時のみゲート回路３７を通して映
像信号４を積分器に導き、フレームの終りでその
出力を保持回路３９でサンプルホールドさせる。

その出力は必要に応じ適切なアツテネータを介
して差動増幅器３４に入力される。

この回路の働きは、通常、一つ前のフレームに
おける特定画面部分の平均明るさに対応したしき
い値を求めることであり、この回路と２値化回路
３５により、明暗の中間値でうまく２値化が可能
となる。これらを含めて第４図の前処理回路５に
対応している。

２値化された映像は、走査の信号に応じシフト
レジスタ３７−１のほか、３６−１，３６−２，
…，３６−（ｎ−１）の（ｎ−１）本のシフトレ
ジスタに順次入力されるよう構成され、また、こ
れらのシフトレジスタ３６の各々からシフトレジ
スタ３７−２，３７−３，…３７−ｎへと順次入
力されるようになつている。シフトレジスタ３６
としては一水平走査の絵素数に相当するビツト段
数を有するものであり、数ｎとしては前述の12×
12の部分パターンに対してはｎ＝12である。した
がつて、シフトレジスタ３６は11本、シフトレジ
スタ３７は12本、シフトレジスタ３７のビツト段
数は12個というのが一つの設計例である。

このようにしたとき、３６−１からは一つ前の
ラスタでの情報が、３６−２からは２つ前のラス
タでの情報が、…というように出力され、したが
つて、シフトレジスタ３７には12本のラスタにお
ける水平方向12個の情報、すなわち12×12の平面
的情報が走査の進行とともに次々と表われる。し
たがつて、この12×12の絵素の内容を一致度検出
回路へ導けばよい。

第８図は、一致度の検出部分の具体例を示して
いる。平面的な部分パターン記憶回路８はここで
はレジスタ８−１，８−２，…，８−ｎというよ
うに複数個のレジスタとして表示し、前述のシフ
トレジスタ３７−１〜３７−ｎと対向させてい
る。

各対応するビツトごとの排他的論理和の否定を
求める論理回路３８によつて、ビツトが一致しな
いときのみ論理的“１”出力が出るようにする。

これらを加算器３９で加算すると、その出力は
パターンが一致しないとき大、一致する時０に近
い小さな出力となる。

したがつて、一致度記憶回路１２にデイジタル
記憶された内容をDA変換器４０でアナログに変
換したものとともに、差動増幅器４１に入力すれ
ば、一致度がよくなつたときのみ２値化回路４２
の出力が１となり、絵素パルスに同期したタイミ
ングパルス４３の働きでゲート４４を介してサン
プルホールド回路４５が一致度が保持し、これが
AD変換器４６によつてデイジタルに変換されて
一致度記憶回路１２に記憶され、一致度が更新さ
れる。

一方、ゲート４４からの出力は、すでに第４図
に示したようにゲート回路１３を開き、その時の
座標位置を座標記憶回路１４に記憶する。

以上説明した例では、映像値を２値化するとし
たが、これはトランジスタなど比較的明暗のはつ
きりしたパターンをもつ対象に対しては有利であ
る。しかしながら、２値化するのは必ずしも本質
ではなく、多値情報として演算することも可能で
ある。この場合には、第７図のシフトレジスタ３
６，３７はある深さを持つた多値のシフトレジス
タになす必要があり、また一致度検出のための第
８図の論理回路３８は、たとえば減算回路と絶対
値回路を直列にしたものとすることができ、これ
によつてパターンの各ビツトの差が加算器３９で
加算されることになる。

加算器としては、定電流源からある抵抗に電流
を流すよう構成し、その電流を各々の差に応じて
制御すればよい。

以上の例では対象そのものの複雑なパターンの
中から、局部的な部分パターンを標準とする場合
について述べた。しかし、これは必ずしも本質で
はなく、場合によつては特定のパターンをこの検
出の目的のために対象に入れることができる。

第９図は、そのようなマークの例であり、トラ
ンジスタの表面にアルミ蒸着とホトエツチングに
よつて電極と同時に検出用マークを入れたもので
ある。ここで、斜線部は酸化シリコン部、斜線の
ない部分はアルミ蒸着部である。四角の破線枠は
標準として覚える局部パターンの大きさを示すた
めに、マーク上にあてはめて描いたものである。

パターンＡ，Ｂは同心円状に作られているため
に、トランジスタのXY平面内における傾きに強
く、第３図に示したような傾いたパターンを別個
に設ける必要がないので有利である。また、パタ
ーンＡとＢはこの例では大きさが等しく、明暗部
分が反対になるようにしてあるが、このようにす
ると第８図の論理回路と加算回路とを共通にし、
そのあとの回路として、最大値によつて一致度を
検出する回路と最小値を検出する回路の２つを設
ければよいようになる。

したがつて、この場合には局部的に回路を２組
にするだけで、同一フレームでＡ，Ｂパターンの
位置を並列に求めることができることになる。

第９図のパターンＣはより複雑化した例であ
る。

この形を適当なコードとすれば、ある特定のコ
ードパターンのみが入つてきたときのみ位置を検
出することが可能である。

すなわち、本方式は品種の選別にも使用でき
る。

さらにパターンＣは、対象本来のパターンの一
部と、故意につけた部分とを合わせて一つの局部
パターンとした例である。このように局部パター
ンとしては人為的に多様な構成が可能であり、本
方式の検出方式はそのいずれにも標準パターンを
記憶する作業だけで対処可能である。

本方式の一つの欠点は、周囲温度の変動のはげ
しいところで使用されるとき、映像信号がずれて
くる可能性があることである。すなわち、当初光
学系の中心が画面の中心となるよう調整しておい
ても、ビジコンなどを用いた撮像装置ではビーム
の中心のドリフトやビームの振れ幅の変動によつ
て、映像中心と光学中心がずれたり、映像と対象
との拡大比率が変つたりする可能性もある。撮像
装置が光電素子アレーのような固体化されたもの
であると、光学系のみの温度ドリフトだけとなる
ので、これは通常の用途ではまつたく問題がな
い。

第１０図は、ビジコン撮像装置などを使つた場
合のこのようなドリフトに対する補償法を示して
ある。

トランジスタの自動組立機に本発明を応用した
場合を例にとると、約１時間おきにこのドリフト
補償をおこなうのが便利である。この場合、処理
装置３０は、自ら保有するタイマでもつて、ある
一定時間がきたときに、あるいは人間もしくは自
動組立機械から要求があつたときに、第１０図の
シヤツター５０を閉じ、シヤツター５１をあけ
る。

通常はその逆になつていて、撮像装置１はレン
ズなどの光学系５２を介して、ハーフミラー５３
を通して、光源５４、レンズ５５によつて照明さ
れた対象６０を見ている。この校正の時点では、
光源５４からの光は開かれたシヤツター５１を通
して光軸を注意深くセツトされた基準板５６を照
射し、撮像装置１はハーフミラー５３を介してこ
の基準板５６を見るように構成される。この基準
板上には、たとえば中心部に１個、四隅部に１個
ずつの計５個の相異なる明暗２値パターンが描か
れている。この時、撮像装置１からの映像信号は
既述の回路によつていくつかのフレームにわた
り、次々とこの局部的なパターンの位置を検出し
て、処理装置３０、たとえばミニコンピユータに
知らせることができる。処理装置３０では、この
位置情報をもとに、たとえば中心のパターンから
映像のずれ量を、また四隅パターンの平均からた
とえば像の拡大率の変動を知り、第４図の演算回
路２５で用いるパラメータを修正することができ
る。

これにより自動的に定期的な校正が可能とな
る。

第１１図は、本装置方式をトランジスタ生産に
適用した場合の全体構成図である。

第４図の処理装置３０以外の部分は、検出装置
６１として一つのブロツクに示してある。

検出装置６１には複数台の撮像装置１−１，１
−２，…，１−ｍが、たとえば電子的なスイツチ
６２によつてつながれている。各撮像装置はｍ台
の自動機械６３−１，６３−２，…，６３−ｍの
それぞれに付属され、各機械に供給されるトラン
ジスタ６０を上方から眺めるように構成されてい
る。

各機械に、対象であるトランジスタが供給され
たことを示す信号が機械から発生されるようにし
ておくと、この信号はバスライン６４を経由して
処理装置３０への割込み信号となる。この信号は
割込要因検出回路６５で検出される。そのあと、
検出装置６１が自動機械６３−１〜６３−ｍのど
れにサービス中であるかを示すステータスレジス
タ６６の内容をビジー判定回路６７によつて判定
し、もし、検出装置６１がどこかの機械にサービ
ス中であればビジー信号を出して割込要因検出回
路に指令を戻し、ビジーがとけるまでこれをくり
返す。ビシーでなければ、検出回路６１が使用可
能であることになるので、次の制御信号発生回路
６８によつて割込まれた機械に制御信号を出力
し、スイツチ６２とスイツチ６９を該当する機械
に切り換える。それと同時にステータスレジスタ
６６の割込んだ機械に該当するビツト位置をオン
とし、検出装置６１がビシーとなつたことを示
し、そのあとの割込に対してマスクを掛ける。こ
の場合、割込信号だけは保持されるよう割込要因
検出回路にはレジスタが内蔵されるのが普通であ
る。

ついで部分パターン記憶回路７０（第４図の２
６，２７，２８を合わせたものに相当）から標準
部分パターンを標準パターン送出回路７１によつ
て検出回路６１へと送出し、それによつて得られ
る座標信号と一致度信号をデータ取込制御回路７
２によつて取込み、以後はこのデータを使つて既
述のごとき演算を行なう。そして判定回路７３、
座標演算回路７４によつて最終結果を出力する。

この最終座標位置は、スイツチ６９の選択され
た状態に応じてレジスタ７５−１〜７５−ｍのｍ
個のうちの該当するレジスタに入力され、その値
をもととして該当するXYサーボ機構７６が駆動
される。

このサーボ機構７６は、図では対象６０を移動
させるように描いてあるが、トランジスタの組立
機では、対象は停止し、金線圧着ボンダの方をこ
のサーボ機構によつて位置決めし、あとはあらか
じめ決められたカム操作によつて一連の圧着工程
を行なわせるのがよい。

以上の説明においてはトランジスタを対象とし
て説明した。しかし、これは説明のためのもので
あつて、この方式に適合するものであれば、対象
は何であつてもよいことは勿論である。通常、対
象の位置を検出する場合、全体を一つのパターン
として記憶しておくことは情報量も多く不可能に
近いし、たとえ記憶できたとしても装置がきわめ
て膨大になる。

本発明装置では比較的小さな部分パターンのみ
を記憶することによつて、位置を検出するように
したことに特徴があり、比較的小さな装置規模で
有効な応用がはかれるものである。

また、以上の説明においては、部分パターンを
正方形もしくは長方形として説明した。

しかしながら、たとえば12×12の計144個の絵
素からなる部分パターンにおいて、この正方領域
での四隅近傍の値を無視して、たとえば第８図の
論理回路３８を省略するとか、あるいは省略しな
いまでもその出力を禁止するようにすれば、円形
の部分パターンを用いたのと同じことになる。

このようにして平面をデイジタル化したことに
よる誤差は生じるが、一応任意の形の部分パター
ンとして処理することができる。

〔発明の効果〕 以上説明したごとく本発明は、比較的小さな装
置規模で、撮像装置の走査速度と同じ速度でのパ
ターンマツチングが可能であり、かつパターンと
しても部分パターンに限つているので、記憶装置
の容量としては小さくてすむことになる。

【図面の簡単な説明】

第１図は本発明を適用する対象の１例であるト
ランジスタのペレツトを示す図、第２図は第１図
における各点の位置関係を示す図、第３図は第１
図における部分パターンを示す図、第４図は本発
明の位置検出方式の一実施例を示すブロツク図、
第５図は第４図の装置を制御するためのタイミン
グ信号の説明図、第６図は第４図の装置における
同期信号及び座標信号発生回路の具体例を示す
図、第７図は第４図の装置における映像入力系回
路の具体例を示す図、第８図は第４図の装置にお
ける一致度検出部の具体例を示す図、第９図は部
分パターンの説明図、第１０図は本発明に用いら
れる撮像装置の付属装置の構成図、第１１図は本
発明方式をトランジスタの生産に適用した場合の
システムの全体構成図である。 １……撮像装置、２……同期信号発生回路、３
……座標発生回路、５……前処理回路、６……一
時記憶回路、７……２次元パターン切出回路、８
……部分パターン記憶回路、１３……ゲート回
路、１４……座標記憶回路、３０……処理回路、
３１……絵素パネル発生器、３２……Ｘカウン
タ、３３……Ｙカウンタ、３４……差動増幅器、
３５……２値化回路、３６，３７……シフトレジ
スタ、３８……一致度検出回路、３９……加算回
路、４１……差動増幅器、４２……２値化回路、
４５……サンプルホールド回路、５０，５１……
シヤツタ、５３……ハーフミラー、５４……光
源、５６……基準板、６０……対象、６６，６９
……切換え用スイツチ回路、６３……自動機械、
７５……レジスタ、７６……サーボ機構。

Claims (1)

1. 【特許請求の範囲】 １ 半導体装置上のボンデイングすべき特定位置
   とは別の位置にある２次元部分パターンの中で、
   他と同じようなパターンがない複数の２次元部分
   パターンを標準パターンとしてその形状と位置と
   を記憶しておき、 供給された半導体装置を撮像して得られる２次
   元パターンから２次元部分パターンを逐次切り出
   し、切り出された２次元部分パターンと上記標準
   パターンのそれぞれと最もよく一致する２次元部
   分パターンの位置を求め、 上記求められた２次元部分パターンの位置と、
   この２次元部分パターンに該当する標準パターン
   の位置との誤差を算出し、 上記算出された誤差に基づいて補正することに
   より、上記供給された半導体装置の実際のボンデ
   イングすべき特定位置を算出し、 上記算出されたボンデイングすべき特定位置に
   基づいて上記半導体装置のボンデイングを行なう
   ことを特徴とする半導体装置製造方法。 ２ 特許請求の範囲第１項の半導体装置製造方法
   において、上記標準パターン及び撮像により得ら
   れる２次元パターンは２値化されており、切り出
   された２次元部分パターンと標準パターンとをビ
   ツト毎に照合し、その一致度を検出することを特
   徴とする半導体装置製造方法。 ３ 半導体装置上のボンデイングすべき特定位置
   とは別の位置にある２次元部分パターンの中で、
   他と同じようなパターンがない複数の２次元部分
   パターンを標準パターンとしてその形状と位置と
   を記憶しておき、 供給すべき半導体装置を撮像して得られる２次
   元パターンから２次元部分パターンを逐次切り出
   し、切り出された２次元部分パターンと上記標準
   パターンのそれぞれと最もよく一致する２次元部
   分パターンの位置を求め、 上記求められた最もよく一致する２次元部分パ
   ターンの中から、いずれか２つの相対位置関係が
   所定の範囲内にあるかどうかを判定し、 上記判定結果から求まる所定の範囲にある最も
   よく一致する２次元部分パターンの位置と、この
   ２次元部分パターンに該当する標準パターンに位
   置との誤差を算出し、 上記算出された誤差に基づいて補正することに
   より、上記供給すべき半導体装置の実際のボンデ
   イングすべき特定位置を算出し、 上記算出された特定位置に基づいて上記半導体
   装置のボンデイングを行なうことを特徴とする半
   導体装置製造方法。 ４ 特許請求の範囲第３項の半導体装置製造方法
   において、上記標準パターン及び撮像により得ら
   れる２次元パターンは２値化されており、切り出
   された２次元部分パターンと標準パターンとをビ
   ツト毎に照合し、その一致度を検出することを特
   徴とする半導体装置製造方法。