JPH03295259A - 半導体装置用パッケージ - Google Patents

半導体装置用パッケージ

Info

Publication number
JPH03295259A
JPH03295259A JP9801790A JP9801790A JPH03295259A JP H03295259 A JPH03295259 A JP H03295259A JP 9801790 A JP9801790 A JP 9801790A JP 9801790 A JP9801790 A JP 9801790A JP H03295259 A JPH03295259 A JP H03295259A
Authority
JP
Japan
Prior art keywords
cap
package
ceramic
semiconductor device
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9801790A
Other languages
English (en)
Inventor
Hironobu Hatakeyama
畠山 博伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9801790A priority Critical patent/JPH03295259A/ja
Publication of JPH03295259A publication Critical patent/JPH03295259A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置用パッケージと、そのキャップ
との構造に関するものである。
〔従来の技術〕
第3図は、従来の半導体装置用パッケージの分解斜視図
を示す。図において、セラミック(1)上面にキャップ
(7)を半田付けする為のメタライズ(2)か施されて
いる。
キャップ(7)も上記メタライズ(2)が施されている
。(図示せず) (3)、(4)、(5)、(6)は外部リードで半導体
チップ(図示せず)の電極を外部に導くものである。
次に動作について説明する。
パッケージ(9)には、半導体チップが半田等により接
着されており、機械的ストレス、環境ストレス保護のた
めにキャップ(7)にて封止する。この封止方法として
、パッケージ(9)をボンターにて加熱しメタライズ(
2)上に半田を溶かし、キャップ(7)をパッケージ(
9)と張り合せ、上記メタライズ(2)上の半田にて、
接着させる。
〔発明か解決しようとする課題〕
従来の半導体装置用パッケージは以上のように構成され
ているので、キャップをパッケージ上面の開口部に付け
る為、キャップ付けの際に半田がパッケージの内部に落
下し、半導体チップ上に半田が付き、半導体チップを破
壊させていた。この為、製品の歩留低下、致命不良を引
き起こすなどの問題点かあった。
この発明は上記のような問題点を解消するためになされ
たもので、製品の歩留低下の防止、および信頼性の低下
を防ぐ半導体装置用パッケージを得ることを目的とする
〔課題を解決するための手段〕
この発明に係る半導体装置用パッケージはセラミック側
面を2段構成とし、キャップ付けに際して上記セラミッ
クの側面で接着させるようにしたものである。
(作用) この発明における半導体装置用パッケージは側面を2段
構造とし、キャップ接着をパッケージ側面で行うことが
できる。
〔実施例〕
第1図はこの発明の一実施例による半導体装置用パッケ
ージの斜視図で、第2図はキャップを下面から見た斜視
図を示す。
図において、(2)〜(6)は第3図の従来例に示した
ものと同等であるので説明を省略する。セラミック(1
0)を2段構造としキャップ(77)と接着する部分に
メタライズ(2)が施されている。
キャップ(77)はセラミック(11)が用いられ、開
口部先端にメタライズ(8)が施されている。
次に動作について説明する。パッケージ(99)にキャ
ップ(77)を接着する際、パッケージ(99)の側面
に施されているメタライズ(2)上に半田を溶かし、キ
ャップ(77)をパッケージ(99)と張り合わせ、上
記メタライズ(2)上の半田にて接着させる。
〔発明の効果〕
以上の様に、この発明によればパッケージとキャップと
の接着をパッケージ側面にて行なえる様にしたので、キ
ャップ付けの際に起きる落下による半導体チップの破壊
かない。これにより、製品の歩留が向上でき、パッケー
ジ内に半田が付着しないので、信頼性も向上できる効果
がある。
【図面の簡単な説明】
第1図及び第2図は、この発明の一実施例による半導体
装置用パッケージを示すもので、第1図はパッケージの
斜視図、第2図はキャップの下面から見た斜視図である
。第3図は従来の半導体装置用パッケージの分解斜視図
を示す。図において、(2)、(8)はメタライズ、(
3)。 (4)、(5)、(6)は外部リード、(10) 。 (11)はセラミック、(77)はキャップ、(99)
はパッケージである。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1.  2段構造としたセラミックの側面にメタライズを施し
    、上記メタライズ上にキャップとの接着のための半田を
    溶かし、上記セラミックのメタライズの部分とキャップ
    との接着をする構造を持つことを特徴とする半導体装置
    用パッケージ。
JP9801790A 1990-04-12 1990-04-12 半導体装置用パッケージ Pending JPH03295259A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9801790A JPH03295259A (ja) 1990-04-12 1990-04-12 半導体装置用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9801790A JPH03295259A (ja) 1990-04-12 1990-04-12 半導体装置用パッケージ

Publications (1)

Publication Number Publication Date
JPH03295259A true JPH03295259A (ja) 1991-12-26

Family

ID=14208079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9801790A Pending JPH03295259A (ja) 1990-04-12 1990-04-12 半導体装置用パッケージ

Country Status (1)

Country Link
JP (1) JPH03295259A (ja)

Similar Documents

Publication Publication Date Title
US4769272A (en) Ceramic lid hermetic seal package structure
US5164328A (en) Method of bump bonding and sealing an accelerometer chip onto an integrated circuit chip
US4025716A (en) Dual in-line package with window frame
JPS62149155A (ja) 封止電子装置
US4558346A (en) Highly reliable hermetically sealed package for a semiconductor device
JPH03295259A (ja) 半導体装置用パッケージ
JPH02126685A (ja) 固体イメージセンサー
JPS58127474A (ja) 固体撮像装置
JPH0228351A (ja) 半導体装置
JPH04352131A (ja) 平板型表示装置
JPS62296528A (ja) 樹脂封止型半導体装置
JPS634350B2 (ja)
JPH0567069B2 (ja)
JPS6329555A (ja) 封止電子装置
JPH03108361A (ja) 半導体集積回路装置
JPS5889847A (ja) 封止形集積回路パツケ−ジ
JPH04107931A (ja) 半導体装置
JPS62213144A (ja) 集積回路装置
JP2000162076A (ja) 半導体圧力センサ
JPS6056297B2 (ja) 集積回路素子の気密実装構造
JPH0366150A (ja) 半導体集積回路装置
JPS62108546A (ja) 半導体パツケ−ジの封止構造
JPH043499Y2 (ja)
JPS6218737A (ja) 半導体装置用セラミツクパツケ−ジ
JPS6153747A (ja) 半導体装置