JPH03295257A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03295257A
JPH03295257A JP9650390A JP9650390A JPH03295257A JP H03295257 A JPH03295257 A JP H03295257A JP 9650390 A JP9650390 A JP 9650390A JP 9650390 A JP9650390 A JP 9650390A JP H03295257 A JPH03295257 A JP H03295257A
Authority
JP
Japan
Prior art keywords
wiring layer
metal wiring
contact hole
metal
remove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9650390A
Other languages
English (en)
Other versions
JP2892432B2 (ja
Inventor
Hideki Shibata
英毅 柴田
Yukimasa Yoshida
幸正 吉田
Renpei Nakada
錬平 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9650390A priority Critical patent/JP2892432B2/ja
Publication of JPH03295257A publication Critical patent/JPH03295257A/ja
Application granted granted Critical
Publication of JP2892432B2 publication Critical patent/JP2892432B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は半導体装置の製造方法に関し、特に半導体集積
回路における配線取り出し用電極の製造方法に関する。
(従来の技術) 以下、第2図を参照して従来の半導体装置の製造方法に
ついて説明する。第2図は従来の半導体装置の製造方法
を工程順に示した断面図である。
まず、半導体基板20上に第1の金属配線層21を形成
し、第1の金属配線層21上に絶縁膜22を形成する(
第2図(a))。
次に、絶縁膜22上にフォトレジスト23を塗布し、R
IE (反応性イオンエツチング)法によりコンタクト
ホール25を形成し、第1の金属配線層21の表面を露
出させる(第2図(b))。
その後、第1の金属配線層21および絶縁膜22上に第
2の金属配線層26を形成する(第2図(C))。
この製造方法を用いると、反応性イオンエ、ッチング時
にフォトレジスト23およびエツチングに用いるガス中
のC,Fが放出され、またエツチングが第1の金属配線
層21表面まで達すると金属自身や表面不純物C,F、
αがスパッタ放出されるため、コンタクトポール25の
側面および第1の金属配線層210表面に反応生成物2
4として付着してしまう。又、近年の高集積化に伴う素
子の微細化により、コンタクトのアスペクト比が大きく
なってくるのに伴い、第2の金属配線層26をスパッタ
蒸着する時にホールから突出I−だ反応生成物のために
被覆形状が著しく悪化する(第2図(C))。
これら反応物は、コンタクトホール25内に高融点金属
を選択成長させ埋め込む場合にも、側面部で異常成長を
起こ(−てl−まう。
さらに、コンタクトホール25開孔後、第2の金属配線
層をスパッタ蒸着するまで大気中に放置しておくと、以
下に示す様な金属の腐食反応が起こる<aの場合、Fも
同様の反応式)。
M+4a2− →M、CX!; +3e2Aj! Ce
 4  + 6H20−会  2Afl! (OH)3
  + 6H”″ + 802−度この反応が始まると
、Mの水酸化物が形成される時に生成されるα−によっ
てさらにMの腐食が促進され、第1の金属配線層21の
表面に厚いMの水酸化物27が形成され、導通不良を生
じる。従来の方法には以上のような問題点があった。
(発明が解決しようとする課題) このような方法を用いると、コンタクトホール側面およ
び第1の金属配線層上に反応生成物が付着するため第2
の金属配線層の被覆形状悪化および高融点金属埋め込み
の際のコンタクトホール側面部の異常成長を起こし、金
属配線層が腐食するという問題点があった。
本発明は、以上の点に鑑み、コンタクトホール側面およ
び第1の金属配線層上に付着する反応生成物を除去し、
かつ第1の金属配線層の腐食を除去する方法を提供する
[発明の構成] (課題を解決するだめの手段) 本発明による半導体装置の製造方法は、半導体基板上に
第1の金属配線層を形成する工程と、この第1の金属配
線層上に絶縁膜を形成する工程と、この絶縁膜にコンタ
クトポールを形成17前記第1の金属配線層の表面を露
出させる工程と、前記コンタクトホールを有機アルカリ
系溶液で処理後熱処理を行う工程と、金属酸化物の還元
効果を有する化合物でプラズマ処理を行う工程と、第2
の金属配線層を形成する工程とを具備したことを特徴と
する。
(作用) この製造方法では、第1の金属配線層上の絶縁膜にコン
タクトホールを形成後、コンタクトホルを有機アルカリ
溶液で処理後熱処理して反応生成物中の不純物を除去し
第1の金属配線層表面を酸化し、続いて金属酸化物の還
元効果を有する化合物のプラズマ処理して金属表面を清
浄化する。
(実施例) 以下、本発明の実施例を第1図を参照して説明する。第
1図は、本発明の実施例を工程順に示した断面図である
まず、半導体基板10上にCVD法により膜厚3000
人のシリコン酸化膜18を形成し、その上から膜厚 8
000人のBPSG膜19膜形9し、半導体基板10表
面を平坦化する。次に、第1の金属配線層11であるM
  1.096sj  O,5%Cu膜を 800nm
スパッタ堆積する。その後、PEPおよびRIEにより
所望の寸法に加工した後、低温プラズマCVD装置中で
絶縁膜12を膜厚1〜1.5μ順程度形成し、平坦化処
理を行う。次に、フォトレジスト13を用いPEP及び
RIEにより第1の金属配線層11と接続をとるためコ
ンタクトホール15を形成し、コンタクトホール15内
底部の第1の金属配線層11の表面を露出させる。この
とき、レジスト13やエツチングに用いるガス中のCや
Fがコンタクトホール15の側面および第1の金属配線
層11上の表面に付着し、かつ第1の金属配線層11の
表面か露出すると、スパッタされたAt!、  C,F
、 (Ifがコンタクトホール15の側面にイ;コ着し
、コンタクトホ−ル15内面に反応生成物14として付
着する(第1図(a))。
次に、コリン液(2−ハイドロキシエテル、トリメチル
アンモニウム、ハイドロオキサイド)で30秒程度処理
した後、400℃N2雰囲気中で1時間熱処理を行い反
応生成物14を除去し、第1の金属配線層11表面のM
をAe20317へ変化させる(第1図(b))。
その後、Bα3プラズマ処理を行うことにより、成2 
03 +  BCl3 →成+BOi+Aj!α3の反
応でAe20.i17をMへ還元させる。さらに400
℃真空下で5分間熱処理を行い、M表面のM C13を
完全に除去し、第1の金属配線層11であるM表面を清
浄する(第1図(C))。
この後は、第2の金属配線層16の被覆形状悪化を防ぐ
ために、コンタクトホール15内にCVD法により高融
点金属膜(たとえばW)1B−aを成長させ、コンタク
トホール15を埋め込む。この上から配線層16−bで
あるAl−1,0%5i−0,5%Cu膜を形成し、高
融点金属膜16−aおよび配線層16−bで第2の金属
配線層16を形成する(第1図(d))。
本実施例によれば、コンタクトホール側面および第1の
金属配線11の表面に付着した反応生成物14をコリン
液処理後N2雰囲気中て熱処理をし、Ba23プラズマ
処理にて除去し、コンタクトホール側面および第1の金
属配線層11表面を洗浄するため、従来の方法で問題だ
った反応生成物14を除去し、また、第1の金属配線層
11の表面の腐食を防止できる。
なお、本実施例では、コンタクトホール15内に高融点
金属を埋め込んだが、配線層16−bを直接節2の金属
配線層16として形成してもよい。また、BCl3プラ
ズマ処理の代わりにB2H6等の化合物を使用してもよ
い。
[発明の効果] 以上の結果から、本発明を用いることによって、コンタ
クトホール側面および第1の金属配線層上に付着する反
応生成物を除去し、かつ第1の金属配線層の腐食を防止
する。
【図面の簡単な説明】
第1図は本発明の実施例に係わる半導体装置の製造方法
を工程順に示した断面図、第2図は従来技術に係わる半
導体装置の製造方法を工程順に示した断面図である。 10.20・・半導体基板、11.21・・・第1の金
属配線層、12.22・・絶縁膜、15.25・・・コ
ンタクトホール、16、211i・・・第2の金属配線
層。

Claims (3)

    【特許請求の範囲】
  1. (1)半導体基板上に第1の金属配線層を形成する工程
    と、この第1の金属配線層上に絶縁膜を形成する工程と
    、この絶縁膜にコンタクトホールを形成し前記第1の金
    属配線層の表面を露出させる工程と、前記コンタクトホ
    ールを有機アルカリ系溶液で処理後熱処理を行う工程と
    、前記コンタクトホールを金属酸化物の還元効果を有す
    る化合物のプラズマ処理を行う工程と、第2の金属配線
    層を形成する工程とを具備したことを特徴とする半導体
    装置の製造方法。
  2. (2)コンタクトホールを金属酸化物の還元効果を有す
    る化合物のプラズマ処理を行う工程と、コンタクトホー
    ルを導電体で埋め込む工程と、第2の金属配線層を形成
    する工程とを具備したことを特徴とする請求項(1)記
    載の半導体装置の製造方法。
  3. (3)金属酸化物の還元効果を有する化合物としてBC
    l_3を用いることを特徴とする請求項(1)記載の半
    導体装置の製造方法。
JP9650390A 1990-04-13 1990-04-13 半導体装置の製造方法 Expired - Fee Related JP2892432B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9650390A JP2892432B2 (ja) 1990-04-13 1990-04-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9650390A JP2892432B2 (ja) 1990-04-13 1990-04-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03295257A true JPH03295257A (ja) 1991-12-26
JP2892432B2 JP2892432B2 (ja) 1999-05-17

Family

ID=14166914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9650390A Expired - Fee Related JP2892432B2 (ja) 1990-04-13 1990-04-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2892432B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451291A (en) * 1992-03-31 1995-09-19 Hyundai Electronics Industries Co., Ltd. Method for forming a via contact hole of a semiconductor device
CN106548936A (zh) * 2015-09-23 2017-03-29 北京北方微电子基地设备工艺研究中心有限责任公司 一种金属层的刻蚀方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451291A (en) * 1992-03-31 1995-09-19 Hyundai Electronics Industries Co., Ltd. Method for forming a via contact hole of a semiconductor device
CN106548936A (zh) * 2015-09-23 2017-03-29 北京北方微电子基地设备工艺研究中心有限责任公司 一种金属层的刻蚀方法

Also Published As

Publication number Publication date
JP2892432B2 (ja) 1999-05-17

Similar Documents

Publication Publication Date Title
US7462565B2 (en) Method of manufacturing semiconductor device
US7700497B2 (en) Methods for fabricating residue-free contact openings
JP6921990B2 (ja) 超伝導体相互接続のための予洗浄および堆積の方法
US20060128159A1 (en) Method of removing etch residues
JP3191407B2 (ja) 配線形成方法
JPH03204928A (ja) コンタクトホール形成方形
US20050106866A1 (en) Method of manufacturing semiconductor device
US6136691A (en) In situ plasma clean for tungsten etching back
JPH06204191A (ja) 金属プラグ形成後の表面処理方法
KR20030004962A (ko) 반도체장치의 제조방법 및 제조장치
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
JPH11312734A (ja) 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造
JP4471243B2 (ja) エッチング方法およびプラズマ処理方法
JPH03295257A (ja) 半導体装置の製造方法
JP4559565B2 (ja) 金属配線の形成方法
KR100369746B1 (ko) 반도체 장치의 제조방법
JP3239460B2 (ja) 接続孔の形成方法
JP2745216B2 (ja) 半導体素子のタングステンプラグ形成方法
JPH01100946A (ja) 半導体装置の製造方法
JPH0547720A (ja) 自然酸化膜の除去方法
JPH1022379A (ja) 半導体装置の製造方法
KR920008842B1 (ko) 반도체장치의 금속배선막 도포방법
KR960005559B1 (ko) 반도체장치의 제조방법
JPH07240400A (ja) パターン形成方法
KR19990003485A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees