JPH03292798A - 半導体モジュールパッケージ - Google Patents
半導体モジュールパッケージInfo
- Publication number
- JPH03292798A JPH03292798A JP2093860A JP9386090A JPH03292798A JP H03292798 A JPH03292798 A JP H03292798A JP 2093860 A JP2093860 A JP 2093860A JP 9386090 A JP9386090 A JP 9386090A JP H03292798 A JPH03292798 A JP H03292798A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- multilayer wiring
- conductor pads
- board
- ceramic multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 239000004020 conductor Substances 0.000 claims abstract description 21
- 239000000919 ceramic Substances 0.000 abstract description 36
- 239000000853 adhesive Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 4
- 238000007789 sealing Methods 0.000 abstract description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 3
- 229910001873 dinitrogen Inorganic materials 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 229910000679 solder Inorganic materials 0.000 abstract description 2
- 239000003795 chemical substances by application Substances 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 description 7
- 230000017525 heat dissipation Effects 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 3
- 229920006332 epoxy adhesive Polymers 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
概要
複数の半導体部品等を実装して構成した半導体モジュー
ルのパッケージ構造に関し、 実装密度を向上した半導体モジュールパッケージを提供
することを目的とし、 第１多層配線基板上に半導体素子を実装するとともにそ
の外周部に多層配線と接続される第１導体パッドを形成
し、該第１導体パッドと対応した表面に第２導体パッド
を形成した第２多層配線基板上にチップ部品を実装し、
前記第１及び第２導体パッド同士を接合して、該半導体
素子及びチップ部品を前記第１及び第２多層配線基板内
に気密封止して構成する。
ルのパッケージ構造に関し、 実装密度を向上した半導体モジュールパッケージを提供
することを目的とし、 第１多層配線基板上に半導体素子を実装するとともにそ
の外周部に多層配線と接続される第１導体パッドを形成
し、該第１導体パッドと対応した表面に第２導体パッド
を形成した第２多層配線基板上にチップ部品を実装し、
前記第１及び第２導体パッド同士を接合して、該半導体
素子及びチップ部品を前記第１及び第２多層配線基板内
に気密封止して構成する。
産業上の利用分野
本発明は複数の半導体部品等を実装して構成した半導体
モジュールのパッケージ構造に関する。
モジュールのパッケージ構造に関する。
コンビ二一夕や電子交換機等多量の情報を処理する電子
装置は、小型化、高信頼性、高速化への要求が一段と高
く、従って電子回路を高密度化することが必要とされる
。このためチップ（半導体素子）自体の集積度を高め、
要求に対処しているが、これに伴ってチップの入出力端
子数が増加することになり、パッケージの形状も変化し
てきている。半導体パッケージは、半導体素子を外部環
境から保護し、プリント基板への電気的接続を取り、ま
た半導体素子の放熱を促す役割を持つ電気絶縁性気密容
器として高い信頼性を要求され、セラミックパッケージ
が主流になりつつある。
装置は、小型化、高信頼性、高速化への要求が一段と高
く、従って電子回路を高密度化することが必要とされる
。このためチップ（半導体素子）自体の集積度を高め、
要求に対処しているが、これに伴ってチップの入出力端
子数が増加することになり、パッケージの形状も変化し
てきている。半導体パッケージは、半導体素子を外部環
境から保護し、プリント基板への電気的接続を取り、ま
た半導体素子の放熱を促す役割を持つ電気絶縁性気密容
器として高い信頼性を要求され、セラミックパッケージ
が主流になりつつある。
また一方、さらに実装密度を高めるため、チップ！１々
のパッケージに収めないで、チップの状態でセラミック
の多層配線基板上に複数個直接搭載して、基板全体を封
止する、所謂マルチチップ実装法が実用化されており、
パッケージは単なる容器ではなく半導体回路の一部とし
ての機能を有するものに変化している。これをさらに進
約て、複数のＬＳＩ等の半導体素子及び複数のチップ部
品を多層配線基板上に実装して半導体モジュールを構成
し、この半導体モジコール全体を気密封止するパッケー
ジ構造も採用されつつあり、実装密度の高い半導体モジ
ュールのパッケージ構造が要望されている。
のパッケージに収めないで、チップの状態でセラミック
の多層配線基板上に複数個直接搭載して、基板全体を封
止する、所謂マルチチップ実装法が実用化されており、
パッケージは単なる容器ではなく半導体回路の一部とし
ての機能を有するものに変化している。これをさらに進
約て、複数のＬＳＩ等の半導体素子及び複数のチップ部
品を多層配線基板上に実装して半導体モジュールを構成
し、この半導体モジコール全体を気密封止するパッケー
ジ構造も採用されつつあり、実装密度の高い半導体モジ
ュールのパッケージ構造が要望されている。
従来の技術
第４図は従来の半導体モジニールパッケージの断面図、
第５図はその一部破断斜視図を示している。セラミック
多層配線基板２上には複数のＬＳＩ４及び複数のチップ
部品６が実装されており、ＬＳＩ４とセラミック多層配
線基板２の配線パターンとの接続はボンディングワイヤ
８によりなされている。ＬＳＩ４及びチップ部品６はキ
ャップ１０をセラミック多層配線基板２に銀−エポキシ
接着剤等の接着剤により接着することにより気密封止さ
れ、その内部には窒素ガスが封入されている。セラミッ
ク多層配線基板２の底面には複数の１１０ピン１２がグ
リッドアレイ状にろう付けにより固定されている。この
ようにパッケージ内に封入された半導体モジュールは、
例えばＩ１０ピン１２を介してプリント配線板に実装さ
れてコンビコータ用又は電子交換機用等のプリント配線
板ユニットを構成する。
第５図はその一部破断斜視図を示している。セラミック
多層配線基板２上には複数のＬＳＩ４及び複数のチップ
部品６が実装されており、ＬＳＩ４とセラミック多層配
線基板２の配線パターンとの接続はボンディングワイヤ
８によりなされている。ＬＳＩ４及びチップ部品６はキ
ャップ１０をセラミック多層配線基板２に銀−エポキシ
接着剤等の接着剤により接着することにより気密封止さ
れ、その内部には窒素ガスが封入されている。セラミッ
ク多層配線基板２の底面には複数の１１０ピン１２がグ
リッドアレイ状にろう付けにより固定されている。この
ようにパッケージ内に封入された半導体モジュールは、
例えばＩ１０ピン１２を介してプリント配線板に実装さ
れてコンビコータ用又は電子交換機用等のプリント配線
板ユニットを構成する。
発明が解決しようとする課題
上述したような従来の半導体モジュールパッケージでは
、一つのセラミック多層配線基板上に複数のＬＳＩ及び
複数のチップ部品を実装しているため、セラミック多層
配線基板の大きさが大きくなり、実装密度の点で十分で
ないという問題があった。
、一つのセラミック多層配線基板上に複数のＬＳＩ及び
複数のチップ部品を実装しているため、セラミック多層
配線基板の大きさが大きくなり、実装密度の点で十分で
ないという問題があった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、実装密度を向上することが可能
な半導体モジニールパッケージを提供することである。
の目的とするところは、実装密度を向上することが可能
な半導体モジニールパッケージを提供することである。
課題を解決するた約の手段
本発明の半導体モジニールパッケージは、第１多層配線
基板上に半導体素子を実装するとともにその外周部に多
層配線と接続される第１導体パッドを形成し、該第１導
体パッドと対応した表面に第２導体パッドを形成した第
２多層配線基板上にチップ部品を実装する。そして、前
記第１及び第２導体パッド同士を接合して、半導体素子
及びチップ部品を前記第１及び第２多層配線基板内に気
密封止して構成する。
基板上に半導体素子を実装するとともにその外周部に多
層配線と接続される第１導体パッドを形成し、該第１導
体パッドと対応した表面に第２導体パッドを形成した第
２多層配線基板上にチップ部品を実装する。そして、前
記第１及び第２導体パッド同士を接合して、半導体素子
及びチップ部品を前記第１及び第２多層配線基板内に気
密封止して構成する。
作 用
本発駄では一つの多層配線基板上に半導体素子及びチッ
プ部品を共に実装するのではなく、従来の封止キャップ
を多層配線基板から形成してこの多層配線基板上にも半
導体素子又はチップ部品を実装するようにしたので、実
装密度を大幅に向上することができる。第１多層配線基
板と第２多層配線基板との電気的接続は、接合した第１
及び第２導体パッドを介して達成される。
プ部品を共に実装するのではなく、従来の封止キャップ
を多層配線基板から形成してこの多層配線基板上にも半
導体素子又はチップ部品を実装するようにしたので、実
装密度を大幅に向上することができる。第１多層配線基
板と第２多層配線基板との電気的接続は、接合した第１
及び第２導体パッドを介して達成される。
実 施 例
以下、本発明の実施例を図面を参照して詳細に説明する
。本実施例の説明において、第４図及び第５図に示した
従来例と実質上同一構成部分については同一符号を付し
て説明する。
。本実施例の説明において、第４図及び第５図に示した
従来例と実質上同一構成部分については同一符号を付し
て説明する。
第１図は本発明実施例の断面図、第２図はその一部破断
斜視図、第３図はキャップ側基板の一部破断斜視図であ
る。ベース側セラミック多層配線基板１４は周辺の側壁
１４ａによりその内部に凹部１５を画成した形状をして
おり、その内部表面上に複数個のＬＳＩ４が銀−エポキ
シ接着剤等によりグイボンディングされている。ＬＳＩ
４の導体パッドとセラミック多層配線基板１４の導体パ
ッドとはボンディングワイヤ８により接続されている。
斜視図、第３図はキャップ側基板の一部破断斜視図であ
る。ベース側セラミック多層配線基板１４は周辺の側壁
１４ａによりその内部に凹部１５を画成した形状をして
おり、その内部表面上に複数個のＬＳＩ４が銀−エポキ
シ接着剤等によりグイボンディングされている。ＬＳＩ
４の導体パッドとセラミック多層配線基板１４の導体パ
ッドとはボンディングワイヤ８により接続されている。
ベース側セラミック多層配線基板１４の側壁１４ａの頂
部には複数個の導体パッド１６が形成されているととも
にその１皮面には複数のＩ１０ピン１２がグリッドアレ
イ状にろう付けされている。
部には複数個の導体パッド１６が形成されているととも
にその１皮面には複数のＩ１０ピン１２がグリッドアレ
イ状にろう付けされている。
１８はキャップ側セラミック多層配線基板であり、その
周辺部にはベース側セラミック多層配線基板１４の導体
パッド１６に対応した位置に複数の導体パッド２０が形
成されている。また、キャップ側セラミック多層配線基
板１８上には複数のチップ部品６が実装されている。第
３図に示したキャップ側セラミック多層配線基板１８を
反転して、第１図に示すようにベース側セラミック多層
配線基板１４に重ね、対応する導体パッド同士を半田バ
ンプ又は導電性接着剤で接合し、その内部に窒素ガスを
封入してベース側セラミック多層配線基板１４とキャッ
プ側セラミック多層配線基板１８の接合部を外部から低
融点ガラス又は銀−エポキシ接着剤等の封止剤２２によ
り気密封止する。
周辺部にはベース側セラミック多層配線基板１４の導体
パッド１６に対応した位置に複数の導体パッド２０が形
成されている。また、キャップ側セラミック多層配線基
板１８上には複数のチップ部品６が実装されている。第
３図に示したキャップ側セラミック多層配線基板１８を
反転して、第１図に示すようにベース側セラミック多層
配線基板１４に重ね、対応する導体パッド同士を半田バ
ンプ又は導電性接着剤で接合し、その内部に窒素ガスを
封入してベース側セラミック多層配線基板１４とキャッ
プ側セラミック多層配線基板１８の接合部を外部から低
融点ガラス又は銀−エポキシ接着剤等の封止剤２２によ
り気密封止する。
ベース側セラミック多層配線基板１４に凹部１５が形成
されているため、ベース側セラミック多層配線基板１４
とキャップ側セラミック多層配線基板１８を接合すると
、その内部にＬＳＩ４及びチップ部品６を収容するため
の空間１７が画成される。
されているため、ベース側セラミック多層配線基板１４
とキャップ側セラミック多層配線基板１８を接合すると
、その内部にＬＳＩ４及びチップ部品６を収容するため
の空間１７が画成される。
以上説明したように本実施例では、従来の封止キャップ
をキャップ側セラミック多層配線基板１８から形成し、
この基板上に複数のチップ部品を実装するようにしたた
めに、ベース側セラミック多層配線基板１４を小さくす
ることができ、実装密度を大幅に向上することができる
。尚セラミック多層配線基板上に形成できる配線パター
ンは約１００μｍ程度であり、微細化は困難であるため
、例えばベース側セラミック多層配線基板１４上に銅及
びポリイミドを交互に積層した多層配線薄膜を形成し、
この多層配線薄膜上に約２５μｍ程度の微細化パターン
を形成すれば、ＬＳＩ４から取り出すワイヤボンディン
グの数が多い場合にも十分に対応することができる。
をキャップ側セラミック多層配線基板１８から形成し、
この基板上に複数のチップ部品を実装するようにしたた
めに、ベース側セラミック多層配線基板１４を小さくす
ることができ、実装密度を大幅に向上することができる
。尚セラミック多層配線基板上に形成できる配線パター
ンは約１００μｍ程度であり、微細化は困難であるため
、例えばベース側セラミック多層配線基板１４上に銅及
びポリイミドを交互に積層した多層配線薄膜を形成し、
この多層配線薄膜上に約２５μｍ程度の微細化パターン
を形成すれば、ＬＳＩ４から取り出すワイヤボンディン
グの数が多い場合にも十分に対応することができる。
上述した実施例では、ベース側セラミック多層配線基板
１４に凹部１５を設けているが、キャップ側セラミック
多層配線基板に凹部を設けてベース側セラミック多層配
線基板を平板形状にしても良い。またＬＳＩ４からの発
熱が多くて適度な放熱特性を必要とする場合には、キャ
ップ側のセラミック多層配線基板にシリコン系の導電性
接着剤で放熱フィンを接着し、放熱特性を向上すること
が考えられる。この場合には、ベース側のセラミック多
層配線基板１４にチップ部品を実装し、キャップ側のセ
ラミック多層配線基板１８にＬＳＩ４を実装するのが望
ましい。
１４に凹部１５を設けているが、キャップ側セラミック
多層配線基板に凹部を設けてベース側セラミック多層配
線基板を平板形状にしても良い。またＬＳＩ４からの発
熱が多くて適度な放熱特性を必要とする場合には、キャ
ップ側のセラミック多層配線基板にシリコン系の導電性
接着剤で放熱フィンを接着し、放熱特性を向上すること
が考えられる。この場合には、ベース側のセラミック多
層配線基板１４にチップ部品を実装し、キャップ側のセ
ラミック多層配線基板１８にＬＳＩ４を実装するのが望
ましい。
発明の効果
本発明の半導体モジュールパッケージは、以上詳述した
ように、封止キャップを多層配線基板から形成して、こ
のキャップ側の基板上にも部品を実装するようにしたの
で、実装密度を大幅に向上できるという効果を奏する。
ように、封止キャップを多層配線基板から形成して、こ
のキャップ側の基板上にも部品を実装するようにしたの
で、実装密度を大幅に向上できるという効果を奏する。
第１図は本発明実施例の断面図、
第２図は第１図に示した実施例の一部破断斜視図、
第３図は第１図に示したキャップ側基板の一部破断斜視
図、 第４図は従来例断面図、 第５図は従来例の一部破断斜視図である。 ・・・ＬＳＩ。 ・・・チップ部品、 ４・・・ベース側セラミック多層配線基板、６．２０・
・・導体パッド、 ８・・・キャップ側セラミック多層配線基板、２・・・
封止剤。
図、 第４図は従来例断面図、 第５図は従来例の一部破断斜視図である。 ・・・ＬＳＩ。 ・・・チップ部品、 ４・・・ベース側セラミック多層配線基板、６．２０・
・・導体パッド、 ８・・・キャップ側セラミック多層配線基板、２・・・
封止剤。
Claims (2)
- １．第１多層配線基板（１４）上に半導体素子（４）を
実装するとともにその外周部に多層配線と接続される第
１導体パッド（１６）を形成し、 該第１導体パッド（１６）と対応した表面に第２導体パ
ッド（２０）を形成した第２多層配線基板（１８）上に
チップ部品（６）を実装し、 前記第１及び第２導体パッド（１６，２０）同士を接合
して、該半導体素子（４）及びチップ部品（６）を前記
第１及び第２多層配線基板（１４，１８）内に気密封止
したことを特徴とする半導体モジュールパッケージ。 - ２．前記第１多層配線基板（１４）又は第２多層配線基
板（１８）のいずれかを側壁を有する凹形状に形成し、
第１及び第２多層配線基板接合時にその内部に半導体素
子（４）及びチップ部品（６）を収容する空間（１７）
を画成したことを特徴とする請求項１記載の半導体モジ
ュールパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2093860A JPH03292798A (ja) | 1990-04-11 | 1990-04-11 | 半導体モジュールパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2093860A JPH03292798A (ja) | 1990-04-11 | 1990-04-11 | 半導体モジュールパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03292798A true JPH03292798A (ja) | 1991-12-24 |
Family
ID=14094193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2093860A Pending JPH03292798A (ja) | 1990-04-11 | 1990-04-11 | 半導体モジュールパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03292798A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011146497A (ja) * | 2010-01-14 | 2011-07-28 | Toshiba Design & Manufacturing Service Corp | 半導体チップを内蔵するプリント配線板 |
-
1990
- 1990-04-11 JP JP2093860A patent/JPH03292798A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011146497A (ja) * | 2010-01-14 | 2011-07-28 | Toshiba Design & Manufacturing Service Corp | 半導体チップを内蔵するプリント配線板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6707141B2 (en) | Multi-chip module substrate for use with leads-over chip type semiconductor devices | |
| US5811879A (en) | Stacked leads-over-chip multi-chip module | |
| JP3762844B2 (ja) | 対向マルチチップ用パッケージ | |
| JP3209320B2 (ja) | マルチチップモジュールパッケージ | |
| JP2703745B2 (ja) | マルチダイパッケージ装置 | |
| JP2541487B2 (ja) | 半導体装置パッケ―ジ | |
| JP2909704B2 (ja) | 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体 | |
| JPH02174255A (ja) | 半導体集積回路装置 | |
| JPS62131553A (ja) | 多チツプチツプキヤリア及び製造方法 | |
| JPS62130533A (ja) | チツプ担体とこれを使う回路盤及びこのチツプ担体の製造方法 | |
| JPH0730059A (ja) | マルチチップモジュール | |
| JP2000228468A (ja) | 半導体チップ及び半導体装置 | |
| US20090032946A1 (en) | Integrated circuit | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03292798A (ja) | 半導体モジュールパッケージ | |
| KR20040078807A (ko) | 볼 그리드 어레이 적층 패키지 | |
| JP3850712B2 (ja) | 積層型半導体装置 | |
| JP3418759B2 (ja) | 半導体パッケージ | |
| KR19980025890A (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JP4695796B2 (ja) | 半導体装置、半導体装置ユニットおよびその製造方法 | |
| JP2000183275A (ja) | 半導体装置 | |
| KR100374517B1 (ko) | 전력증폭기 모듈의 구조 및 그 실장방법 | |
| JPS6154656A (ja) | 半導体装置 | |
| JPS62274648A (ja) | 多ピン半導体モジユ−ル | |
| JPH03102862A (ja) | 半導体装置 |