JPH0329192A - アドレスバッファ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ ［従来の技術コ ダイナミック型ＲＡＭにおける低消費電力化と高速動作
化等のために、アドレスバッファやアドレスデコーダ等
の周辺回路としてｐチャンネルＭＯＳＦＥＴとｎチャン
ネルＭＯＳＦＥＴとの組合せて構成されたＣＭＯＳ回路
を用いることが公知である。

ところで、従来のロウアドレスバッファの一例を第３図
に示す。アドレスバッファは本来ＴＴＬレベルのアドレ
ス信号をＣＭＯＳレベルの２進相補信号に変換するため
の回路である。ここで第４図の動作波形図を基にして従
来例の動作を以下に説明する。ブリチャージ状態では、
入力ＮＡＮＤ回路１１に入力される外部アドレス取り込
み活性化信号φｌが“ロウ”のため節点Ｎ１は“ハイ”
となり、その信号を増幅するためにインバータ１があり
、節点Ｎ２は“ロウ′゛となる。ここて、スイッチング
信号φ２は“ロウ”′て、スイッチング信号φ２Ｂは“
ハイ”のため、節点Ｎ３は“ロウ”　節点Ｎ４は“ハイ
”という状態をデータフリップフロップ１０は保持して
いる。また、出力制御ｉＦ号φ３が“ａウ”のため、出
力Ａｏｕｔ，　　Ａｏｕｔ＆は共に“ロウ”レベルであ
る。

ここで、ロウアドレスストローブｍがアクティブになる
と、ワンショットパルス信号φ４が“ハイ”となり、入
力アドレス信号ＡＩＮのレベルを節点Ｎｌに伝達する。

まず、ＡＩＮが“ハイ”レベルの場合、節点Ｎ１は“ハ
イ″から“ロウ′゛へ、それに伴って節点Ｎ２は“ロウ
”から“ハイ”となる。

ここでトランスファゲート２０はオン状態なので、節点
Ｎ３は“ロウ”′から“ハイ″となる。ここで、フリッ
プフロップ１０を構成するインバータ２，３よりインバ
ータｌの電流能力を大きくとっているために、節点Ｎ４
は速やかに“ハイ″から“ロウ″となる。このようにフ
リップフロツブ１０へ外部アドレス信号ＡＩＮをラッチ
した後、即にトランスファゲート２０はオフ状態となる
。こうして出力ＮＡＮＤ回路１２．１３に入力される出
力制御信号φ３が“ハイ″となると、出力アドレス信号
Ａｏｕｔは“ロウ′゛から“ハイ”′へ、ＡｏｕｔＢは
そのまま“ロウ゛としてインバータ１４．１５を介して
出力される。

また逆に、外部アドレス信号ＡＩＮが“ロウ゛レベルの
場合、フリップフロップ１０の状態はブリチャージ状態
と同一であるので、出力制御信号φ３が“ハイ”となる
と節点Ｎ３．Ｎ４のレベルが出力され、Ａｏｕｔは“ロ
ウ”　Ａｏｕｔ＆は“ハイ”となる。

こうして外部アドレス信号ＡＩＮのレベルに応じて、２
進相補信号を生成することになる。

［発明が解決しようとする課題］ 上述した従来のロウアドレスバッファ回路には、フリッ
プフロツブ１０のスイッチング回路としてトランスファ
ゲート２０を用いている。このため、トランスファゲー
ト２０の状態でＭＯＳＦＥＴのオン抵抗を介して次段に
信号が伝達されることとなるため、特に、外部アドレス
が“′ハイ″の時に高速化の妨げとなり、また前段の信
号を十分に増幅できず、むしろゲインを落とすという欠
点かある。

本発明は上記従来の事情に鑑みなされたもので、Ｉ データフリップフロップのスイッチング回路として増幅
機能を有するクロツクドインバー夕を用いることにより
、高速化及び広いマージンを実現したアドレスバッファ
回路を提供することを目的とする。

［発明の従来技術に対する相違点］ 従来では入力ＮＡＮＤ回路の出力の増幅とデータフリッ
プフロップのスイッチングにインバータとＣＭＯＳ｝ラ
ンスファゲートを用いたことに対し、本発明はこれらイ
ンバータとＣＭＯＳ｝ランスファゲートの代わりにクロ
ックドインバータを用いたという相違点を有する。

［［１を解決するための手段コ 本発明のアトレスバッフ７回路は、ワンショットパルス
信号により外部アトレス信号を取り込む入力ＮＡＮＤ回
路と、入力ＮＡＮＤ回路の出力信号をラッチするデータ
フリップフロップと、データフリップフロップの相補状
態を出力する一対の出力ＮＡＮＤ回路とを備えたアドレ
スバッファ回路において、データフリップフロツプのス
イッチングと入力ＮＡＮＤ回路の出力を増幅する回路と
して、入力ＮＡＮＤ回路の出力により作動してデータフ
リップフロップの入力を電源又は接地へ接続するクロッ
クドインバータを入力ＮＡＮＤ回路とデータフリップフ
ロップとの間に介装したことを特徴とする。

［実施例］ 次に、本発明について図面を参照して説明する。

第ｌ図は本発明の一実施例の回路図であり、第２図はそ
の動作を説明する動作波形図である。

本実施例ではデータフリップフロップ１０の入力となる
節点Ｎ３と入力ＮＡＮＤ回路１１の出力となる節点Ｎｌ
との間にクロツクドインバータ３０を介装してある。こ
のクロツクドインバータ３０は、電源電位ＶＤＤと節点
Ｎ３を接続するために直列に配した一対のＰチャンネル
ＭＯＳＦＥＴと、接地電位ＧＮＤと節点Ｎ３を接続する
ために直列に配した一対のＮチャンネルＭＯＳＦＥＴと
を有しており、それぞれのＭＯＳＦＥＴのゲートには節
点Ｎｌ，　スイッチング信号φ２，φ２Ｂが入力される
。すなわち、スイッチング信号によりクロツクドインバ
ータ３０が活性化された状態となると、節点Ｎｌに応じ
て節点Ｎ３は電源または接地へ接続される。

以下、本実施例の作用を説明する。

プリチャージ状態では外部アドレス取り込み活性化信号
φ１は“ロウ”のままなので、節点Ｎｌは“ハイ”　ク
ロックドインバータ３０のスイッチング信号φ２は“ロ
ウ”　φ２Ｂは“ハイ９′なので節点Ｎ３は“ロウ”で
あり、節点Ｎ４は“ハイ”である。また、出力制御信号
φ３は“ロウ”′なので出力Ａｏｕｔ，　　ＡｏｕｔＢ
共に“ロウ”である。

ここでｒκＳが活性化したとき、ワンショットパルス信
号φｌが“ハイ゛となり、外部アドレス信号ＡＩＮがイ
ネーブルになる。ここで外部アドレス信号ＡＩＮが“ロ
ウ”の時には、節点Ｎ３，Ｎ４のレベルは変化しないで
、出力制御信号φ３が“ハイ９′となると出力Ａｏｕｔ
は“ロウ”　ＡｏｕｔＢは“ハイ″となる。従って、こ
の場合スピードのマージンに差はない。ところが外部ア
ドレス信号ＡＩＮが６“ハイ”の時には、節点Ｎｌ，Ｎ
３，Ｎ４の各レベルが逆転しなければならない。本実施
例では節点Ｎｌが“ハイ″から“ロウ″になることによ
り節点Ｎ３はクロツクドインバータ３０を介して電源電
位が供給され、節点Ｎ３が“ロウ゛′から“゜ハイ′゛
に反転すると共に節点Ｎ４が“ハイ”から′６ロウゝ９
へ反転する。

従って、従来例のようなトランスファゲートのオン抵抗
による弊害なく、節点のレベル反転が高速かつ確実にな
される。

第５図は本発明の他の一実施例の回路図である。

第６図に示す動作波形図に関しては、前記実施例と同様
である。ここで節点Ｎ５と節点Ｎ６の間に長い配線が存
在し、配線抵抗及び配線容量が無視できない場合がある
とする。節点Ｎ５の信号が節点Ｎ６に到達するとき、波
形がなってくる。そこで従来のようにトランスファゲー
トを用いると、そのＭＯＳＦＥＴのオン抵抗により、さ
らに低速となると共に、マージンを欠くことになりかね
ない。このような場合にあっても、本実施例のようにク
ロックドインバータを用いることにより、節点Ｎ６の信
号を増幅することによって、高速化並びに広いマージン
をアドレスバッファに持たせ得るという利点がある。

［発明の効果］ 以上説明したように本発明は、外部アドレス信号のラッ
チを行うデータフリップフロップのスイッチング回路と
して、信号の増幅機能のあるクロックドインバータを採
用するようにしたため、アドレスバッファの高速化並び
に広いマージンを得ることができる効果がある。

第１図は本発明の一実施例に係るアドレスバッファ回路
の回路図、第２図は第１図を説明するための動作波形図
、第３図は従来のアドレスバッファ回路の回路図、第４
図は第３図を説明するための動作波形図、第５図は本発
明の他の一実施例に係るアドレスバッファ回路の回路図
、第６図は第５図を説明するための動作波形図である。

φｌ，φ２，φ２Ｂ，　　φ３・・・・・・・・内部信
号、ＡＩＮ・・・・・・・・・外部アドレス入力信号、
Ａ　ｏｕｔ，　　Ａ　ｏｕ　ｔＢ　・・・・ロウアドレ
スバッファの相補２進出力信号、 １０・・・・◆◆・・・フリップフロップ、１１・・・
・・・・・・入力ＮＡＮＤ回路、１２，１３・●・・●
●出力ＮＡＮＤ回路、３０・・・・・・・◆クロックド
インバータ。

Claims (1)

【特許請求の範囲】
1. ワンショットパルス信号により外部アドレス信号を取り
   込む入力ＮＡＮＤ回路と、入力ＮＡＮＤ回路の出力信号
   をラッチするデータフリップフロップと、データフリッ
   プフロップの相補状態を出力する一対の出力ＮＡＮＤ回
   路とを備えたアドレスバッファ回路において、データフ
   リップフロップのスイッチングと入力ＮＡＮＤ回路の出
   力を増幅する回路として、入力ＮＡＮＤ回路の出力によ
   り作動してデータフリップフロップの入力を電源又は接
   地へ接続するクロックドインバータを入力ＮＡＮＤ回路
   とデータフリップフロップとの間に介装したことを特徴
   とするアドレスバッファ回路。