JPH0328955A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は被制御対象を制御するための制御機能の他にそ
の制御機能を補助する機能を拡張することができるデー
タ処理装置に関する。

（従来の技術） 従来より、外部から与えられる速度指令値に基づいて例
えば電動機の回転を制御する装置として、内蔵したマイ
クロコンピュータで速度指令値を解読することにより被
制御対象たる電動機を駆動制御する主制御手段たる回転
制御装置が供されている。ところで一般的に、この種の
回転制御装置は指示された速度指令値に基づいて所定回
転数で電動機を運転する機能を本来備えているものの、
例えば電動機を所定の加速度で加減速する機能を備えて
いないことがある。このため、このように機能が限定さ
れた回転制御装置で電動機を加減速運転しようとすると
きは、回転制御装置に加減速演算機能を備えた補助制御
装置たる加減速制限装置を接続するようにしている。第
４図にその一例を示す。即ち、回転制御装置１は速度指
令値ω．が与えられると、その速度指令値ω．が示す速
度で図示しない電動機を駆動する。２は補助制御手段た
る加減速制限装置で、これは接続器３．４を介して回転
制御装置１と接続されており、回転制御装ｉｆｌから速
度指令値ω．を受取るとその速度指令値ω．に基づいて
加減速の勾配を演算すると共にその演算結果に応じた加
減速制限値（第５図参照）を回転制御装置１に与える。

この結果、回転制御装置１は、加減速制限装置２から与
えられる加減速制限値に基づいて電動機の回転速度を加
減速する。

また、電動機を多段階的に速度制御したい場合は、第６
図に示すように回転制御装置１に補助制御手段たる多段
速度運転装置５を接続する。この多段速度運転装置５は
、外部接点指令Ｓｌ＋Ｓ２＋Ｓ，・・・・・・の入力状
態及び回転制御装置１から与えられる速度指令値ω．に
基づいて回転制御装置１に出力する多段速度指令を第７
図に示すように演算処理すると共にその処理データを回
転制御装置１に与えるもので、これにより回転制御装置
１は電動機を多段階速度で運転することができる。

（発明が解決しようとする課題） しかしながら、上記従来構成の場合、回転制御装１ｆｌ
は接続されている各補助制御手段２，５に対してこれら
が必要とする補助データを個別に出力しなければならな
いと共に、各補助制御手段２．５で処理された補助制御
用データを入力するように予め構成する必要がある。こ
のため、全体構成が複雑であるばかりでなく、回転制御
装置１及び各補助制御手段２．５の入出力構成が固定化
されてしまうから、斯様な人出力構成を備えていない補
助制御手段に対応できないという欠点がある。また、回
転制御装置１に各補助制御手段２．５を接続しｔ１い場
合は回転制御装ＷＩＬ１のデータ入出力構成が全く無駄
となってしまう。さらに、接続予定の新たな補助制御手
段の入出力構成が回転制御装置１の人出力構成と異なる
ときは、その補助制御手段を回転制御装置１に接続する
ことができないという不具合を生じる。そこで、回転制
御装置１の構成の簡単化及びこれに接続される補助制御
装置の構成の同一化を図ることにより、拡張性の拡大を
図ることが望まれるが、このような装置は出現していな
いのが実情である。

本発明は上記事情に鑑みてなされたもので、その目的は
、全体構成の簡単化を図ることができると共に、主制御
手段と接続される補助制御手段の拡張性を高めることが
できるデータ処理装置を撮供するにある。

［発明の構成］ （：ｌｆｆｉを解決するための手段） 本発明は、第１の記憶手段を有しこれに記憶された制御
用データ及び外部入力データ等に基づいて被制御対象を
制御する主制御手段を設け、第２の記憶手段を有しこれ
に記憶された補助データ及び外部入力データ等に基づい
て前記主制御手段の制御動作を補助するための補助制御
用データを演算する補助制御手段とを備えたデータ処理
装置を設けた上で、前記主制御手段を、補助制御を実行
するときは前記補助データを前記第２の記憶手段の固有
アドレスに記憶させると共にその固有アドレスを示すア
ドレスデータを特定アドレスに記憶させた後、前記補助
制御手段により前記第２の記憶手段の固有アドレスに前
記補助制御用データが記憶されたところでそのデータに
基づいて前記被制御対象を制御し、且つ前記補助制御手
段を、前記第２の記憶手段の特定アドレスに記憶された
アドレスデータが自己固有のものであるときはそのアド
レスデータが示す固有アドレスに記憶された補助データ
に基づいて前記補助制御用データを演算すると共にその
データを上記固有アドレスに記憶するように構成したも
のである。

（作用） 主制御手段は、補助制御を実行するときは補助制御手段
が備えている第２の記憶手段の固有アドレスに補助デー
タを記憶させると共にその特定アドレスに固有アドレス
を示すアドレスデータを記憶させる。すると、補助制御
手段は、第２の記憶手段の特定アドレスに記憶されたア
ドレスデータが自己固有のものであるときはそのアドレ
スデータが示す固有アドレスに記憶された補助データに
基づいて補助制御用データを演算すると共に、そのデー
タを固有アドレスに記憶する。この結果、主制御手段は
、第２の記憶手段の固有アドレスに記憶された補助制御
用データに基づいて被制御対象を制御する。

（実施例） 以下、本発明の一実施例を第１図乃至第３図を参照して
説明する。

第１図において、１１は主制御手段たる回転制御装置で
、これはマイクロコンピュータ１２を主体として構成さ
れている。このマイクロコンピュータ１２は、制御用デ
ータたる速度指令値ω．を外部から入力すると、その速
度指令値ω．を第１の記憶手段たるＲＡＭ１３に記憶す
ると共にその記憶した速度指令値ω．に基づいて図示し
ない電動機を所定回転数で駆動制御する。また、マイク
ロコンピュータ１２は、外部データバス１４が接続端子
１５に接続されたことを検知したときは、ＲＡＭＩ　３
に出力しているアドレス信号及びデータ信号を外部デー
タバス１４に出力する。

一方、１６は補助制御手段たる加減速制限装置で、これ
はマイクロコンピュータ１７を主体として構成されてい
る。加減速制限装置１６内のデュアルボートＲＡＭ１８
は、マイクロコンピュータ１７と接続されている共に接
続端子１９に接続された外部データバス１４を介して回
転制御装置１１側のマイクロコンピュータ１２とも接続
されている。以上の構成により、デュアルボートＲＡＭ
１８はマイクロコンピュータ１７によってアクセス可能
であると共に、外部データバス１４を介してマイクロコ
ンピュータ１２によってもアクセス可能となっている。

また、回転制御装置１１側のマイクロコンピュータ１２
は、所定タイミングで加減速制限装１１１６側のマイク
ロコンピュータ１７に対して割込信号を与えられるよう
になっている。そして、２０は加減速時間設定回路で、
これは所定時間経過したことをマイクロコンピュータ１
７に伝える。

次に上記構成の回転制御装置１１の動作を第２図に示す
フローチャートを参照して説明する。

回転制御装置１１はＲＡＭ１３に記憶された速度指令値
ω．に基づいて電動機の運転を制御する（ステップＳＴ
Ｐ，）。続いて、回転制御装置１１は、接続端子１５に
外部データバス１４、即ち加減速制限装置１６が接続さ
れたか否かを判断し（ステップＳＴＰ２　）　、加減速
制限装置１１が接続されていないと判断したときはＲＡ
Ｍ１３に速度指令値ω１を書込んだ後に（ステップＳＴ
Ｐ，）ステップＳＴＰ，にリターンする。

また、回転制御装置１１は、ステップＳＴＰ，において
加減速制限装置１６が接続されていると判断したときは
、ＲＡＭ１３に与えていたアドレス信号及び速度指令値
ω．を外部データバス１４に出力する（ステップＳＴＰ
４　）。これにより、回転制御装置１１は加減速制限装
置１６のデュアルボートＲＡＭ１８をＲＡＭ１Ｂの代わ
りにアクセスするから、デュアルボートＲＡＭ１８の固
有アドレス［ｘｘｘｘ］に速度指令値ω．が記憶される
。続いて、その固有アドレス［ｘｘｘｘ］のデータをア
ドレスデータとしてデュアルボートＲＡＭ１８の特定ア
ドレス［ｚ　ｚ　ｚ　ｚ］に記憶する。

これにより、デュアルポートＲＡＭ１８の特定アドレス
［ｚｚｚｚ］に、速度指令値ω．が格納された固有アド
レス［ｘｘｘｘ］がデータとして記憶される（第１図参
照）。そして、回転制御装置１１は、外部データバス１
３に割込信号を出力（ステップＳＴＰ．）Ｌてからステ
ップＳＴＰ，にリターンする。

次に加減速制限装置１６の動作について第３図を参照し
て説明する。

加減速制限装置１６のマイクロコンピュータ１７は、回
転制御装ｉｆｌｌから割込信号が与えられると割込プロ
グラムを実行する。即ち、マイクロコンピュータ１７は
、デュアルボー｝ＲＡＭ１８の特定アドレス［ｚ　ｚ　
ｚ　ｚ］に記憶されているアドレスデータを読取り（ス
テップＳＴＰＩ　）　、その読取ったデータが固有アド
レスか否かを判断する。このとき、デュアルボートＲＡ
Ｍ１８の特定アドレス［ｚ　ｚ　ｚ　ｚ］には加減速制
限装置１６固有の固有アドレスデータ（ｘ　ｘ　ｘ　ｘ
）が記憶されているから、マイクロコンピュータ１７は
、固有アドレス［ｘ　ｘ　ｘ　ｘ］に記憶されている速
度指令値ω．に基づいて加減速制限演算を実行すると共
に、その演算結果をデュアルボートＲＡＭ１８の固有ア
ドレス［ｘｘｘｘｌ　に記憶した後（ステ・ノブＳＴＰ
ｉ　）　、メインプログラムにリターンする。

この場合、上記ステップＳＴＰ，の動作は、従来例にお
いて加減速制限装置が速度データを直接受取る動作に相
当し、ステップＳＴＰ，の動作は、従来例において加減
速制限装置が回転制御装置に加減速制限値を直接出力す
る動作に相当する。

以上の動作により、回転制御装置１１は、デュアルボー
トＲＡＭ１８の固有アドレスに記憶されている加減速制
限値に基づいて回転機に対して補助制御を実行すること
ができる。

また、例えば回転制御装置１が他の補助制御手段たる速
度到達確認装置（図示せず）に実速度値ω．′を出力し
た場合は、デュアルボートＲＡＭ１８の固有アドレス［
ｙｙｙｙｌに実速度値ω．′が記憶されると共に、その
データであるアドレスデータ（ｙｙｙｙ）は特定アドレ
ス［ｚ　ｚ　ｚ　ｚコに記憶される。従って、上記構成
の加減速制限装置１６にあっては、デュアルボートＲＡ
Ｍ１８の特定アドレス［ｚｚｚｚ］に記憶されている固
有アドレスデータが（ｘ　ｘ　ｘ　ｘ）でないと判断し
て直ちにメインプログラムにリターンする。この結果、
加減速制限装置１６は、デュアルボートＲＡＭ１８の固
有アドレス［ｙ　ｙ　ｙ　ｙｌに記憶されている実速度
値ω．′を読取ってそれを演算処理することはない。こ
の場合、回転制御装置１１に速度到達確認装置が接続さ
れているときは、その速度到達確認装置のデュアルボー
トＲＡＭ１８の固有アドレス［ｙｙｙｙ］に実速度値ω
．′が記憶されると共に、速度到達確認装置によりその
実速度値ω．一が処理される。

要するに、上記構戊のものによれば、回転制御装置１１
及び加減速制限装置１６はデュアルポートＲＡＭ１８を
介して互いにデータ転送を行なうから、回転制御装置の
マイクロコンピュータ及び補助制御手段のマイクロコン
ピュータ間で直接データ伝送を行なう従来例に比べて、
回転制御装置１１の構成を簡単化できると共に、各補助
制御手段の構戊の同一化を図ってその拡張性を高めるこ
とができる。

尚、本発明は上記実施例に限定されることなく、例えば
、外部データバス１４を介して回転制御装置１１と接続
される多段速度運転装置（図示せず）に適用するように
してもよい。つまり、接点入力Ｓｌ　＋　　Ｓ２　ｒ　
　ｓ，　＋　・・・・・・を入力するように設けられた
多段速度運転装置は、デュアルボートＲＡＭ１８の特定
アドレス［ｚ　ｚ　ｚ　ｚｌに記憶されたアドレスデー
タが示す固有アドレスデータが（ＸＸＸＸ−）であると
きに、そのアドレス［ｘｘｘｘ′］に記憶された速度デ
ータを読取る共に、接点入力Ｓｌ＋　　Ｓｚ．Ｓ３．・
・・・・・の入力状態に応じて加減速値を切換えてデュ
アルボートＲＡＭＩ　８の固有アドレス［ｘｘｘｘ−］
に格納するようになっている。これにより、回転制御装
置１１から外部データバス１４を介して固有アドレス［
ＸＸＸｘｉがアクセスされたときのみ、自転制゛御装置
１１及び多段速度運転装置間でデータ転送が行なわれる
から、多段速度運転装置の構戊を加減速制限装置１６の
構成と同一にしながら、回転制御装置１１及び多段速度
運転装置間でデータ転送を行なうことができる。

また、上記実施例では、第２の記憶手段としてデュアル
ボー｝ＲＡＭ１８を用いたが、これに代えて、通常のＲ
ＡＭを用いるように構成してもよい。また、回転制御装
置１１から加減速制限装置１６に割込信号を入力するの
に代えて、デュアルボートＲＡＭ１８が外部データパス
を介してアクセスされたことを検知してそのタイミング
で加減速制限装置１６のマイクロコンピュータ１７に割
込信号を与える回路を付加するようにしても良い。

Ｅ発明の効果コ 以上の説明から明らかなように、本発明のデータ処理装
置によれば、主制御手段及び補助制御手段間のデータ転
送を第２の記憶手段を介して行なうようにしたので、全
体構成の簡単化を図ることができると共に、主制御手段
と接続される補助制御手段の拡張性を高めることができ
るという優れた効果を奏する。

【図面の簡単な説明】

３ ｔＪｌ図乃至第▲図は本発明の一実施例を示すもので、
第１図は全体構成を示すブロック図、第２図は回転制御
装置の動作を示すフローチャート、第３図は加減速制限
装置の動作を示すフローチャートである。また、第４図
乃至第７図は従来例の一例を示しており、第４図，第６
図は第１図相当図、第５図，第７図は補助制御手段の制
御内容を示す図である。 図中、１１は回転＄１御装置（主制御手段）、１２．１
７はマイクロコンピュータ、１３はＲＡＭ（′！Ｊ１の
記憶手段）、１４は外部データパス、１６は加減速制限
装置（補助制御手段）、１８はデュアルボートＲＡＭ（
第２の記憶手段）である。

Claims (1)

【特許請求の範囲】
1. １、第１の記憶手段を有しこれに記憶された制御用デー
   タ及び外部入力データ等に基づいて被制御対象を制御す
   る主制御手段と、第２の記憶手段を有しこれに記憶され
   た補助データ及び外部入力データ等に基づいて前記主制
   御手段の制御動作を補助するための補助制御用データを
   演算する補助制御手段とを備えたデータ処理装置であっ
   て、前記主制御手段は、補助制御を実行するときは前記
   補助データを前記第２の記憶手段の固有アドレスに記憶
   させると共にその固有アドレスを示すアドレスデータを
   特定アドレスに記憶させた後、前記補助制御手段により
   前記第２の記憶手段の固有アドレスに前記補助制御用デ
   ータが記憶されたところでそのデータに基づいて前記被
   制御対象を制御し、且つ前記補助制御手段は、前記第２
   の記憶手段の特定アドレスに記憶されたアドレスデータ
   が自己固有のものであるときはそのアドレスデータが示
   す固有アドレスに記憶された補助データに基づいて前記
   補助制御用データを演算すると共にそのデータを上記固
   有アドレスに記憶するように構成されていることを特徴
   とするデータ処理装置。