JPH0328865B2

JPH0328865B2 -

Info

Publication number: JPH0328865B2
Application number: JP12018883A
Authority: JP
Inventors: Hiroharu Wakabayashi; Hideharu Tokiwa
Original assignee: Kokusai Denshin Denwa KK
Current assignee: KDDI Corp
Priority date: 1983-07-04
Filing date: 1983-07-04
Publication date: 1991-04-22
Also published as: JPS6012838A

Description

【発明の詳細な説明】（技術分野）本発明は、デイジタル中継器の遠隔制御方式に
係り、特にはデイジタル中継器を制御する制御信
号の伝送方式に関する。

（背景技術）デイジタル中継器（以下、中継器という）、例
えば光海底中継器は、障害区間標定のための監視
回路や予備光源への切替え回路など、陸揚局（端
局）から送出される遠隔制御により動作する機能
を有する。この遠隔制御を実施するためには、端
局からあらかじめ定められた制御信号を中継器へ
伝送する必要がある。

第１図に従来の制御信号の伝送例を示す。同図
において、１は端局に設置される端局装置、２は
伝送路を構成する光フアイバ、３は光中継器であ
る。４〜７は光中継器３内に設けられた回路であ
つて、４は受光素子（例えばアバランシエ・ホ
ト・ダイオード）、再生中継増幅器などからなる
受信回路、５と６はそれぞれの中心周波数が₁，
₂の帯域通過（バンドパス）フイルタ、７は前述
の監視回路や予備光源への切替え回路などを制御
する制御回路である。

第１図の例においては、制御機能と周波数が１
対１に対応している。例えば、中継器３のフイル
タ５の同調周波数₁の逆数に一致する周期でデイ
ジタル信号のマーク率の粗密を繰返す符号（制御
信号）を端局装置１から光フアイバ２に送出する
ことにより、フイルタ５の出力に同調周波数₁に
等しい周波数成分が発生し、制御回路７はこの周
波数に応じた制御、例えば監視回路の制御を行な
う。同様にして、フイルタ６の同調周波数₂の逆
数に一致する周期で制御信号を送出し光中継器が
受信することにより、例えば光源切替えのような
別の制御を行なうことができる。

このため第１図の方式では、周波数抽出用フイ
ルタとして、２個のフイルタ５，６を必要する。
また、監視項目や制御項目が多くなると、各項目
に対して互いに異なる周波数を割当て、その周波
数を抽出するためのフイルタを増加する必要があ
る。このため光中継器３内の回路は複雑化し、大
型化してしまう。さらに、光伝送路に多数の光中
継器が挿入される場合には、制御信号として極め
て多くの周波数を必要とする。

従来のこのような欠点を改善する方法として、
１つの光中継器に割り当てる制御周波数を１周波
とし、制御項目毎に所定のコードを定め、このコ
ードで変調して端局から送信し、中継器内でコー
ドを復号し、必要な回路を制御する方式がある。

第２図にこの従来例を示す。同図において、８
はレジスタ、９はデコーダである。端局装置１か
らバースト状のマーク率変調波により必要なコー
ドを送出し、フイルタ５を介してレジスタ８に受
信コードが蓄積される。このコードはデコーダ９
により復号され、制御回路７に必要な動作を促
す。このような方式ではフイルタが１個で済み、
またレジスタ８やデコーダ９などは集積回路によ
り実現されるため、回路が全体として簡素化され
る。

しかしながら、以下の点で問題がある。

(1) 平常の通信を行つている状態でも、伝送路に
偶発的にバースト状の制御信号に割当てたコー
ドと同じコードで変調されたマーク率変調波が
発生した場合、中継器３の制御回路７が動作す
る虞れがある。このため、このような誤動作が
生じる確率を極めて小さくするような措置が必
要である。第２図では長期間例えば海底ケーブ
ル方式のように、25年間に順次記憶される誤つ
た情報により中継器が誤動作する可能性があ
る。

(2) あるコードを受信した後に他のコードを受信
する際、その中間状態のレジスタ８の内容によ
り制御回路が誤動作しないように、コード毎の
同期をとる必要がある。例えば第２図では、レ
ジスタ８の両端の内容がマークであれば、デコ
ーダ９を動作させるといつた方法がある。すな
わち、あらかじめ定められたパターンが発生す
れば動作を行なう方法である。しかし第２図の
例では、他の信号を受信中に前の記憶内容との
間で偶発的に上記のパターンが生じ誤動作する
ことは十分に考えられる。したがつて、他の制
御コードを伝送する前にレジスタをクリアして
おくことが必要となる。

（発明の目的）本発明は、このような従来の問題点を解決し、
かつ簡素な回路により実現可能な制御信号の伝送
方式を提供することを目的としている。

以下、本発明を図面に基づいて詳細に説明す
る。

（発明の構成及び作用）第３図は、本発明の一実施例の構成図であり、
中継器内に設けられた制御信号の受信部を示す。

まず構成を説明する。５は前述した帯域通過フ
イルタで、端局から送出された制御信号を抽出す
る。ここで、制御信号はマーク率変調された相対
的に長いバースト状のマーク符号と、マーク率変
調された相対的に短いバースト状のスペース符号
との３ビツト以上の組合せ（制御コード）で構成
されている。「マーク率変調」とは、パルス伝送
におけるマーク（「１」に対応）とスペース
（「０」に対応）の密度を使つた変調のやり方で、
マークの存在密度（率）が高い場合は「１」、マ
ークの存在密度（率）が低い場合は、「０」とす
るような変調方法である。高速のパルス伝送シス
テム（例えば、500Mbps、パルス周期2ns）にお
いて、中継器の遠隔制御信号などのように非常に
低速でよい信号（例えば、1kbps、パルス周期
1ms）を送りたい場合に有効な手段となる。

中継器の遠隔制御信号の１パルス（1ms）の中
には、本来の高速パルス信号が例えば約５×10⁵
個入ることとなるが、遠隔制御信号として「１」
（マーク）を送りたい場合には、この５×10⁵個の
パルスの中でのマークのスペースに対する存在割
合（マーク率）を1/2より多く（例えば3/4）し、
逆に遠隔制御信号として「０」（スペース）を送
りたい場合には、５×10⁵個のパルスの中でのマ
ーク率を1/4とするようにすれば、本来500Mbps
の高速パルス伝送路を使つて低速の1Kbpsの遠隔
制御信号が送れるようにできる。

本発明による制御信号を伝送するときには、本
来の通信信号は伝送しないので、マークとスペー
スの組合せを任意に調節することが可能であり、
マークとスペースの存在割合（マーク率）を制御
信号のマークとスペースに従つて変えるには、市
販のパルス・パターン発生器（この場合伝送速度
は500Mbps）を使つて、マークの発生確率を遠
隔制御信号の伝送速度（1Kbps）に合わせて1/4
または3/4に切り換えれば良い。１０はクロツク
発生回路で、フイルタ５で抽出された制御コード
の各パルスの立上りで動作する単安定マルチバイ
ブレータ（以下モノマルチという）MM１で構成
される。１８はレジスタで、クロツク発生回路１
０からのクロツクパルスの立下りに応じて制御コ
ードを順次蓄積する。本実施例では第４図ａ，ｂ
に示すように、制御コードは両端がマーク符号の
５ビツトで構成されるため、５ビツトのシフトレ
ジスタで構成される。１９はデコーダ（復号器）
で、レジスタ１８のR₂〜R₄の出力を入力して復
号し、中継器内各部を制御する制御回路（図示し
ない）に必要な動作を指令する。１３はゲート回
路で、レジスタ１８の両端R₁及びR₅にマーク符
号が発生したことを検出するゲート回路である。
すなわち、この２つのマーク符号が特定のパター
ンである。１４はタイマで、信号受信の立上りで
動作を開始し、制御コードの受信に要する時間よ
り長い動作時間の２つの出力Ｑ及びを出力する
タイマであり、具体的にはモノマルチMM２で構
成される。１５は制御回路で、タイマ１４のタイ
マ動作終了時にゲート１３に出力がなければ、ク
リアパルス１６をレジスタ１８に送出する。１７
はアンドゲートで、タイマ１４が動作中はアンド
ゲート１３の出力をデコーダ１９に印加しないよ
うに働く。

第４図は、５ビツトの制御信号を用いた場合の
第３図の動作タイミング図である。第４図ａ〜ｈ
は、第３図のａ〜ｈの各部の動作を示している。

次に、第３図の回路動作を第４図の動作タイミ
ング図を用いて説明する。端局から送出された制
御信号は伝送路を介して中継器のフイルタ５に入
力され、第４図ａに示すように制御信号のマー
ク、スペース符号に対応したパルス信号（制御コ
ード）が得られる。ここで、パルス幅の長いもの
をマーク、短いものをスペースとしている。この
制御コードはモノマルチMM１に入力され、第４
図ｃに示すように各パルスの立上りでトリガされ
たクロツクパルスが出力される。このクロツクパ
ルスの立下りに同期して、第４図ｂに示す制御コ
ードはデータ信号路１１を介してレジスタ１８に
順次格納される。レジスタ１８に格納された両端
ビツトR₁及びR₅はマークなので、最後のクロツ
クパルスの立下りに同期して、アンドゲート１３
は第４図ｆに示すように出力を発生する。

一方、フイルタからの制御コードはタイマ
（MM２）１４に入力され、制御コードの最初の
パルスの立上りで動作し、その出力Ｑ及びはそ
れぞれ第４図ｄ及びｅに示すように、制御コード
の伝送時間（ａ図）よりも長いパルスが出力され
る。尚、出力Ｑ及びは以後のパルスの立上りに
は影響されない。

アンドゲート１７は、アンドゲート１３の出力
をタイマ１４の出力（ｅ図）の立上りに同期し
てデコーダ１９に供給し、デコーダ１９の動作を
開始させる。言い換えれば、タイマ１４の出力
がオフのときはアンドゲート１３の出力をデコー
ダ１９に供給しない。これにより、受信過程でデ
コーダ１９が誤動作することを防止する。

また制御回路１５は、第４図ｈに示すようにタ
イマ１４の出力Ｑ（ｄ図）がオフのときにアンド
ゲート１３の出力ｆがオフであれば出力を発生
し、このパルスの立下りでレジスタ１８をクリア
する。

これにより、タイマ１４の動作時間中に制御信
号の受信を完了しなければ、その途中での受信信
号は全てクリアされることになる。すなわち、伝
送路中に偶発的に発生するマークまたはスペース
符号を受信しても、タイマ１４の動作時間内に本
来の制御信号と同等のパターンを受信しなければ
レジスタ１８はクリアされ、中継器は誤動作しな
い。一般に、タイマ１４の動作時間は100ms程度
であり、100msの間に偶発的に制御パターンが発
生する確率を完全に無視することができる。これ
は、第２図の方式が25年間に受信した誤り符号に
より誤動作することを考えると、約100億分の１
の確率に低下される。またタイマ動作中はデコー
ダ１９を動作させないので、制御コードの伝送に
際してレジスタ１８をクリアする必要がない。こ
れにより、中継器制御の手順の簡素化と高能率化
を実現できる。

以上、本発明による制御信号伝送方式につい
て、実施例に基づいて説明した。本発明は上記実
施例に限定されるものではないことは勿論であ
り、例えば制御信号のビツト数を変えて構成する
ことは、本発明の範囲内である。

（発明の効果）以上説明したように、本発明によれば誤動作発
生が極めて小さくかつ制御手順の簡潔な中継器の
制御信号伝送方式を提供することができる。

【図面の簡単な説明】

第１図及び第２図は中継器の遠隔制御方式の従
来例、第３図は本発明の一実施例のブロツク図、
及び第４図は第３図に示す実施例の動作タイミン
グ図である。１…端局装置、２…光フアイバ、３…中継器、
４…受信回路、５，６…フイルタ、７…制御回
路、８，１８…レジスタ、９，１９…デコーダ、
１０…クロツク発生回路、１１…データ信号路、
１２…クロツク信号路、１３，１７…アンドゲー
ト、１４…タイマ、１５…制御回路。

Claims

【特許請求の範囲】１端局から、送出する信号のマークの密度に従
つてマーク率変調された、各々バースト状のマー
ク、スペース符号で構成される３個以上の符号か
らなる制御信号を送出し、中継局は、受信したマーク率変調された信号
を、マーク、スペース符号で構成されるパルス信
号に変換する帯域通過フイルタと、その出力に結合し、受信したパルス信号を記憶
するレジスタと、信号の受信に基づき動作を開始し、かつ動作時
間が制御信号の受信に要する時間より長いタイマ
回路と、該タイマ回路の動作時間の終了時までに、前記
レジスタに記憶された制御信号にあらかじめ定め
られた特定のパターンが発生したときは、前記タ
イマ回路の動作時間の終了時に復号器を動作させ
る制御回路とを有し、該制御回路は、前記タイマ回路の動作時間の終
了時に前記レジスタに記憶されている制御信号に
前記特定のパターンが発生していないときは前記
レジスタの内容をクリアすることを特徴とする制
御信号伝送方式。