JPH03285379A - 半導体レーザ素子 - Google Patents
半導体レーザ素子Info
- Publication number
- JPH03285379A JPH03285379A JP8586990A JP8586990A JPH03285379A JP H03285379 A JPH03285379 A JP H03285379A JP 8586990 A JP8586990 A JP 8586990A JP 8586990 A JP8586990 A JP 8586990A JP H03285379 A JPH03285379 A JP H03285379A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- block
- groove
- type inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 150000001875 compounds Chemical class 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000005253 cladding Methods 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 8
- 230000010355 oscillation Effects 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 5
- 239000000126 substance Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 125000000174 L-prolyl group Chemical group [H]N1C([H])([H])C([H])([H])C([H])([H])[C@@]1([H])C(*)=O 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、通信あるいは計測などの分野で用いられる
半導体レーザ素子に関し、とくにBC(Buried−
Crescent)型の半導体レーザ素子の改良に関す
る。
半導体レーザ素子に関し、とくにBC(Buried−
Crescent)型の半導体レーザ素子の改良に関す
る。
BC型半導体レーザ素子は、\I滴内に活性層を三日月
型に埋め込んだものである。すなわち、従来のBC型半
導体レレーザ子は、第4図のように、p−1nP基板1
上に第1回目の結晶成長で第−pinPハソファ層2.
n1nPブロック層3 、 p−1nPプロ・ツク層4
を順次形成し、つぎに\′講9を設けた後、第2回目の
結晶成長て′第二p−1nPハ・777層5、JnGa
AsP活性層6、ni+汀)クラブF層74nりInG
aAsPキャ・ツブ層8を順次形成することにより、V
講9内に三日月型の活性層6を埋め込むようにして作ら
れている。
型に埋め込んだものである。すなわち、従来のBC型半
導体レレーザ子は、第4図のように、p−1nP基板1
上に第1回目の結晶成長で第−pinPハソファ層2.
n1nPブロック層3 、 p−1nPプロ・ツク層4
を順次形成し、つぎに\′講9を設けた後、第2回目の
結晶成長て′第二p−1nPハ・777層5、JnGa
AsP活性層6、ni+汀)クラブF層74nりInG
aAsPキャ・ツブ層8を順次形成することにより、V
講9内に三日月型の活性層6を埋め込むようにして作ら
れている。
しかしながら、上記のような構造の従来のBC型半導体
レーザ素子では、■溝9内での活性層6の位置を制御す
ることが難しいことに起因して。 発振しきい値電流の増加などの問題が生じる。 すなわち、このBC型半導体レーザ素子を作製する際、
2回目の結晶成長において\・′溝9内で活性層6の位
置を制御することが困難である。これは5同一条件で■
渭9のエツチングを行ってもウェハ間で■渭9の深さに
ばらつきが生じるのが避けられず、また1回目の結晶成
長で成長させる第二p−1nPバッファ層5の厚さにも
ばらつきが生じるのが避けられないからである。これら
は現在のプロセス技術でも制御範囲外であり、結果的に
ウェハ間、及びウェハ内で活性層6の位置がばらつくこ
とになる。 そして、活性層6の位置が第5図に示すように下過ぎる
場合には、n−In Pブロック層3と活性層6上のn
−InPクラッド層7とが接触してn −ri接触箇所
71が形成され、抵抗の小さいリークバスとなってこの
部分を通じて電流が矢印のように流れ、発振しきい値電
流の増加、光出力の低下及び光出力効率の低下をもたら
す。 逆に、活性層6の位置が第6図に示すように上過ぎる場
合には、V溝9内の活性層6か、V溝9の両脇の第二p
−1nPバツフアN5上に成長した活性層61とつなが
って(62で示す)、遠視野像の劣化、及び発振しきい
値電流の増加を招く。 この発明は、V711内に埋め込む活性層の位置がばら
ついても発振しきい値を流の増大などの同類を引き起こ
すことがないように改善した、半導体レーザ素子を提供
することを目的とする。
レーザ素子では、■溝9内での活性層6の位置を制御す
ることが難しいことに起因して。 発振しきい値電流の増加などの問題が生じる。 すなわち、このBC型半導体レーザ素子を作製する際、
2回目の結晶成長において\・′溝9内で活性層6の位
置を制御することが困難である。これは5同一条件で■
渭9のエツチングを行ってもウェハ間で■渭9の深さに
ばらつきが生じるのが避けられず、また1回目の結晶成
長で成長させる第二p−1nPバッファ層5の厚さにも
ばらつきが生じるのが避けられないからである。これら
は現在のプロセス技術でも制御範囲外であり、結果的に
ウェハ間、及びウェハ内で活性層6の位置がばらつくこ
とになる。 そして、活性層6の位置が第5図に示すように下過ぎる
場合には、n−In Pブロック層3と活性層6上のn
−InPクラッド層7とが接触してn −ri接触箇所
71が形成され、抵抗の小さいリークバスとなってこの
部分を通じて電流が矢印のように流れ、発振しきい値電
流の増加、光出力の低下及び光出力効率の低下をもたら
す。 逆に、活性層6の位置が第6図に示すように上過ぎる場
合には、V溝9内の活性層6か、V溝9の両脇の第二p
−1nPバツフアN5上に成長した活性層61とつなが
って(62で示す)、遠視野像の劣化、及び発振しきい
値電流の増加を招く。 この発明は、V711内に埋め込む活性層の位置がばら
ついても発振しきい値を流の増大などの同類を引き起こ
すことがないように改善した、半導体レーザ素子を提供
することを目的とする。
上記の目的を達成するため、この発明による半導体レー
ザ素子においては、第1導電型の化合物半導体基板と、
該基板上に成長させられた第1導電型化合物半導体の第
一バッファ層と、該第−バッファ層上に成長させられた
2組以上の第2導電型化合物半導体及び第1導電型化合
物半導体のブロック層と、該2組以上のブロック層を貫
き上記第一バッファ層に到達する■湧と、該\パ溝内に
成長させられた第1導電型化合物半導体の第二バンファ
層と、該第二バッファ層上に成長させられた化合物半導
体の活性層と、該活性層を\i講溝内埋め込むように該
活性層上に成長させられた第2導電型化合物半導体のク
ラッド層と、このクラッド層の上に成長させられた第2
導電型化合物半導体のキヤ・ノブ層とが備えられる。
ザ素子においては、第1導電型の化合物半導体基板と、
該基板上に成長させられた第1導電型化合物半導体の第
一バッファ層と、該第−バッファ層上に成長させられた
2組以上の第2導電型化合物半導体及び第1導電型化合
物半導体のブロック層と、該2組以上のブロック層を貫
き上記第一バッファ層に到達する■湧と、該\パ溝内に
成長させられた第1導電型化合物半導体の第二バンファ
層と、該第二バッファ層上に成長させられた化合物半導
体の活性層と、該活性層を\i講溝内埋め込むように該
活性層上に成長させられた第2導電型化合物半導体のク
ラッド層と、このクラッド層の上に成長させられた第2
導電型化合物半導体のキヤ・ノブ層とが備えられる。
第1導電型化合物半導体のブロック層と第2導電型化合
物半導体のブロック層の2つの層を紹介せたものか2組
以上備えられており、\′講はこの2組以上のブロック
層を貫き、二tしらフロック層の千の第一バノファ層に
到達するよう深く形成される。 そのtこめ、V講のエラ千ンク°深さのばちつきゃ、そ
のV講の中に成長させられる第二ノ(ンファ層の厚さの
ばらつきがあって、活性層の位置がばらつくようなこと
があっても、間圧が生じることがない すなわち、一方で、■溝内の第二八・・ノファ層の厚さ
を薄くすることにより、第2導電型のクラッド層と上側
の第2導電型ブロック層との間で接触箇所が生じるよう
なことがあっても、その下にさらに第1導電型ブロック
層か存在するためその接触箇所を通じてただちにリーク
バスか形成されない構造となっており、他方で、\′涌
が深いのて゛、第二バッファ層の厚さを薄くして、■溝
内の活性層が、■溝の両脇に成長した活性層につながら
ないようにすることができ、結局、活性層の位置の制御
がラフであっても問題が生じることかない。 ろのため、発振しきい値電流の低減、先出力及び効率の
向上、遠視野像の改善を図ることができる。 r実 施 例] つぎにこの発明の一実施例について図面を参照しながら
説明する。この発明の一実施例にがかるBC型半導体レ
ーザ素子は、第1図に示すように。 n−1nPブロック層3とp−In Pブロック層4の
組が従来1組であったのを、少なくとも2絹1゛ノ1上
備え、その分、■講9分深くエツチングしている。 すなわち、その製造方法を説明することによりその構造
を説明すれば、ます、第2図に示すようにp−1nP基
板1上に、第1回目の結晶成長を行って、第二p−1n
Pバツフフ層2 、 n−[nPブロック層3、ρ−1
nPブロック層4、及びアンドープのInGaAsP層
10を順次層成0る。このとき、n−1nPブロック層
3 、 p−1nPブロック層4の成長については何度
か繰り返して、これらの層を4層以上形成する。InG
aAsP層10はλg層成0波長)〜1゜3〜1.4μ
mである。 つぎに、このInGaAsP層10をエツ層成0マスク
層として用いることにより化学的方法によるエツチング
を行う。こうして、第3図に示すように、InGa、A
sP層10の一部に、<011>方向に幅1〜3μmの
、何層かのP−1nPブロック層4及びn−InPブロ
ック層3を貫いて第−p−]nPバッファ層2に到達す
る1本の■溝9を形成する。 その後、適当なエツチング液により最上層のInGaA
s P層10を除去してから、第2回目の結晶成長を行
い、まず第二p−1nPバッファ層5を■溝9内及び〜
・′溝9の両脇の最上層のp−In Pブロワ2層4上
に形成し、つぎにInGaAsP活性層6、n−1nP
クラッド層7 、n−1nGaAsPキャップ層8を順
次形成する。これにより第1図に示すような、■講9内
に埋め込まれた三日月型の活性層6を有する構造を得る
。 InGaAsP活性層6はλg=l、2〜1゜45
JLfflとする。但しλg=1.45〜1.67gm
の活性層6の場合は、その上にλg=1.’:2〜1゜
45A111のアンチメルトバック層(図示しない)を
設けることもできる。 このようにn−1nPブロック層3とp−1nPプロ・
・lり層4の組を少なくとも2組(合計4層)以上備え
ることにより、■溝9の深さを大きくでき、N。 溝9のエツチング深さのばらつき及び第2回目の成長に
おける第二pinPバッファ層5の厚さのばらつきによ
り、たとえ活性層6の位1かばらついても問題を生しさ
せない。すなわち、■溝9を深くするとともに、第二p
−1nPバツフアN5の厚さを薄くすることにより、V
溝9内の活性層6か、■湧9の両脇に成長した活性層に
つながらないようにすることが容易である。そして、こ
のように第二p−1nPバッファ層5の厚さを薄くして
、n −1nPクラッド層7と上側のn−1nPフロ・
・ツク層3との間でn−n接触箇所を生ヒさせたとして
も、その下にさらにp−1nPブロック層4が存在する
ためそのn−n接触箇所を通じてただちにリークバスか
形成されない構造となっている。そのため、発振しきい
値電流の低減、光出力及び効率の向上、遠視野像の改善
を図ることができる。 また、2組以上のp−1nPブロック層4とn−1nP
ブロソ2層3によってpn逆接合が2箇所以上となるの
で、ブロック層の耐圧が向上するため、高電流注入時に
おける光出力の飽和が起こりにくくなるという利慨も得
られる。
物半導体のブロック層の2つの層を紹介せたものか2組
以上備えられており、\′講はこの2組以上のブロック
層を貫き、二tしらフロック層の千の第一バノファ層に
到達するよう深く形成される。 そのtこめ、V講のエラ千ンク°深さのばちつきゃ、そ
のV講の中に成長させられる第二ノ(ンファ層の厚さの
ばらつきがあって、活性層の位置がばらつくようなこと
があっても、間圧が生じることがない すなわち、一方で、■溝内の第二八・・ノファ層の厚さ
を薄くすることにより、第2導電型のクラッド層と上側
の第2導電型ブロック層との間で接触箇所が生じるよう
なことがあっても、その下にさらに第1導電型ブロック
層か存在するためその接触箇所を通じてただちにリーク
バスか形成されない構造となっており、他方で、\′涌
が深いのて゛、第二バッファ層の厚さを薄くして、■溝
内の活性層が、■溝の両脇に成長した活性層につながら
ないようにすることができ、結局、活性層の位置の制御
がラフであっても問題が生じることかない。 ろのため、発振しきい値電流の低減、先出力及び効率の
向上、遠視野像の改善を図ることができる。 r実 施 例] つぎにこの発明の一実施例について図面を参照しながら
説明する。この発明の一実施例にがかるBC型半導体レ
ーザ素子は、第1図に示すように。 n−1nPブロック層3とp−In Pブロック層4の
組が従来1組であったのを、少なくとも2絹1゛ノ1上
備え、その分、■講9分深くエツチングしている。 すなわち、その製造方法を説明することによりその構造
を説明すれば、ます、第2図に示すようにp−1nP基
板1上に、第1回目の結晶成長を行って、第二p−1n
Pバツフフ層2 、 n−[nPブロック層3、ρ−1
nPブロック層4、及びアンドープのInGaAsP層
10を順次層成0る。このとき、n−1nPブロック層
3 、 p−1nPブロック層4の成長については何度
か繰り返して、これらの層を4層以上形成する。InG
aAsP層10はλg層成0波長)〜1゜3〜1.4μ
mである。 つぎに、このInGaAsP層10をエツ層成0マスク
層として用いることにより化学的方法によるエツチング
を行う。こうして、第3図に示すように、InGa、A
sP層10の一部に、<011>方向に幅1〜3μmの
、何層かのP−1nPブロック層4及びn−InPブロ
ック層3を貫いて第−p−]nPバッファ層2に到達す
る1本の■溝9を形成する。 その後、適当なエツチング液により最上層のInGaA
s P層10を除去してから、第2回目の結晶成長を行
い、まず第二p−1nPバッファ層5を■溝9内及び〜
・′溝9の両脇の最上層のp−In Pブロワ2層4上
に形成し、つぎにInGaAsP活性層6、n−1nP
クラッド層7 、n−1nGaAsPキャップ層8を順
次形成する。これにより第1図に示すような、■講9内
に埋め込まれた三日月型の活性層6を有する構造を得る
。 InGaAsP活性層6はλg=l、2〜1゜45
JLfflとする。但しλg=1.45〜1.67gm
の活性層6の場合は、その上にλg=1.’:2〜1゜
45A111のアンチメルトバック層(図示しない)を
設けることもできる。 このようにn−1nPブロック層3とp−1nPプロ・
・lり層4の組を少なくとも2組(合計4層)以上備え
ることにより、■溝9の深さを大きくでき、N。 溝9のエツチング深さのばらつき及び第2回目の成長に
おける第二pinPバッファ層5の厚さのばらつきによ
り、たとえ活性層6の位1かばらついても問題を生しさ
せない。すなわち、■溝9を深くするとともに、第二p
−1nPバツフアN5の厚さを薄くすることにより、V
溝9内の活性層6か、■湧9の両脇に成長した活性層に
つながらないようにすることが容易である。そして、こ
のように第二p−1nPバッファ層5の厚さを薄くして
、n −1nPクラッド層7と上側のn−1nPフロ・
・ツク層3との間でn−n接触箇所を生ヒさせたとして
も、その下にさらにp−1nPブロック層4が存在する
ためそのn−n接触箇所を通じてただちにリークバスか
形成されない構造となっている。そのため、発振しきい
値電流の低減、光出力及び効率の向上、遠視野像の改善
を図ることができる。 また、2組以上のp−1nPブロック層4とn−1nP
ブロソ2層3によってpn逆接合が2箇所以上となるの
で、ブロック層の耐圧が向上するため、高電流注入時に
おける光出力の飽和が起こりにくくなるという利慨も得
られる。
二の発明の半導体レーザ素子によれば、第1導電型化合
物半導体のブロック層と第2導電型化合物半導体のブロ
ック層の2つの層を組合せたものを2組以上備えている
ため、\・′講のエツチング深さのばらつきや、その■
講の中に成長させらhる第二バッファ層の厚さのばらつ
きがあって、ウェハ間あるいはウニへ内で活性層の位置
がばらつくようなことがあっても、リークバスが形成さ
れにくくなっており、発振し、きい値電流の低減、光出
力及び効率の向上、遠視野像の改善を図ることができる
。そのため、これらの緒特性のウェハ間あるいはウェハ
内でのばらつきを押え、製造歩留まりを向上させること
かできる。
物半導体のブロック層と第2導電型化合物半導体のブロ
ック層の2つの層を組合せたものを2組以上備えている
ため、\・′講のエツチング深さのばらつきや、その■
講の中に成長させらhる第二バッファ層の厚さのばらつ
きがあって、ウェハ間あるいはウニへ内で活性層の位置
がばらつくようなことがあっても、リークバスが形成さ
れにくくなっており、発振し、きい値電流の低減、光出
力及び効率の向上、遠視野像の改善を図ることができる
。そのため、これらの緒特性のウェハ間あるいはウェハ
内でのばらつきを押え、製造歩留まりを向上させること
かできる。
第1図は二の発明の一実施例にかかる半導体[、・−サ
素子の断面図2第2図及び第311には同実施例の半導
体レーザ素子の製造過程で1)断面をそれぞれ示す断面
口、第、4図は従来例の断面図2第5図及び第6図はそ
れぞれ従来の問題7貞を説明するための一部拡大断面図
である。 1− P−1n P基板、2・・第−p−In P /
< =t 7 T 層、3− n−1n Pプロ・Iり
層、4−= p−tnF’ブロック層、5・・第二p−
]nF’ハ”777層、6−1nGaAsP活性習、7
−n−1nPクラ・ソド層、 8−n−1nGaAsP
キャンプ層、9・・ハ′講21O・・・InGaAsP
エツチンクマスタ層。
素子の断面図2第2図及び第311には同実施例の半導
体レーザ素子の製造過程で1)断面をそれぞれ示す断面
口、第、4図は従来例の断面図2第5図及び第6図はそ
れぞれ従来の問題7貞を説明するための一部拡大断面図
である。 1− P−1n P基板、2・・第−p−In P /
< =t 7 T 層、3− n−1n Pプロ・Iり
層、4−= p−tnF’ブロック層、5・・第二p−
]nF’ハ”777層、6−1nGaAsP活性習、7
−n−1nPクラ・ソド層、 8−n−1nGaAsP
キャンプ層、9・・ハ′講21O・・・InGaAsP
エツチンクマスタ層。
Claims (1)
- (1)第1導電型の化合物半導体基板と、該基板上に成
長させられた第1導電型化合物半導体の第一バッファ層
と、該第一バッファ層上に成長させられた2組以上の第
2導電型化合物半導体及び第1導電型化合物半導体のブ
ロック層と、該2組以上のブロック層を貫き上記第一バ
ッファ層に到達するV溝と、該V溝内に成長させられた
第1導電型化合物半導体の第二バッファ層と、該第二バ
ッファ層上に成長させられた化合物半導体の活性層と、
該活性層をV溝内に埋め込むように該活性層上に成長さ
せられた第2導電型化合物半導体のクラッド層と、この
クラッド層の上に成長させられた第2導電型化合物半導
体のキャップ層とを備えることを特徴とする半導体レー
ザ素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8586990A JPH03285379A (ja) | 1990-03-31 | 1990-03-31 | 半導体レーザ素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8586990A JPH03285379A (ja) | 1990-03-31 | 1990-03-31 | 半導体レーザ素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03285379A true JPH03285379A (ja) | 1991-12-16 |
Family
ID=13870905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8586990A Pending JPH03285379A (ja) | 1990-03-31 | 1990-03-31 | 半導体レーザ素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03285379A (ja) |
-
1990
- 1990-03-31 JP JP8586990A patent/JPH03285379A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
JPH03285379A (ja) | 半導体レーザ素子 | |
US10862268B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP3654429B2 (ja) | 光半導体装置の製造方法 | |
JPH0716081B2 (ja) | 半導体発光装置 | |
KR20060067111A (ko) | 단일 집적 반도체 광소자의 제조방법 | |
JPS63227087A (ja) | 半導体発光装置 | |
JPS62259490A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
KR0179012B1 (ko) | 반도체 레이저 다이오드 제조방법 | |
JPH02309689A (ja) | 埋込み型半導体レーザの製造方法 | |
JPH01115186A (ja) | 埋め込みヘテロ型半導体レーザ素子 | |
KR960027098A (ko) | 반도체 레이저 다이오드 및 그 제조방법 | |
JPS6255988A (ja) | 埋め込み型半導体レ−ザ | |
JPH04297082A (ja) | 半導体発光素子及びその製造方法 | |
JPH0567849A (ja) | 半導体発光素子 | |
JPS59112674A (ja) | 半導体発光装置 | |
JPH02237190A (ja) | 半導体レーザ | |
JPS62217690A (ja) | 半導体発光装置及びその製造方法 | |
JPS61125099A (ja) | 半導体レ−ザおよびその製造方法 | |
JPH0837338A (ja) | 2重チャネル型プレーナ埋込み構造半導体レーザ及び その製造方法 | |
JPH0243789A (ja) | 埋込型半導体レーザ素子の製造方法 | |
JPS622479B2 (ja) | ||
JPS6356983A (ja) | 半導体レ−ザ装置 | |
JPH02156591A (ja) | 半導体レーザ | |
JPH01111393A (ja) | 半導体レーザ |