JPH03285313A - チップコンデンサ及びその製造方法 - Google Patents
チップコンデンサ及びその製造方法Info
- Publication number
- JPH03285313A JPH03285313A JP2082930A JP8293090A JPH03285313A JP H03285313 A JPH03285313 A JP H03285313A JP 2082930 A JP2082930 A JP 2082930A JP 8293090 A JP8293090 A JP 8293090A JP H03285313 A JPH03285313 A JP H03285313A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- chip
- electrodes
- film
- rod
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000010409 thin film Substances 0.000 claims abstract description 40
- 239000010408 film Substances 0.000 claims abstract description 33
- 238000007747 plating Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000005516 engineering process Methods 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims description 42
- 238000005520 cutting process Methods 0.000 claims description 7
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 239000000919 ceramic Substances 0.000 abstract description 16
- 239000003989 dielectric material Substances 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000009713 electroplating Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910001120 nichrome Inorganic materials 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 229910003336 CuNi Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、プリント基板にチップ状電子部品として装着
するのに適したリードグ）ないチ・ノブコンデンサ及び
その製造方法に関する。
するのに適したリードグ）ないチ・ノブコンデンサ及び
その製造方法に関する。
（従来の技術）
従来のチップコンデンサは、未焼成のｈｉｔ体シートを
積層加圧した後、チンブ形状に切断してから焼成し、焼
成酸の各チ・γブに対しでＡｇ−Ｐｄ材の印刷焼き付け
により端部電極を形成し、そσ）上に電気めっきを施す
製法である。
積層加圧した後、チンブ形状に切断してから焼成し、焼
成酸の各チ・γブに対しでＡｇ−Ｐｄ材の印刷焼き付け
により端部電極を形成し、そσ）上に電気めっきを施す
製法である。
この種の厚膜技術と電気めっきとにより端部電極を構成
するしのは本出願人提案の特開昭６２２７４、６１４号
で提案されている。
するしのは本出願人提案の特開昭６２２７４、６１４号
で提案されている。
第１０図に従来製法によるチップコンデンサの外形を示
す。この場合、端部電極１５Ａは内部容量電極を有する
チップ状誘電体板１６Ａの端部を取り巻くように形成さ
れることになる。
す。この場合、端部電極１５Ａは内部容量電極を有する
チップ状誘電体板１６Ａの端部を取り巻くように形成さ
れることになる。
（発明が解決しようとする課題）
ところで、従来のごとき端部電極をＡｇ−Ｐｄ材の厚膜
で構成する場合、その厚さの管理が面倒であり、外形寸
法のばらつきが発生しやすい嫌いがあり、また材料費も
高くなる欠点があった。また、製法上も未焼成のセラミ
ック誘電体シートをチップ状に切断してから焼成するた
め、端部電極の形成工程が面倒となる嫌いがある。さら
に、ＡＨＰｃｔ材によるｆｇＭ電極の上に電気めっきを
施した後の外観選別は個別のチップにばらばらに分離し
た状態であるため、人手に頼らざるを得す、外観選別の
自動化には適さない問題もあった。
で構成する場合、その厚さの管理が面倒であり、外形寸
法のばらつきが発生しやすい嫌いがあり、また材料費も
高くなる欠点があった。また、製法上も未焼成のセラミ
ック誘電体シートをチップ状に切断してから焼成するた
め、端部電極の形成工程が面倒となる嫌いがある。さら
に、ＡＨＰｃｔ材によるｆｇＭ電極の上に電気めっきを
施した後の外観選別は個別のチップにばらばらに分離し
た状態であるため、人手に頼らざるを得す、外観選別の
自動化には適さない問題もあった。
本発明は、上記の点に鑑み、端部電極を薄膜技術による
金属薄膜とその上に形成される金属めっきとにより構成
することによって、製品寸法精度のばらつきをなくし、
なおかつ端部電極の形成や外観選別を効率的に実施可能
としたチップコンデンサ及びその製造方法を提供するこ
とを目的とする。
金属薄膜とその上に形成される金属めっきとにより構成
することによって、製品寸法精度のばらつきをなくし、
なおかつ端部電極の形成や外観選別を効率的に実施可能
としたチップコンデンサ及びその製造方法を提供するこ
とを目的とする。
（課題を解決するための手段）
上記目的を達成するために、本発明のチップコンデンサ
は、所要の内部又は外部容量電極を有するチップ状誘電
体板の端部を略コ字状に囲むように薄膜技術による金属
薄膜を形成し、該金属薄膜上に金属めっき膜を形成して
端部を極を構成している。
は、所要の内部又は外部容量電極を有するチップ状誘電
体板の端部を略コ字状に囲むように薄膜技術による金属
薄膜を形成し、該金属薄膜上に金属めっき膜を形成して
端部を極を構成している。
また、本発明のチップコンデンサの製造方法は、棒状部
が一体に形成されかつ該棒状部に所要の内部又は外部容
量電極が設けられている穴あき誘電体基板を用い、該誘
電体基板の前記棒状部の端部を略コ字状に囲むように薄
膜技術による金属薄膜を形成し、該金属薄膜上に金属め
っき膜を設けて端部電極を形成した後、前記棒状部を複
数個に切断分離するものである。
が一体に形成されかつ該棒状部に所要の内部又は外部容
量電極が設けられている穴あき誘電体基板を用い、該誘
電体基板の前記棒状部の端部を略コ字状に囲むように薄
膜技術による金属薄膜を形成し、該金属薄膜上に金属め
っき膜を設けて端部電極を形成した後、前記棒状部を複
数個に切断分離するものである。
（作用）
本発明においては、イオンブレーティング、スパッタ、
Ｐ−ＣＶＤ等による薄膜技術による金属薄膜と金属めっ
き膜により端部ｔ８ｉｉを構成しており、端部電極の厚
みの管理を高精度で行うことが容易で、製品形状のばら
つきを少なくすることができる。また、棒状部を一体に
有する穴あき誘電体基板を使用し、この基板の状態にお
いて、薄膜技術による金属１ＷＡの形成及び電気めっき
や無電解めっき等による金属めっき膜の作成を行うこと
により、端部電極形成のための製造工程を簡略化する二
とかできる。さらに、各棒状部を各チップに切断分離し
た状態においても相互の位置関係をそのまま維持した状
態で画像処理等により外観選別を行うことで外１ＩＳ１
選別の自動化を図り、製造工程の連続化、オンライン化
が可能となる６（実施例） 目下、本発明に係るチップコンデンサ及びその製造方法
の実施例を図面に従って説明する６第１図はチップコン
デンサの製造工程を示す工程図である。まず、導体ベー
ストの印刷等により所要の内部容量電極パターンを設け
た未焼成セラミツク誘電体シートを受は入れ、積層工程
１において積層し、スタック（ブレス）工程２において
一様に加圧処理して未焼成の８Ｉ層セラミック誘電体基
板を作製する。その後、スリット形成工程３において、
第２図に示す如く、未焼成の積層セラミック誘電体基板
１０にレーザー加工等によりスリ・ノド穴１１を形成し
て平行なスリット穴間に棒状部１２を形成し、その後焼
成工程４において未焼成の積層セラミック誘電体基板１
０を焼成し、第３（Ｉ２Ｉのごときスリット穴１１を複
数個形成することにより、複数個の棒状部〕２を一体化
したセラミック誘電体基板２０を作成する。その際、各
チップに骨部する際の切断代Ｚとなる■乃至Ｕ字状溝を
前記スタック工程２もしくはスリット形成工程３におい
て予め形成しておいて焼成するようにしても良い。
Ｐ−ＣＶＤ等による薄膜技術による金属薄膜と金属めっ
き膜により端部ｔ８ｉｉを構成しており、端部電極の厚
みの管理を高精度で行うことが容易で、製品形状のばら
つきを少なくすることができる。また、棒状部を一体に
有する穴あき誘電体基板を使用し、この基板の状態にお
いて、薄膜技術による金属１ＷＡの形成及び電気めっき
や無電解めっき等による金属めっき膜の作成を行うこと
により、端部電極形成のための製造工程を簡略化する二
とかできる。さらに、各棒状部を各チップに切断分離し
た状態においても相互の位置関係をそのまま維持した状
態で画像処理等により外観選別を行うことで外１ＩＳ１
選別の自動化を図り、製造工程の連続化、オンライン化
が可能となる６（実施例） 目下、本発明に係るチップコンデンサ及びその製造方法
の実施例を図面に従って説明する６第１図はチップコン
デンサの製造工程を示す工程図である。まず、導体ベー
ストの印刷等により所要の内部容量電極パターンを設け
た未焼成セラミツク誘電体シートを受は入れ、積層工程
１において積層し、スタック（ブレス）工程２において
一様に加圧処理して未焼成の８Ｉ層セラミック誘電体基
板を作製する。その後、スリット形成工程３において、
第２図に示す如く、未焼成の積層セラミック誘電体基板
１０にレーザー加工等によりスリ・ノド穴１１を形成し
て平行なスリット穴間に棒状部１２を形成し、その後焼
成工程４において未焼成の積層セラミック誘電体基板１
０を焼成し、第３（Ｉ２Ｉのごときスリット穴１１を複
数個形成することにより、複数個の棒状部〕２を一体化
したセラミック誘電体基板２０を作成する。その際、各
チップに骨部する際の切断代Ｚとなる■乃至Ｕ字状溝を
前記スタック工程２もしくはスリット形成工程３におい
て予め形成しておいて焼成するようにしても良い。
第４（７Ｉは各棒状部１２の断面を示すしのであり、内
部容ｌ電極２１が相互に対向しなおかつ内部容ｉ電極２
１の一方の端部が棒状部］２の端部に露出していること
を示している。
部容ｌ電極２１が相互に対向しなおかつ内部容ｉ電極２
１の一方の端部が棒状部］２の端部に露出していること
を示している。
その後、端部電極成膜工程５において、第５図のように
端部電極の下地となる金属薄膜２２の成膜をスパッタに
より前記穴あきセラミック誘電体基板２０の状態で行い
、各棒状部１２の両端部を略コ字状に囲む如く金属薄膜
２２を形成する。ここで、金属薄膜２２は内部容量電極
２１の端部に接続するもので、例えば２層構造であって
、下層がセラミックに付着性の良いＮｉＣｒ、Ｔｉ又は
Ｃｒのスパッタ膜、上層が低抵抗のＣｕスパッタ膜であ
る。
端部電極の下地となる金属薄膜２２の成膜をスパッタに
より前記穴あきセラミック誘電体基板２０の状態で行い
、各棒状部１２の両端部を略コ字状に囲む如く金属薄膜
２２を形成する。ここで、金属薄膜２２は内部容量電極
２１の端部に接続するもので、例えば２層構造であって
、下層がセラミックに付着性の良いＮｉＣｒ、Ｔｉ又は
Ｃｒのスパッタ膜、上層が低抵抗のＣｕスパッタ膜であ
る。
さらに、電気めっき工程６において穴あきセラミック誘
電体基板２０のままで各棒状部１２の金属薄膜２２上に
電気めっきを施し、第６図の如く金属めっきＭ２Ｓを金
属薄膜２２上に直接被着形成して端部型ｆｌ！１５を構
成する。ここで、金属めっき膜２３は金属薄膜２２上に
直接被着形成される下層が耐はんだ性（はんだの拡散防
止及びはんだ耐熱性）のＮｉめっき膜、上層がはんだ付
着性の良いＰｂ−３ｎ又はＳｎめっき膜である。
電体基板２０のままで各棒状部１２の金属薄膜２２上に
電気めっきを施し、第６図の如く金属めっきＭ２Ｓを金
属薄膜２２上に直接被着形成して端部型ｆｌ！１５を構
成する。ここで、金属めっき膜２３は金属薄膜２２上に
直接被着形成される下層が耐はんだ性（はんだの拡散防
止及びはんだ耐熱性）のＮｉめっき膜、上層がはんだ付
着性の良いＰｂ−３ｎ又はＳｎめっき膜である。
その後、穴あきセラミック誘電体基板２０を粘着シート
の上に載置し、切断工程７においてダイシングソー等を
利用して前記切断代２（第３図及び第５図参照）の部分
で各棒状部１２を切断し、第７図のように複数個のチッ
プ状誘電体１６に切断分離する。但し、裏面の粘着テー
プにより相互の平面的な位置関係は変わらないようにし
ておき、この状態において次の外観選別工程８において
、画像処理を利用して外観選別を自動的に行う。画像処
理により外観不良と判定されたものは選別除去される。
の上に載置し、切断工程７においてダイシングソー等を
利用して前記切断代２（第３図及び第５図参照）の部分
で各棒状部１２を切断し、第７図のように複数個のチッ
プ状誘電体１６に切断分離する。但し、裏面の粘着テー
プにより相互の平面的な位置関係は変わらないようにし
ておき、この状態において次の外観選別工程８において
、画像処理を利用して外観選別を自動的に行う。画像処
理により外観不良と判定されたものは選別除去される。
外観が良品と判定されたものが製品となる。
第８図及び第９図は上記製法により得られた完成品のチ
ップコンデンサであり、相互に対向して静電容量を構成
するための内部容量電極２１を有するチップ状誘電体板
１６の端部を、略コ字状に囲むように薄膜技術による金
属薄膜２２とこれを被覆する金属めっき膜２３とからな
る端部電極１５を設けた構造となる。但し、第９図の斜
視図から明らかなように、端部ｔ［ｉ１５はチップ状誘
電体１６の側面を覆わない形状となっている。このこと
は端部電極１５として薄膜技術による金属薄膜及び金属
めっき膜の組み合わせを採用したことと相俟って製品寸
法のばらつきを縮小することができる利点となる。
ップコンデンサであり、相互に対向して静電容量を構成
するための内部容量電極２１を有するチップ状誘電体板
１６の端部を、略コ字状に囲むように薄膜技術による金
属薄膜２２とこれを被覆する金属めっき膜２３とからな
る端部電極１５を設けた構造となる。但し、第９図の斜
視図から明らかなように、端部ｔ［ｉ１５はチップ状誘
電体１６の側面を覆わない形状となっている。このこと
は端部電極１５として薄膜技術による金属薄膜及び金属
めっき膜の組み合わせを採用したことと相俟って製品寸
法のばらつきを縮小することができる利点となる。
なお、−Ｆ記実施例では、金属薄膜２２を２層のスバ・
ツタ膜で形成したが、最下層をＮｉＣｒのスバ・ツタ膜
、中間層をＣｕＮｉのスパッタ膜、上層をＣｕのスパッ
タ膜とした３層構造とし、金属めっき膜２３の下層をＮ
ｉ−、ｈ層をＰｂ−３ｎとすることも可能て′ある。
ツタ膜で形成したが、最下層をＮｉＣｒのスバ・ツタ膜
、中間層をＣｕＮｉのスパッタ膜、上層をＣｕのスパッ
タ膜とした３層構造とし、金属めっき膜２３の下層をＮ
ｉ−、ｈ層をＰｂ−３ｎとすることも可能て′ある。
また、電気めつきσ）代わりに無電解めっきにより金属
め−）き膜を形成しても良い。
め−）き膜を形成しても良い。
また、スパッタの代わりにイオンブレーティング、スパ
ッタ、Ｐ−Ｃ〜ｌＤ等で金属３膜を形成してもよい。
ッタ、Ｐ−Ｃ〜ｌＤ等で金属３膜を形成してもよい。
さらに、誘電体基板の表面に静電容量を構成するための
外部容、ｉｉＴ、ｓを形成しても差し支えない。
外部容、ｉｉＴ、ｓを形成しても差し支えない。
また、チップ状誘電体上にイシダクタ、マイクロチ・ｌ
ブビーズ、ワイドバンドチョーク等を搭載して複合部品
とすることもできる。
ブビーズ、ワイドバンドチョーク等を搭載して複合部品
とすることもできる。
（発明の効果）
以上説明したように、本発明によれば、端部電極を薄膜
技術による金属薄膜とその上に被着形成された金属めっ
き膜とて構成しており、製品寸法のばらつきを小さくし
て、搭載率の向上を図ることができ、さらに小型チップ
にも十分対応できる。
技術による金属薄膜とその上に被着形成された金属めっ
き膜とて構成しており、製品寸法のばらつきを小さくし
て、搭載率の向上を図ることができ、さらに小型チップ
にも十分対応できる。
また、Ａｇ−Ｐｄペーストを端部ＴＬ極に使用する必要
がなく、電極材ｉ１費の削減を図ることができる。
がなく、電極材ｉ１費の削減を図ることができる。
また、製造に際しては穴あき誘電体基板を利用した基板
処理工法を採用でき、工程の連続化が可１止であって、
基板の状態にて端部型（かの形成が可能であり、端部電
極の形成工程が簡略化されるとともに、基板から各チッ
プに切断後も相互のチップの位置関係をそのまま保持し
た状態で外観選別を行う二とによって、外観選別の自動
化を図る二とができる。
処理工法を採用でき、工程の連続化が可１止であって、
基板の状態にて端部型（かの形成が可能であり、端部電
極の形成工程が簡略化されるとともに、基板から各チッ
プに切断後も相互のチップの位置関係をそのまま保持し
た状態で外観選別を行う二とによって、外観選別の自動
化を図る二とができる。
４ 図面）ｌｖＩ＃ｔなｊ（を明
第１ｃＡは本発明の実施例の製造工程を示す丁程国、第
２図はスリ・ノド形成工程を説明づ゛る斜視図、第３図
は実施例で使用する穴あきセラミ・ｌり誘電体基板を示
す平面図、第・１図はセラミック誘電体基板の棒状部の
４層断面図、第５図は端部電極成膜工程を示す平面図、
第６図は同横断面図、第７図は切断工程を説明する平面
図、第８図は完成品のチップコンデンサを示す正面図、
第９図は同斜視図、第１０図は従来のチップコンデンサ
を示す斜視図である。
２図はスリ・ノド形成工程を説明づ゛る斜視図、第３図
は実施例で使用する穴あきセラミ・ｌり誘電体基板を示
す平面図、第・１図はセラミック誘電体基板の棒状部の
４層断面図、第５図は端部電極成膜工程を示す平面図、
第６図は同横断面図、第７図は切断工程を説明する平面
図、第８図は完成品のチップコンデンサを示す正面図、
第９図は同斜視図、第１０図は従来のチップコンデンサ
を示す斜視図である。
１・・・積層工程、２・・・スタック工程、３・・・ス
リット形成工程、４・・・焼成工程、５・・・端部電極
成膜工程、６・・・電気めっき工程、７・・・切断工程
、１０・・・未焼成の積層セラミック誘電体基板、１１
・・・スリット穴、１２・・・棒状部、１５・・・端部
電極、１６・・・チップ状誘電体板、２０・・・穴あき
セラミック誘電体基板、２１・・・内部容量電極、２２
・・・金属薄膜、２３・・・金属めっき膜。
リット形成工程、４・・・焼成工程、５・・・端部電極
成膜工程、６・・・電気めっき工程、７・・・切断工程
、１０・・・未焼成の積層セラミック誘電体基板、１１
・・・スリット穴、１２・・・棒状部、１５・・・端部
電極、１６・・・チップ状誘電体板、２０・・・穴あき
セラミック誘電体基板、２１・・・内部容量電極、２２
・・・金属薄膜、２３・・・金属めっき膜。
Claims (4)
- （１）所要の内部又は外部容量電極を有するチップ状誘
電体板の端部を略コ字状に囲むように薄膜技術による金
属薄膜を形成し、該金属薄膜上に金属めっき膜を形成し
て端部電極を構成したことを特徴とするチップコンデン
サ。 - （２）前記金属薄膜が前記誘電体板に対して付着性の良
い第１薄膜層の上に低抵抗の第２薄膜層を設けた２層構
造となっている請求項１記載のチップコンデンサ。 - （３）前記金属めっき膜が耐はんだ性の第１めっき層の
上にはんだ付着性の良い第２めっき層を設けた２層構造
となっている請求項１又は２記載のチップコンデンサ。 - （４）棒状部が一体に形成されかつ該棒状部に所要の内
部又は外部容量電極が設けられている穴あき誘電体基板
の前記棒状部の端部を略コ字状に囲むように薄膜技術に
よる金属薄膜を形成し、該金属薄膜上に金属めっき膜を
設けて端部電極を形成した後、前記棒状部を複数個に切
断分離することを特徴とするチップコンデンサの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2082930A JP2678393B2 (ja) | 1990-03-31 | 1990-03-31 | チップコンデンサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2082930A JP2678393B2 (ja) | 1990-03-31 | 1990-03-31 | チップコンデンサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03285313A true JPH03285313A (ja) | 1991-12-16 |
| JP2678393B2 JP2678393B2 (ja) | 1997-11-17 |
Family
ID=13787953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2082930A Expired - Fee Related JP2678393B2 (ja) | 1990-03-31 | 1990-03-31 | チップコンデンサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2678393B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008060287A (ja) * | 2006-08-31 | 2008-03-13 | Tdk Corp | 端子電極および電子部品 |
| JP2019021907A (ja) * | 2017-07-11 | 2019-02-07 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミックキャパシタ及びその製造方法 |
| US11621127B2 (en) | 2017-07-11 | 2023-04-04 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing a multilayer ceramic capacitor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62195111A (ja) * | 1986-02-21 | 1987-08-27 | 京セラ株式会社 | チツプ型積層磁器コンデンサ |
-
1990
- 1990-03-31 JP JP2082930A patent/JP2678393B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62195111A (ja) * | 1986-02-21 | 1987-08-27 | 京セラ株式会社 | チツプ型積層磁器コンデンサ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008060287A (ja) * | 2006-08-31 | 2008-03-13 | Tdk Corp | 端子電極および電子部品 |
| JP2019021907A (ja) * | 2017-07-11 | 2019-02-07 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミックキャパシタ及びその製造方法 |
| US11621127B2 (en) | 2017-07-11 | 2023-04-04 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing a multilayer ceramic capacitor |
| US11721489B2 (en) | 2017-07-11 | 2023-08-08 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2678393B2 (ja) | 1997-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5197170A (en) | Method of producing an LC composite part and an LC network part | |
| KR19990072482A (ko) | 저항소자및그제조방법 | |
| KR100304792B1 (ko) | 다층코일및그제조방법 | |
| JP2000124007A (ja) | チップ型サーミスタおよびその製造方法 | |
| JPH03285313A (ja) | チップコンデンサ及びその製造方法 | |
| JPH01206615A (ja) | 積層型貫通コンデンサ | |
| JPH1126284A (ja) | チップ状電子部品とその製造方法 | |
| JPH05267025A (ja) | チップ部品の製造法及び電子部品の製造法 | |
| US5700338A (en) | Method of manufacturing resistor integrated in sintered body and method of manufacturing multilayer ceramic electronic component | |
| US4756928A (en) | Method of forming electrodes of an electronic component of chip type for connecting to the external | |
| JP2526131B2 (ja) | チップ抵抗器及びその製造方法 | |
| JP2000315617A (ja) | セラミック積層電子部品の製造方法 | |
| JP2946261B2 (ja) | 積層電子部品の製造方法 | |
| JPH0917607A (ja) | チップ状回路部品とその製造方法 | |
| JPH0521204A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JPH11214235A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JPH07105302B2 (ja) | チップインダクタの製造方法 | |
| JPS63172401A (ja) | チツプ抵抗器、その集合体及びチツプ抵抗器の製造方法 | |
| JP2000077253A (ja) | 電子部品、チップ型セラミック電子部品、およびそれらの製造方法 | |
| KR0130868B1 (ko) | 다층 칩 캐패시터(Multilayer Chip Capacitor)의 외부 전극 제조방법 | |
| JPH07101830B2 (ja) | セラミックフィルタの製造方法 | |
| JPH01120802A (ja) | 抵抗内蔵電子部品の製造方法 | |
| JP4109348B2 (ja) | 電子部品とその製造方法 | |
| JP3159440B2 (ja) | 角形チップ抵抗器 | |
| KR0143158B1 (ko) | 칩형의 lc 복합 전자 부품의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |