JPH03282603A

JPH03282603A - 制御プログラムのｒｏｍカード書込み方式

Info

Publication number: JPH03282603A
Application number: JP8283790A
Authority: JP
Inventors: Kazuo Yoshida; 和生吉田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-03-29
Filing date: 1990-03-29
Publication date: 1991-12-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、数値制御装置（以下ＮＣ制御ユニットと称
する）で開発されたＰＬＣ（プログラマブルロジックコ
ントローラ）ソフトウェアをＲＯＭカートに記憶する制
御プログラムのＲＯＭカード書込み方式に関するもので
ある。

〔従来の技術）第４図は、従来のＰＬＣ開発方法を実行するための装置
構成図であり、図において、（１）はＮＣ制御ユニット
、（２）は操作ボード、（３）はＮＣ制御ユニット（１
）　　と操作ボード（２）を接続するボード接続ケーブ
ル、（４）はＮＣ制御ユニット（１）　に着脱自在に装
着されたＰＬＣ開発ＲＡＭカード、（５）はＰＬＣ開発
ＲＡＭカード（４）専用の補助電源、（６）は補助電源
（５）とＮＣ制御ユニット（１）から電圧供給を行うた
めの電圧供給ケーブル、（７）は補助電源（５）用ノＡ
Ｃ１００Ｖ電源ケーブル、（８）はＰＬＯ開発ＲＡＭカ
ード（４）上に実装されたＲＡＭメモリ、（９）はＮＣ
制御ユニット（１）と接続する制御ユニット接続コネク
タ、（１０）はＲＯＭカード接続コネクタ、（１１）は
ＲＯＭカード接続コネクタに接続するＲＯＭカードであ
る。

次に、動作について説明する。ＰＬＣソフトウェアの開
発はＮＣ制御ユニット（１）に接続されたＰＬＣ開発Ｒ
ＡＭカード（４）上のＲＡＭメモリ（８）に対して、操
作ボード（２）からキー人力により、書込みを行う。そ
して、ＲＡＭメモリ（８）てのＰＬＣソフトウェアのシ
ミュレーションを行った後、ＰＬＣソフトウェアをＲＯ
Ｍ化するために、ＰＬＯ開発ＲＡＭカート（４）のＲＯ
Ｍカードオ妾続コネクタ（１０）にＲＯｌ、ｌカート（
１１）を接続する。ＰＬＣ開発ＲＡＭカード（４）はＲ
［Ｉ　Ｍ切り機能を有しており、操作ボード（２）より
ＲＯＭ切り機能を起動させると、ＲＡＭメモリ（８）の
内容が、ＲＯＭカート（１１）にＲＯＭ切りされる。

そして、ＲＯＭ切りか完了したら、ＲＯＭカート（１１
）を取り外し、ＰＬＣ開発ＲＡＭカート（４）をＮＧ制
御ユニッ１−（１）から取外して、代りにＲＯＭカート
（１１）を挿入して、ＮＣ制御ユニット（１）を通常運
転モートとする。

或は、他の従来技術として、特開昭６２−２２８３０９
号公報に示された「プログラマブルマシンコントローラ
のＲＯＭカセット書込み方式」がある。この従来方式は
、プログラマブルコントローラに内蔵されたＲＡＭ上に
作成されたｐｈ＋ｃ　　（プログラマブルマシンコント
ローラ）プログラム及びＲＯＭに記憶されている管理プ
ログラムを、プログラマブルコントローラ中のＲ５２３
２Ｃ等のインターフェース回路を介してＲＯＭライタに
シリアル転送し、ＲＯＭライタにセットされたＲＯＭカ
セットにＰＭＣプログラムを記憶させるものである。

（発明が解決しようとする課題）従来のＰＬＣ開発方法は以上の様に実施されているため
、ＰＬＯソフトウェアのメモリ容量か増えるごとに、Ｒ
ＯＭ切り機能を有したＰＬＣ開発Ｒ八Ｍへドを新規に準
備する必要があった。また、ＲＯＭ切り機能ソフトウェ
アは、ＰＬＣ開発ＲＡＭカートのＲＡＭメモリ上に格納
されているため、実際のＰＬＣ開発のために開放される
ＲＡＭエリアが削減されるという問題があった。さらに
は補助電源やＮＧ制御ユニット間のケーブル接続が、Ｐ
［、Ｃ開発ＲＡＭカードをＮＣ制御ユニットから取外す
際に、煩わしさを生しる等の課題があった。

更に、特開昭８２−２２６３０９号に見られる他の従来
技術においては、プログラマブルコントローラ中のＲＡ
Ｍに記憶されたＰＭＣを外部ＲＯＭライタにシリアル転
送するための手段が必要とされるため、プログラマブル
コントローラの構成が複雑化すると共に、データ転送の
ためのソウトウエア負担が増すといった欠点があった。

この発明は上記のような課題を解決するためになされた
もので、ＰＬＯソフトウェアのメモリ容量が増えても、
ＲＯＭ切り機能を削除したＰＬＣ開発ＲＡＭカードの新
設たけで済み、ＲＯＭ切り機能ソフトウェアをＲＡＭエ
リアに格納する必要のない制御プログラムのＲＯＭ書込
み方式を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る制御プログラムのＲＯＭ書込み方式は、
数値制御装置に着脱自在に装着され、該数値制御装置に
よる制御動作を通して開発された制御プログラムを記憶
するＲＡＭカートに、記憶内容を一定時間保持するバッ
クアップ手段を備え、このＲへｈｔカートにプログラム
記憶後、数値制御装置より取り外し、ＲＯＭカートと共
にＲＯＭ切り装置に装着し、ＲＡＭカート内容をＲＯＭ
カードにコピーするするようにしたものである。

〔作用〕

この発明によれば、数値制御装置に着脱自在に装着され
、この数値制御装置の動作を通して開発された制御プロ
グラムを記憶するＲＡＭカードに記憶データ保持用のバ
ックアップ手段を備えることにより、プログラム記憶後
上記数値制御装置よりＲＡＭカードを取り外し、別置の
ＲＯＭ切り装置にＲＯＭカードと共に装着し、該Ｒ［Ｉ
Ｍ切り装置によってＲＡＭカードの記憶プログラムをＲ
ＯＭカードにコピーするようにしたので、ＲＡＭカード
にはＲＯＭ切り機能プログラムのためのメモリ領域を設
ける必要かなく、ＲＯＭ切り装置は数値制御装置のケー
ブル接続をなくし全く独立してＲＯＭカートデータのコ
ピーを行うことができる。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、（１２）はＲＯＭ切り装置、（１３）はこ
のＲＯＭ切り装置（１２）に取り付けられたマスターメ
モリスロット、（１４）はターゲットメモリスロットで
ある。（１５）はＲＯＭ切り機能を実行する操作キーホ
ード、（１６）はコマンド実行表示ＬＥＤ、（１７）は
エラー表示ＬＥＤ　、（１８）はＲＯＭ切り装置ＡＣ１
００Ｖケーブルである。

第２図はＲＯＭ切り装置（１２）とＰＬＣ開発ＲＡＭカ
ード（４）及びＲＯＭカート（１１）の関係を示すブロ
ック図で、（１９）はＣＰＵ　、（２０）はＲＯＭ切り
機能ソフトウェアを格納しているシーケンスＲＯＭ、（
２１）はＲＯＭ切り機能実行中に処理データを格納する
ワーキングＲＡＭ　、　　（２２）はメモリやＩｌｏを
アクセスするためのアドレスデコーダ、（２３）はアド
レスラッチ、（２４）はメモリデータリードバッファ、
（２５）はマスター／ターゲットアクセスコントロール
ボート、（２６）は操作キーボード（１５）の状態をリ
ードするキーデータリードバッファである。（２７）は
電源て、（２８）はターゲットメモリスロット（１４）
のＶＣＣ電圧をコントロールするターゲシトＶＣＣコン
トローラで、（２９）はマスターＶｃｃ　０Ｎ１０ＦＦ
リレー（３０）はターゲットＶＰＰＯＮ１０ＦＦリレー
、（３１）はターゲットＶｃｏＯＮ１０ＦＦリレーであ
る。（３２）はＶＣＣＯＮ１０ＦＦ信号、（３３）はＶ
ｐｐ　０Ｎ１０ＦＦ信号、（３４）はマスターチップセ
レクト、（３５）はターゲットチップセレクト、（３６
）はメモリデータコントロール信号、（３７）はＲＯＭ
カード（１１）にＲＯＭ切りするためのライトパルスを
出力するライトパルスジェネレータである。（３８）は
ＰＬＣ開発ＲＡＭカード（４）のＲＡＭアドレスデコー
ダで、（３９）はＲＯＭカード（１１）のＲＯＭアドア
ドレスデコーダ（４０）はＲＡＭデータバッファ、（４
１）はＲＯＭデータバッファである。（４２）はＰＬＣ
開発ＲＡＭカードの内容をバックアップするためのバッ
クアップスーパーコンデンサである。

次に動作について説明する。ＰＬＯソフトウェアの開発
は、ＮＣ制御ユニット（１）に接続されたＰＬＯ開発Ｒ
ＡＭカード（４）に対して、操作ボード（２）からキー
人力により書込みを行う。モしてＰＬＣ開発ＲＡＭカー
ド（４）でのＰＬＣソフトウェアのシミュレーションを
行った後、ＰＬＣソフトウェアをＲＯＭ化するために、
ＰＬＣ開発ＲＡＭカード（４）をＮＣ制御ユニット（１
）から取り外して、ＲＯＭ切り装置（１ｚ）のマスター
メモリスロット（１３）に接続する。この時ＰＬＣ開発
ＲＡＭカード（４）の内容はバックアップスーパーコン
デンサ（４２）によりバックアップされているため、補
償されている。ＲＯＭ切り装置（１２）のターゲットメ
モリスロット（１４）にはＲＯＭカード（１１）を接続
し、ＲＯＭ切り装置ＡＣ１００Ｖケーブル（１８）を接
続して、操作キーホード（１５）よりＲＯＭ切り機能を
実行する。

続いて、第２図と第３図によりＲＯＭ切り機能の処理を
説明する。ｃｐｕ　（１９）は、（４３）で操作キーボ
ード（１５）の状態をキーデータリードバッファ（２６
）を介してリートし、（４４）でＲＯＭ切り起動と判断
すると、まず（４５）でマスターメモリスロット（１３
）とターゲットメモリ（１４）のＶＣＣ電圧をＶＣＣＯ
Ｎ１０ＦＦ信号（３２）により、マスターＶｃｃＯＮ１
０ＦＦリレー（２９）とターケシトＶｃｏＯＮ１０ＦＦ
リレー（３１）をＯＮさせて供給する。次に（４６）で
ターケシトＶＣＣコントローラ（２８）に対して、ｖｃ
ｃ＝＋６ｖとなる様にセットする。更には、（４７）　
テＶｐｐ　０Ｎ１０ＦＦ信号（３３）によりターゲット
Ｖｐｐ　０Ｎ１０ＦＦリレー（３０）をＯＮシて、ＲＯ
Ｍカード（ｉｌ）ニｖＰ、　＝　＋　１２．５Ｖを供給
する。

そして、（４８）で、メモリデータコントロール信号（
３６）をＨレベルにセットすることにより、ＲＡＭデー
タバッファ（４０）とＲＯＭデータバッファ（４１）の
データ方向をＰＬＯ開発ＲＡＭカード（４）からＲＯＭ
カード（１１）に流れる様にする。次に（４９）で、ア
ドレスラッチ（２３）にＲＯＭ切りアドレスをセットし
、（５０）でマスターチップセレクト（３４）とターゲ
ットチップセレクト（３５）をセットする。この状態で
（５１）てライトパルスジェネレータ（３７）に対して
ライトパルス出力を要求すると１アドレス分のＲＯＭ切
りを行う。そして（５２）でターゲットチップセレクト
（３５）をリセットして、（５３）でメモリデータバッ
ファ（２４）より、ＰＬＣ開発ＲＡＭカード（４）のデ
ータをリードし、　（５４）でマスターチップセレクト
（３４）をリセットして、ターゲットチップセレクト（
３５）をセットし、（５５）でメモリデータコントロー
ル信号（３６）をＬレベルにセットして、（５６）でＲ
ＯＭカード（１１）のデータをリードし、（５７）でリ
ードした２つのデータを比較して、ＲＯＭ切りベリファ
イチエツクを行う。もしデータが異なってぃた場合には
、（６５）のエラー処理で、エラー表示ＬＥＤ　（１７
）を点滅させる。データが等しい場合は、（５８）で全
アドレス分ＲＯＭ切り処理か完了したかどうかチエツク
し、もし完了していない場合は、（５９）でＲＯＭ切り
アドレスをインクリメントして、（４８）からの処理を
繰り返す。全アドレス分ＲＯＭ切り処理か完了した場合
は、（６０）でターゲットＰＰ０Ｎ１０ＦＦリレー（３
０）をＯＦＦ　シテＶｐｐ　＝　＋　５Ｖとし、（６１
）でターゲット。０コントローラ（２８）に対して、Ｖ
ｃｃ”＋５Ｖ±５＊となる様にセットする。そして（６
２）て再ひ全アドレスについて、ｐ＋−ｃ開発ＲＡＭカ
ート（４）とＲＯＭカード（１１）のベリファイチエツ
クを行い、（６３）でベリファイエラーがなければ、（
６４）でマスターＶＣＣ０Ｎ１０ＦＦリレー（２９）、
ターゲットｃｃ　０Ｎ１０ＦＦリレー（３１）をＯＦＦ
　Ｌ、て、ＲＯＭ切り機能は終了する。もしヘリファイ
エラーがあった場合は、（６５）のエラー処理てエラー
表示ＬＥＤ　（１７）を点滅させる。ＲＯＭ切り処理中
は、コマンド実行表示ＬＥＤ　（ｌｌｉ）を点滅させて
、ＲＯＭ切り処理が完了すると、コマンド実行表示ＬＥ
Ｄ　（１６）の点滅を停止すする。

ＲＯＭ切り完了したＲＯＭカート（１１）はターゲット
メモリスロット（１４）より取り外し、ＮＣ制御ユニッ
ト（１）に接続して通常運転モードとする。

ここでは、マスターメモリスロット（１３）にＰＬＣ開
発ＲＡＭカード（４）を接続する場合を説明したが、Ｐ
ＬＣ開発ＲＡＭカード（４）ノ代りニＲＯＭ切り済みの
ＲＯＭカード（１１）でも良い。

また、ＰＬＣ開発ＲＡＭカート（４）のバックアップに
はバックアップスーパーコンデンサ（４２）を使用して
いるが、充電バッテリーの様なものを代用しても良い。

また、ＲＯＭ切り装置（１２）にＲ５２３２Ｃシリアル
インターフエースポートを設ければ、マスターメモリス
ロット（１３）に接続したＰ　Ｌ　Ｃ開発ＲＡＭカード
（４）に外部からＰＬＣソフトウェアをローディングす
ることも可能である。

〔発明の効果〕

以上のように、この発明によれば、記憶データ保持用の
バックアップ手段を有したＲへＩＩカートに、数値制御
装置で開発した制御プログラムを書込んた後、ＲＡＭカ
ードを別置のＲＯＭ切り装置に装着して制御プログラム
をＲＯＭカードにコピーする構成としたので、ＲＡＭカ
ートの全メモリエリアを制御プログラム格納エリアに使
用することができるため、メモリ容量を有効に使える効
果かある。

更にＲＯＭ切り装置は数値制御装置と全く独立した動作
をすることで、プログラムコピー時ニ煩わしいケーブル
接続、別電源準備が不必要となり極めて簡易にコピー動
作を行える効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による制御プログラムのＲ
ＯＭカード書込み方式を示す構成図、第２図はこの発明
のＲＯＭ切り装置とＰＬＣ開発ＲＡＭカドとＲＯＭカー
トの関係を示すブロック図、第３図はＲＯＭ切り処理を
示すフローチャート、第４図は従来のＰＬＣ開発方法を
示す構成図である。（１）はＮＣ制御ユニット、（２）は操作ホード、（４
）はＰＬＣ開発ＲＡＭカード、（１１）はＲＯＭカード
、（１２）はＲＯＭ切り装置である。なお、図中、同符号は同又は相当部分を手続補正書（自発）平成２年５権１日１゜事件の表示特願平２８２８３７号２、発明の名称制御プログラムのＲＯＭカード書込み方式３、補正をす
る者事件との関係　特許出願人住　所　　　東京都千代田区丸の内二丁目２番３号名　
称（６０１）三菱電機株式会社代表者志岐守哉４、代理人住所東京都中央区日本橋本町１丁目９番１３号中山ビル４階６、補正の内容（１）明細書第４頁第１９行のｒＰＭＣＪという記載を
「ＰＬＣ」と補正する。（２）図面中第２図を別紙の如く補正する。７、添付書類の目録図面　　　　　　　１通

Claims

【特許請求の範囲】

数値制御装置に着脱自在に装着され、該数値制御装置に
よる制御動作を通して開発された制御プログラムを記憶
するＲＡＭカードに、記憶内容を一定時間保持するバッ
クアップ手段を備え、このＲＡＭカードにプログラム記
憶後、数値制御装置より取り外し、ＲＯＭカードと共に
ＲＯＭ切り装置に装着し、ＲＡＭカード内容をＲＯＭカ
ードにコピーすることを特徴とする制御プログラムのＲ
ＯＭカード書込み方式。