JPH03277192A - Ａｃサーボモータ制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、車軸または複数軸からなるモータ駆動軸を有
する産業用ロボット、工作機械等に利用されるＡＣサー
ボモータの制御技術に関する。

［従来の技術］ ＡＣサーボモータを制御する方法としてモータ端子間に
印可する電圧を制御する方法と相銀の駆動電流を制御す
る方法が知られている。

モータ回転角度に応じて適切な電流制御を行うことによ
りリプルのないトルク制御を行うことが出来ることから
後者が広く普及している。

上記を実現するために、３相のＡＣサーボモータを例に
とると、３相分の電流をそれぞれ適切に制御する必要が
ある。また３相のうちの１相分は残る２相から導出でき
るために直接には２相分の電流制御を行う。

駆動電流の制御は通常電流センサまたは同等の検出手段
を利用した電流フィードバンク制御により実現し、電流
指令値通りのｔ流制御が実現される。この時電流指令値
は角度に応じて一意に決まる正弦波上のパターンで表さ
れる。

正弦波パターンを生成する手段としてよく使われる手段
としてモータ回転角度をカウンタ回路で読み、デコーダ
回路を介して電流指令発生用ＲＯＭのアドレスを生成す
る方法が使われる。

この際、２相分の電流指令パターンを発生ずるために２
個のＲＯＭが必要とされてきた。

また複数軸のＡＣサーボモータを制御するためには上記
ＲＯＭが軸数と２相の乗算結果に相当するＲＯＭが必要
となった。

第４図に２軸分のＡＣサーボモータを制御するための電
流指令発生回路例を示している。−軸あたり２個のＲＯ
Ｍが必要なため、本例では４個のＲＯＭを必要としてい
る。

ここで、Ａは第１軸Ｕ相電流位相データ、Ｂは第１軸Ｖ
相電流位相データ、Ｃは第２軸Ｕ相電流位相データ、Ｄ
は第２軸Ｖ相電流位相データである。

［発明が解決使用とする課題］ 上記原因によりコストの増大と回路外形が大きくなる問
題が生じていた。また、ＲＯＭの個数回だけＲＯＭに制
御用データを書き込む手間がかかっていた。

［課題を解決するための手段］ ＡＣモータの電流指令パターンはＡＣサーボモータの回
転角度に応して定められるが、角度の変化に伴うデータ
更新にかかる遅れはモータの機械的時定数に比して十分
短ければ良い。そこで、複数のタイミングを発生する回
路を設け、時分割にＲＯＭをアクセスする処理を行うこ
とにより、１個のＲＯＭに複数の相の電流指令パターン
を表すデータを発生させることで上記と同等の機能を満
たすことができる。

［作用］ 本発明は、クロック回路とその分周回路とデコーダ回路
から構成されるタイミング発生回路を利用して、カウン
タ回路におけるカウントデータのう、チと読み出しを順
次に行い、読みだしたカウントデータを１個のＲＯＭの
アドレスデータとして用いる。ＲＯＭの出力データを対
象となる相のために設けたランチ回路にラッチすること
により、２相の電流指令パターンまたは複数軸分の電流
制御パターンを生成することを可能にしたＡＣサーボモ
ータの電流制御回路である。

［実施例コ 第１図に２軸分のＡＣサーボモータを制御する場合の回
路による本発明の実施例を示す。

また、第２図に回路の制御信号のタイミング図の例を示
す、第３図に第２図で示したタイミングを発生する回路
例を示す。

各軸のモータは位１検出器を持ち、その出力はＡ相、Ｂ
相と呼ばれ、それぞれが９０度の位相差を持つパルス信
号を具備している０零回路例ではＡ相、Ｂ相信号を入力
すると回転方向に応じたパルスを発生する回転方向弁別
回路１１．１２とカウンタ回路２１．２２とカウンタ回
路の出力データをランチするランチ回路３１．３２と、
出力許可信号の入力によりう、チデータを出力する３ス
テ一トハフフア回路４１．４２とを持つ。

軸毎の３ステ一トバツフア回路出力は全ての軸に対して
共通に使用するＲＯＭ５のアドレスデータとして使用さ
れる。

ＲＯＭのアドレス入力に応じて出力される電流指令パタ
ーン発生用データは各軸各相銀に用意されたラッチ回路
６Ｕ、６Ｖ、７Ｕ、７Ｖにランチされ、対応するＤ／Ａ
変換回路８Ｕ、８Ｖ、９Ｕ。

９■の入力データとなる。ここで用いるＤ／Ａ変換回路
８Ｕ、８Ｖ、９Ｕ、９■は乗算型ト呼ハレ、各軸の電流
振幅指令電圧と前記データとの乗算結果に相当する電圧
を出力するものである。出力電圧は各相の電流指令電圧
として使用される。　次に前記回路のタイミングを説明
する。第２図に見られるように信号１の立ち上がりエツ
ジで第１軸のカウントデータがランチされ、信号３がロ
ーレヘルの間、第１軸のランチデータがＲＯＭの下位ア
ドレス入力として使用される。

また、ＣＬＫ２．３をＲＯＭの上位アドレスに使用する
ことにより、制御軸と制御対象相のアドレス領域が指定
される。

一方、ＣＬＫ２．３を入力とするデコーダ回路とＣＬＫ
ｌを遅延させた信号によりＲＯＭの出力する対象のラッ
チ回路の選択とラッチが行われる。

次に第３図が第２図の信号ｌから信号１０までをタイミ
ングを発生することを示す。

ＣＬＫｌ、２．３は分周回路１０により、クロックを１
／２．１／４．１／８分周したものである。

ここに、■〜［相］は次の信号を意味する。

■−信号１　（第１軸カウンタのラッチ信号）■−信号
２　（第２軸カウンタのランチ信号）■−信号３　（第
１軸カウンタの出力許可信号）■−信号４（第２軸カウ
ンタの出力許可信号）■−ＣＬ）［２−信号５ ■−ＣＬＫ３−信号６ ■−信号７　（第１軸Ｕ相用データのランチ信号）■＝
信号８　（第１軸■相用データのラッチ信号）■＝信号
９（第２軸Ｕ相用データのランチ信号）［相］−信号１
０　（第２軸Ｖ相用データのランチ信号）出力■はＣＬ
Ｋ２，３のＡＮＤ出力であるが、第１図の信号１として
ランチ回ｌＲ３１に入力され、信号の立ち上がりでラン
チ動作を行う。

出力■はＣＬＫ２とＣＬＫ３のＮＯＴとのＡＮＤであり
、第１図の信号２に使用され、ランチ回路３２に接続さ
れ、ラッチ回路３２は信号２の立ち上がりでラッチ動作
を行う。

出力■はＣＬＫ３のＬ出力に対する遅延を行う回路の出
力であり、第１図の信号３に接続される。

３ステ一トバツフア回Ｂ　４１　ハ４を号３　カＬ　レ
ベルの時間、ランチ回路３１の出力をそのまま出力する
。出力■はＣＬＫ３のＮＯＴのＬレベル出力に対する遅
延回路出力であり、第１図の信号４に接続され、３ステ
ートバツフア４２は信号４がＬレベルの時間だけランチ
回路３２の出力結果をそのまま出力する。

３ステートバッファ４１．４２の出力は共通なので両者
が同時に出力することはできない。そこで、出力■■を
作成し、タイミングをずらしている。出力■■は各々Ｃ
ＬＫ２．３の出力であり、両者をＲＯＭの上位アドレス
に使用している。

２ピントデコ一ダ回路の出力■■■［相］はＣＬＫ２．
３人力で決まるデコード結果に応じていずれか１出力が
選択される。また、デコード結果は前記出力■■によっ
て決まる第１図のＲＯＭのアクセス領域と一致するよう
に設定される。

また、前記出力■■■［相］はＣＬＫ　１の遅延出力Ｃ
ＬＫ４がＨレベルの時間中のみ出力される。

また出力■■■０は第１図における信号７，８゜９．１
０に接続され、各々ラッチ回路６Ｕ、６■、７Ｕ、ＴＶ
を信号の立ち上がりでラッチする。

出力■■は第１軸のカウンタ出力がラッチされ、ＲＯＭ
アドレス入力として出力されている出力■がＬレベルの
間に発生し、出力■０は第２軸のカウンタ出力がランチ
され、ＲＯＭアドレス入力として出力されている出力■
がＬレベルの間に発生している。また、出力■は出力■
■が共にＬレベルのタイミングで発生し、出力■は出力
■がＬレベルかつ出力■がＨレベルのタイミングで発生
し、出力■は出力■がＨレベルかつ出力■がＬレベルの
タイミングで発生し、出力［相］は出力■■が共にＨレ
ベルのタイミングで発生しているため、各々のモータの
電流制御を行う各相のデータが書き込まれる所定アドレ
スに対応できている。

［発明の効果コ 本発明により、制御回路の材料費が減少され、回路基板
外形が小型化され、ＲＯＭの書き込み作業と維持管理業
務が軽減される効果が得られる。

【図面の簡単な説明】

第１図は本発明の回路実施例である。番号付きの信号は
回路の制御を司るタイミング信号である。 第２図は本発明の実施倉におけるタイミングの脱刷 明図であり、信号の意味とタイミングを示す。 第３図は第２図で示したタイミングを実現する回路例で
ある。 第４図は従来の方法による２軸のＡＣサーボモータの電
流指令パターン発生回路例である。 １１．１２・・・回転方向弁別回路 ２１．２２・・・カウンタ回路 ３１．３２・・・ラッチ回路 ４１．４２・・・３ステ一トバツフア回路５　　　　・
・・ＲＯＭ回路 以上

Claims (1)

1. 【特許請求の範囲】 １）ＡＣサーボモータ制御回路において、３相のうちの
   ２相分の電流制御パターンを１個のＲＯＭで発生するこ
   とを特徴としたＡＣサーボモータ制御回路。 ２）複数個のＡＣサーボモータの制御回路において、モ
   ータの個数と２相分を乗じた相数の電流制御パターンを
   １個のＲＯＭで発生することを特徴としたＡＣサーボモ
   ータ制御回路。