JPH03276702A - チップ形リニアサーミスタ素子とその製造方法 - Google Patents
チップ形リニアサーミスタ素子とその製造方法Info
- Publication number
- JPH03276702A JPH03276702A JP2078275A JP7827590A JPH03276702A JP H03276702 A JPH03276702 A JP H03276702A JP 2078275 A JP2078275 A JP 2078275A JP 7827590 A JP7827590 A JP 7827590A JP H03276702 A JPH03276702 A JP H03276702A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- thick
- thick film
- thermistor
- chip type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000004020 conductor Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 9
- 238000009966 trimming Methods 0.000 abstract description 10
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 5
- 239000000919 ceramic Substances 0.000 abstract description 5
- 239000011248 coating agent Substances 0.000 abstract description 5
- 238000000576 coating method Methods 0.000 abstract description 5
- 239000006071 cream Substances 0.000 abstract description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 3
- 238000005259 measurement Methods 0.000 abstract description 2
- 238000007639 printing Methods 0.000 abstract description 2
- 238000009529 body temperature measurement Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 238000005476 soldering Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、各種電気機器の温度補償回路や温度測定回路
、温度監視回路、温度補正回路に用いる直線的なサーミ
スタ特性を有するチップ形リニアサーミスタ素子とその
製造方法に関するものである。
、温度監視回路、温度補正回路に用いる直線的なサーミ
スタ特性を有するチップ形リニアサーミスタ素子とその
製造方法に関するものである。
現在、各種電気機器の温度補償回路や温度測定回路、温
度監視回路、温度補正回路に用いられるリニアライズ回
路７は、第３図図示の如く、サーミスタ素子５，６と抵
抗素子３，４を組み合わせて構成されている。ここで、
サーミスタ素子５゜６には円板状チップ状ＮＴＣサーミ
スタが、抵抗素子３，４には抵抗値の規格化された金属
被膜抵抗器が利用されている。また実開昭６２−１．９
９９０２号、実開昭６２−１９９９０３号公報に示され
ているように、１−個のサーミスタ素子と１個の抵抗素
子をチップ状にまとめたリニアライズ特性を有するサー
ミスタが知られている。
度監視回路、温度補正回路に用いられるリニアライズ回
路７は、第３図図示の如く、サーミスタ素子５，６と抵
抗素子３，４を組み合わせて構成されている。ここで、
サーミスタ素子５゜６には円板状チップ状ＮＴＣサーミ
スタが、抵抗素子３，４には抵抗値の規格化された金属
被膜抵抗器が利用されている。また実開昭６２−１．９
９９０２号、実開昭６２−１９９９０３号公報に示され
ているように、１−個のサーミスタ素子と１個の抵抗素
子をチップ状にまとめたリニアライズ特性を有するサー
ミスタが知られている。
しかしながら、上述した現状のリニアライズ回路構成な
らびにサーミスタ素子には下記の問題点があった。
らびにサーミスタ素子には下記の問題点があった。
（１）リニアライズ特性の直線性偏差を決定する上で重
要な要因となる抵抗素子の抵抗値の選択が、市販の規格
化された金属被膜抵抗器のシリーズ抵抗値から行われる
ため、材料費を抑制し得るものの、最も良好なリニアラ
イズ特性に到達することができない。
要な要因となる抵抗素子の抵抗値の選択が、市販の規格
化された金属被膜抵抗器のシリーズ抵抗値から行われる
ため、材料費を抑制し得るものの、最も良好なリニアラ
イズ特性に到達することができない。
（２）使用するサーミスタ素子および抵抗素子の抵抗値
にバラツキがあるため、標準温度におけるリニアライズ
抵抗値にバラツキを生じ、互換性精度が悪くなる。
にバラツキがあるため、標準温度におけるリニアライズ
抵抗値にバラツキを生じ、互換性精度が悪くなる。
（３）サーミスタ素子および抵抗素子がリード端子付き
のディスクリート部品の場合、プリント基板」−に広い
面積を要するので小型化が困難であり、又各部品の実装
費用がコストアップの要因となる。
のディスクリート部品の場合、プリント基板」−に広い
面積を要するので小型化が困難であり、又各部品の実装
費用がコストアップの要因となる。
（４）実開昭６２−１９９９０２号や実開昭６２１９９
９０３号公報に開示されたサーミスタでは、サーミスタ
素子１個と抵抗素子１−個で構成されているため、リニ
アライズ特性が充分ではない。
９０３号公報に開示されたサーミスタでは、サーミスタ
素子１個と抵抗素子１−個で構成されているため、リニ
アライズ特性が充分ではない。
本発明は、１−述のような問題点に鑑みてなされたもの
であり、小型でリニアライズ特性が良く、低価格化の可
能な大量生産に適したチップ形リニアサーミスタ素子と
その製造方法を提供することを目的とする。
であり、小型でリニアライズ特性が良く、低価格化の可
能な大量生産に適したチップ形リニアサーミスタ素子と
その製造方法を提供することを目的とする。
前記目的を達成するための本発明によるチップ形リニア
サーミスタ素子は、伝熱性にすぐれた絶縁基板」二に、
厚膜導体配線と第１および第２のトリミング用厚膜抵抗
体と第１．および第２のチップ形サーミスタからなるリ
ニアライズ回路を形成しであることを特徴とする。
サーミスタ素子は、伝熱性にすぐれた絶縁基板」二に、
厚膜導体配線と第１および第２のトリミング用厚膜抵抗
体と第１．および第２のチップ形サーミスタからなるリ
ニアライズ回路を形成しであることを特徴とする。
又、本発明によるチップ形リニアサーミスタ素子の製造
方法は、絶縁基板上に厚膜導体配線と第１および第２の
トリミング用厚膜抵抗体を印刷形成し、それから絶縁基
板上に第１と第２のチッソ形サーミスタを実装してリニ
アライズ回路を構成し、その後、標準温度中にて第１お
よび第２の厚膜抵抗体の抵抗値調整をモード端子測定に
より行嘱 ない、標準温度での互換性精度を極力高めたことを特徴
とする。
方法は、絶縁基板上に厚膜導体配線と第１および第２の
トリミング用厚膜抵抗体を印刷形成し、それから絶縁基
板上に第１と第２のチッソ形サーミスタを実装してリニ
アライズ回路を構成し、その後、標準温度中にて第１お
よび第２の厚膜抵抗体の抵抗値調整をモード端子測定に
より行嘱 ない、標準温度での互換性精度を極力高めたことを特徴
とする。
本発明によるチップ形リニアサーミスタ素子は、リニア
ライズ回路を構成する抵抗素子としてトリミングの可能
な厚膜抵抗体を採用することにより、任意の抵抗値に調
整し得るようになった。
ライズ回路を構成する抵抗素子としてトリミングの可能
な厚膜抵抗体を採用することにより、任意の抵抗値に調
整し得るようになった。
又、上記厚膜抵抗体とチップ形サーミスタの採用により
、小型化ど量産化に適した構成となっている。
、小型化ど量産化に適した構成となっている。
以下、本発明によるチップ形リニアサーミスタ素子とそ
の製造方法について説明する。
の製造方法について説明する。
第１実施例
本発明のチップ形リニアサーミスタ素子は、アルミナセ
ラミックス等の伝熱性にすぐれた絶縁基板１上に、厚膜
導体配線２と第１および第２のトリミング用厚膜抵抗体
３，４、第１および第２のチップ形サーミスタ５，６か
らなるリニアライズ回路７を形成したものである。ここ
で、第１および第２の厚膜抵抗体３，４は、良好なリニ
アライズ特性を得るため、レーザートリミングにより抵
抗値調整を行なっである。従って、金属被膜抵抗器など
を採用した場合と異なり、規格化された不連続のシリー
ズ抵抗値に拘束されることなく、無段階で任意の抵抗値
を得ることができる。このため、最も良好なリニアライ
ズ特性に到達することが可能となった。
ラミックス等の伝熱性にすぐれた絶縁基板１上に、厚膜
導体配線２と第１および第２のトリミング用厚膜抵抗体
３，４、第１および第２のチップ形サーミスタ５，６か
らなるリニアライズ回路７を形成したものである。ここ
で、第１および第２の厚膜抵抗体３，４は、良好なリニ
アライズ特性を得るため、レーザートリミングにより抵
抗値調整を行なっである。従って、金属被膜抵抗器など
を採用した場合と異なり、規格化された不連続のシリー
ズ抵抗値に拘束されることなく、無段階で任意の抵抗値
を得ることができる。このため、最も良好なリニアライ
ズ特性に到達することが可能となった。
また、本発明で採用したリニアライズ回路７は、第３図
に示すように、第１、第２端子８，９間に第１抵抗体３
と第１サーミスタ５を直列接続し、両素子３，５の接続
箇所に第３端子１０を設け、直列接続された第２サーミ
スタ６と第２抵抗体４を第２、第３端子９，１０間に第
１サーミスタ５と並列に配列したもので、抵抗体３，４
の抵抗値調整が適確に行なわれれば、サーミスタが１個
の場合より優れたリニアライズ特性が得られる。ここで
、第１、第２端子８，９間には入力電圧が付加され、温
度上昇とともに出力電圧も上昇する電圧正モード（第２
、第３端子９，１０間）や逆に出力電圧の低下する電圧
負モード（第１、第３端子８，１０間）があり、また温
度上昇とともに抵抗値の下がる抵抗値モードもあり、使
い方を自由に選択できるようになっている。また、入力
電圧がＤＣ５Ｖの場合、０〜１００°Ｃの温度変化に対
して出力電圧がＤＣ４ＶからＤＣＩＶ程度まで直線的に
変化する。
に示すように、第１、第２端子８，９間に第１抵抗体３
と第１サーミスタ５を直列接続し、両素子３，５の接続
箇所に第３端子１０を設け、直列接続された第２サーミ
スタ６と第２抵抗体４を第２、第３端子９，１０間に第
１サーミスタ５と並列に配列したもので、抵抗体３，４
の抵抗値調整が適確に行なわれれば、サーミスタが１個
の場合より優れたリニアライズ特性が得られる。ここで
、第１、第２端子８，９間には入力電圧が付加され、温
度上昇とともに出力電圧も上昇する電圧正モード（第２
、第３端子９，１０間）や逆に出力電圧の低下する電圧
負モード（第１、第３端子８，１０間）があり、また温
度上昇とともに抵抗値の下がる抵抗値モードもあり、使
い方を自由に選択できるようになっている。また、入力
電圧がＤＣ５Ｖの場合、０〜１００°Ｃの温度変化に対
して出力電圧がＤＣ４ＶからＤＣＩＶ程度まで直線的に
変化する。
本発明のチップ形リニアサーミスタ素子には、端子とし
て印刷形成した側面電極を採用し、基板１全体をフェノ
ール樹脂やエポキシ樹脂による絶縁塗装置２を施したも
のがある。側面電極を有するものは、プリント基板に直
接ノ＼ンダ付けする場合に適する。そのため、各種電気
機器の温度補償回路等の構成が本発明チップ形リニアサ
ーミスタ１個と簡単な電源回路の付加により実施できる
。
て印刷形成した側面電極を採用し、基板１全体をフェノ
ール樹脂やエポキシ樹脂による絶縁塗装置２を施したも
のがある。側面電極を有するものは、プリント基板に直
接ノ＼ンダ付けする場合に適する。そのため、各種電気
機器の温度補償回路等の構成が本発明チップ形リニアサ
ーミスタ１個と簡単な電源回路の付加により実施できる
。
また、本発明のリニアサーミスタ素子に発振回路を付加
させたものは、マツチ箱入の遠隔部多点温度測定用の温
度測定モジュールとして作成することも可能である。
させたものは、マツチ箱入の遠隔部多点温度測定用の温
度測定モジュールとして作成することも可能である。
次に本発明によるチップ形リニアサーミスタ素子の製造
方法について説明する。まず、アルミナセラミックス等
の伝熱性にすぐれた絶縁基板１上に厚膜導体配線２とト
リミング可能な厚膜抵抗体３．４を順次印刷形成し、併
せて焼成も同時に行なう。次に、チップ形サーミスタ５
，６の画電極厚膜パターンにクリームハンダを印刷塗布
し、さらにチップ形サーミスタ５，６をマウントする。
方法について説明する。まず、アルミナセラミックス等
の伝熱性にすぐれた絶縁基板１上に厚膜導体配線２とト
リミング可能な厚膜抵抗体３．４を順次印刷形成し、併
せて焼成も同時に行なう。次に、チップ形サーミスタ５
，６の画電極厚膜パターンにクリームハンダを印刷塗布
し、さらにチップ形サーミスタ５，６をマウントする。
それからクリームハンダをリフロー法により溶融させハ
ンダ付は実装する。このようにして得られたチップ形サ
ーミスタ５，６付き厚膜回路基板１を標準温度に保たれ
た恒温槽に入れ、厚膜抵抗体３．４の抵抗値の調整をレ
ーザーにより全回路の機能トリミングとして行う。その
後、基板１全体に絶縁塗装置２の被覆等を行う。
ンダ付は実装する。このようにして得られたチップ形サ
ーミスタ５，６付き厚膜回路基板１を標準温度に保たれ
た恒温槽に入れ、厚膜抵抗体３．４の抵抗値の調整をレ
ーザーにより全回路の機能トリミングとして行う。その
後、基板１全体に絶縁塗装置２の被覆等を行う。
第２実施例
本発明のチップ形リニアサーミスタ素子は、アルミナセ
ラミックス等の伝熱性にすぐれた絶縁基板１上に、厚膜
導体配線２と第１および第２のトリミング用厚膜抵抗体
３，４、第１および第２のチップ形サーミスタ５，６か
らなるリニアライズ回路７を形成したものである。ここ
で、第１および第２の厚膜抵抗体３，４は、良好なリニ
アライズ特性を得るため、レーザートリミングにより抵
抗値調整を行なっである。従って、金属被膜抵抗器など
を採用した場合と異なり、規格化された不連続のシリー
ズ抵抗値に拘束されることな（、無段階で任意の抵抗値
を得ることができる。このため、最も良好なリニアライ
ズ特性に到達することが可能となった。
ラミックス等の伝熱性にすぐれた絶縁基板１上に、厚膜
導体配線２と第１および第２のトリミング用厚膜抵抗体
３，４、第１および第２のチップ形サーミスタ５，６か
らなるリニアライズ回路７を形成したものである。ここ
で、第１および第２の厚膜抵抗体３，４は、良好なリニ
アライズ特性を得るため、レーザートリミングにより抵
抗値調整を行なっである。従って、金属被膜抵抗器など
を採用した場合と異なり、規格化された不連続のシリー
ズ抵抗値に拘束されることな（、無段階で任意の抵抗値
を得ることができる。このため、最も良好なリニアライ
ズ特性に到達することが可能となった。
また、本発明で採用したリニアライズ回路７は、０
第３図に示すように、第１、第２端子８，９間に第１抵
抗体３と第１−サーミスタ５を直列接続し、両素子３，
５の接続箇所に第３端子１０を設け、直列接続された第
２サーミスタ６と第２抵抗体４を第２、第３端子９，１
０間に第１サーミスタ５と並列に配列したもので、抵抗
体３，４の抵抗値調整が適確に行なわれれば、サーミス
タが一個の場合より優れたリニアライズ特性が得られる
。ここで、第１、第２端子８，９間には入力電圧が付加
され、温度上昇とともに出力電圧も上昇する電圧正モー
ド（第２、第３端子飢 １０間）や逆に出力電圧の低下
する電圧負モード（第１、第３端子８，１０間）があり
、また温度上昇とともに抵抗値の下がる抵抗値モードも
あり、使い方を自由に選択できるようになっている。ま
た、入力電圧がＤＣ５Ｖの場合、０〜１００°Ｃの温度
変化に対して出力電圧がＤＣ４ＶからＤＣＩＶ程度まで
直。
抗体３と第１−サーミスタ５を直列接続し、両素子３，
５の接続箇所に第３端子１０を設け、直列接続された第
２サーミスタ６と第２抵抗体４を第２、第３端子９，１
０間に第１サーミスタ５と並列に配列したもので、抵抗
体３，４の抵抗値調整が適確に行なわれれば、サーミス
タが一個の場合より優れたリニアライズ特性が得られる
。ここで、第１、第２端子８，９間には入力電圧が付加
され、温度上昇とともに出力電圧も上昇する電圧正モー
ド（第２、第３端子飢 １０間）や逆に出力電圧の低下
する電圧負モード（第１、第３端子８，１０間）があり
、また温度上昇とともに抵抗値の下がる抵抗値モードも
あり、使い方を自由に選択できるようになっている。ま
た、入力電圧がＤＣ５Ｖの場合、０〜１００°Ｃの温度
変化に対して出力電圧がＤＣ４ＶからＤＣＩＶ程度まで
直。
線間に変化する。
１
本発明のチップ形リニアサーミスタ素子には、端子とし
て印刷形成した側面電極を採用し、基板１全体をフェノ
ール樹脂やエポキシ樹脂による絶縁塗装置２を施したも
のがある。側面電極を有するものは、プリント基板に直
接ハンダ付けする場合に適する。そのため、各種電気機
器の温度補償回路等の構成が本発明チップ形すニアサー
ミスタ１個と簡単な電源回路の付加により実施できる。
て印刷形成した側面電極を採用し、基板１全体をフェノ
ール樹脂やエポキシ樹脂による絶縁塗装置２を施したも
のがある。側面電極を有するものは、プリント基板に直
接ハンダ付けする場合に適する。そのため、各種電気機
器の温度補償回路等の構成が本発明チップ形すニアサー
ミスタ１個と簡単な電源回路の付加により実施できる。
また、本発明のリニアサーミスタ素子に発振回路を付加
させたものは、マツチ箱入の遠隔部多点温度測定用の温
度測定モジュールとして作成することも可能である。
させたものは、マツチ箱入の遠隔部多点温度測定用の温
度測定モジュールとして作成することも可能である。
次に本発明によるチップ形リニアサーミスタ素子の製造
方法について説明する。まず、アルミナセラミックス等
の伝熱性にすぐれた絶縁基板１−上に厚膜導体配線２と
トリミング可能な厚膜抵抗体３．４を順次印刷形成し、
併せて焼成も同時に行なう。次に、チップ形サーミスタ
５，６の画電極２ 厚膜パターンの中央部に接着剤を塗布し、さらにチップ
形サーミスタ５，６をマウントする。チップ形サーミス
タ５，６の画電極部分に導電性樹脂を塗布し、画電極厚
膜パターンと接続させる。この後に接着剤と導電性樹脂
とを熱硬化もしくはＵＶ硬化させ、実装を完了する。こ
のようにして得られたチップ形サーミスタ５，６付き厚
膜回路基板１を標準温度に保たれた恒温槽に入れ、厚膜
抵抗体３，４の抵抗値の調整をレーザーにより全回路の
機能トリミングとして行う。その後、基板１全体に絶縁
塗装置２の被覆等を行う。
方法について説明する。まず、アルミナセラミックス等
の伝熱性にすぐれた絶縁基板１−上に厚膜導体配線２と
トリミング可能な厚膜抵抗体３．４を順次印刷形成し、
併せて焼成も同時に行なう。次に、チップ形サーミスタ
５，６の画電極２ 厚膜パターンの中央部に接着剤を塗布し、さらにチップ
形サーミスタ５，６をマウントする。チップ形サーミス
タ５，６の画電極部分に導電性樹脂を塗布し、画電極厚
膜パターンと接続させる。この後に接着剤と導電性樹脂
とを熱硬化もしくはＵＶ硬化させ、実装を完了する。こ
のようにして得られたチップ形サーミスタ５，６付き厚
膜回路基板１を標準温度に保たれた恒温槽に入れ、厚膜
抵抗体３，４の抵抗値の調整をレーザーにより全回路の
機能トリミングとして行う。その後、基板１全体に絶縁
塗装置２の被覆等を行う。
本発明によるチップ形リニアサーミスタ素子は、そのリ
ニアライズ回路にトリミング可能な厚膜抵抗体を組み込
んであるので、抵抗値が規格化された市販の金属被膜抵
抗体等を用いたものと異なり、抵抗体の抵抗値を任意に
調整でき、従って最も良好なリニアライズ特性を容易に
得ることができる。
ニアライズ回路にトリミング可能な厚膜抵抗体を組み込
んであるので、抵抗値が規格化された市販の金属被膜抵
抗体等を用いたものと異なり、抵抗体の抵抗値を任意に
調整でき、従って最も良好なリニアライズ特性を容易に
得ることができる。
１＋２
その上、サーミスタ素子としてチップ形サーミスタを用
いているので、小型化も容易である。
いているので、小型化も容易である。
また、本発明方法では、標準温度にて厚膜抵抗体の抵抗
値調整を行なうので、標準温度における製品ごとのリニ
アライズ抵抗値のバラツキが少なく、互換性精度の良好
な製品が得られる。加えて本発明方法は、各工程が既存
の手法により行なえ、量産化することで安価に製品を提
供できる。
値調整を行なうので、標準温度における製品ごとのリニ
アライズ抵抗値のバラツキが少なく、互換性精度の良好
な製品が得られる。加えて本発明方法は、各工程が既存
の手法により行なえ、量産化することで安価に製品を提
供できる。
第１図と第２図はそれぞれ本発明によるチップ形リニア
サーミスタの実施例を示す斜視図、第３図は本発明に係
るリニアライズ回路の回路図、第４図（イ）（ロ）（ハ
）（ニ）は本発明によるチップ形リニアサーミスタ素子
の主要な製造過程における平面図である。 １・・・絶縁基板、２・・・厚膜導体配線、３，４・・
・厚膜抵抗体、５，６・・・チップ形サーミスタ、７・
・・リニアライズ回路、８・・・第１端子、９・・・第
２端子、４ １０・・・第３端子、 １１・・・レーザートリミング部 ５ 特開平 ３ ２７６７０２ （６）
サーミスタの実施例を示す斜視図、第３図は本発明に係
るリニアライズ回路の回路図、第４図（イ）（ロ）（ハ
）（ニ）は本発明によるチップ形リニアサーミスタ素子
の主要な製造過程における平面図である。 １・・・絶縁基板、２・・・厚膜導体配線、３，４・・
・厚膜抵抗体、５，６・・・チップ形サーミスタ、７・
・・リニアライズ回路、８・・・第１端子、９・・・第
２端子、４ １０・・・第３端子、 １１・・・レーザートリミング部 ５ 特開平 ３ ２７６７０２ （６）
Claims (3)
- １．伝熱性にすぐれた絶縁基板（１）上に、複数のチッ
プ形サーミスタ（５、６）と厚膜導体配線（２）および
トリミング可能な厚膜抵抗体（３、４）からなる温度に
対して直線的に出力が変化する機能回路（７）を形成し
、かつチップ形状としたことを特徴とするチップ形リニ
アサーミスタ素子 - ２．第１、第２端子（８、９）間に第１厚膜抵抗体（３
）と第１チップ形サーミスタ（５）を直列接続し、両素
子（３、５）の接続箇所に第３端子（１０）を設け、直
列接続された第２チップ形サーミスタ（６）と第２厚膜
抵抗体（４）を第２、第３端子（９、１０）間に第１チ
ップ形サーミスタ（５）と並列に配設したリニアライズ
回路（７）であることを特徴とする請求項１記載のチッ
プ形リニアサーミスタ素子 - ３．伝熱性にすぐれた絶縁基板（１）上に厚膜導体配線
（２）と第１及び第２の厚膜抵抗体（３、４）を印刷形
成し、それから絶縁基板（１）上に第１と第２のチップ
形サーミスタ（５、６）を実装し、次に標準温度中にて
第１および第２の厚膜抵抗体（３、４）をトリミング調
整することで互換性精度を極力小さくしてリニアライズ
回路を構成したことを特徴とする請求項１又は２記載の
チップ形リニアサーミスタ素子の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2078275A JPH03276702A (ja) | 1990-03-27 | 1990-03-27 | チップ形リニアサーミスタ素子とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2078275A JPH03276702A (ja) | 1990-03-27 | 1990-03-27 | チップ形リニアサーミスタ素子とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03276702A true JPH03276702A (ja) | 1991-12-06 |
Family
ID=13657427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2078275A Pending JPH03276702A (ja) | 1990-03-27 | 1990-03-27 | チップ形リニアサーミスタ素子とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03276702A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007093453A (ja) * | 2005-09-29 | 2007-04-12 | Mitsubishi Materials Corp | 表面実装型温度センサ |
-
1990
- 1990-03-27 JP JP2078275A patent/JPH03276702A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007093453A (ja) * | 2005-09-29 | 2007-04-12 | Mitsubishi Materials Corp | 表面実装型温度センサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4298855A (en) | Conductive polymer film humidity sensor | |
| JP3058097B2 (ja) | サーミスタチップ及びその製造方法 | |
| JPH03276702A (ja) | チップ形リニアサーミスタ素子とその製造方法 | |
| JP2540440Y2 (ja) | チップ形サーミスタセンサ | |
| JPH09205004A (ja) | チップ抵抗器及びその製造方法 | |
| JP3525673B2 (ja) | 抵抗器およびその製造方法 | |
| US3561113A (en) | Method for making rheostats | |
| JPH0963805A (ja) | 角形チップ抵抗器 | |
| JPS6244483Y2 (ja) | ||
| JPS6145464Y2 (ja) | ||
| JP3760577B2 (ja) | 抵抗器 | |
| JPH0546242Y2 (ja) | ||
| JP3471903B2 (ja) | チップ型温度可変減衰器 | |
| JP2006278786A (ja) | 温度検出素子 | |
| JPH06224527A (ja) | 回路基板 | |
| JPS59228749A (ja) | 混成集積回路 | |
| JP2003297670A (ja) | チップ型複合部品 | |
| JPH05347202A (ja) | 電子部品及び電子部品の抵抗値調整方法 | |
| JPH0547453Y2 (ja) | ||
| JPH09246004A (ja) | 抵抗器とその製造方法 | |
| JPH06334295A (ja) | 抵抗内蔵多層厚膜回路の製造方法 | |
| JP2544438Y2 (ja) | チップ型温度可変固定減衰器 | |
| JPS5832241Y2 (ja) | 厚膜ブリッジ回路 | |
| JPH09120902A (ja) | チップ電子部品とその製造方法 | |
| CN115295543A (zh) | 功率模块及其制成方法 |