JPH03272131A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPH03272131A
JPH03272131A JP6967790A JP6967790A JPH03272131A JP H03272131 A JPH03272131 A JP H03272131A JP 6967790 A JP6967790 A JP 6967790A JP 6967790 A JP6967790 A JP 6967790A JP H03272131 A JPH03272131 A JP H03272131A
Authority
JP
Japan
Prior art keywords
film
sog film
photoresist
interlayer insulating
sog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6967790A
Other languages
English (en)
Inventor
Hirotaka Kurokawa
黒川 博孝
Yoshio Ito
由夫 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP6967790A priority Critical patent/JPH03272131A/ja
Publication of JPH03272131A publication Critical patent/JPH03272131A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、多層配線構造を有する半導体素子の製造方
法に関するものである。
(従来の技術) 従来、多層配線構造を有する半導体素子の製造方法とし
て、例えば特開昭62−239548号、特開昭62−
247549号及び特開昭62−27145号に開示さ
れているものがある。そしてこれらの方法では、層間絶
縁膜としてスピンオングラス膜(以下sOG膜と云う)
を用いることにより、基板の平坦化効果が得られること
が知られている。
以下これらの方法の概略を第3図〜第6図により説明す
る。
まず、第3図の例を説明する。第3図(a)において、
下地層21上の層間絶縁膜22に対して、常法の如くホ
トリソグラフィー処理及びエツチング処理を施し、スル
ーホール24を形成する。同図において23は第1層金
属配線である。
次に第3図(b)の様に、SOG膜25をスピンコード
及び加熱処理により形成する。
そして、第3図(C)の様に、上述の第1層金属配線2
3の上面が露出するまでsOG膜25をエツチングする
。この時、前記層間絶縁膜22と第1層金属配線23の
空隙にはSOG膜25が残り基板上面が平坦化され、続
いて第3図(d)の様に第2層金属配線26を形成する
のである。
第4図は他の従来例を説明するものであり、同図(a)
において3】は下地層、32は層間絶縁膜、33は第1
層金属配線であり、同図(b)の如く、上記層間絶縁膜
32を形成した後、SOG膜35を形成し、基板の平坦
化を行う。そして更に、スルーホール34を形成(第4
図(C))した後、第2層金属配線36を形成するので
ある。
上記の従来の方法は、いずれもパターン形成において有
効な基板平坦化技術であり、パターン微細化に寄与する
ものであった。
(発明が解決しようとする課題) しかしながら、かかる従来の方法においては、いずれも
下地の上記第1層金属配線の表面が金属であることから
紫外光に対しての反射率が高い。
従って、上述のホトリソグラフィー技術によるホトレジ
ストのパターニング時、該ホトレジストを露光した光が
金属表面で高率で反射する。そしてこの高率反射光は決
まった方向とは限らず、これらの影響でホトレジストに
局部的に過剰露光部が不規則に発生する。これを具体的
に第5図により説明する。この例は、特に基板(図示せ
ず)上の下地段差51上に形成された第1金属配線52
の部分での反射光の影響を示すものである。
即ち露光々線59はSOG膜56を通過し、配線52の
表面で高率反射し、その傾斜部の一部からの乱反射光が
ホトレジスト55の側部に到達して過剰露光部57を生
ずる。
そして現像されたホトレジスト40の形状は、不規則に
上面部分がなくなったり(例えば第6図(a))、上面
の角部が消失(第6図(b))、及びそれらの側面部で
くびれ(第6図(C))が発生したりする(以下これら
の現象を総称してハレーション効果という)。
かかるパターンを用いての下地膜エツチングは、それら
の部分的寸法及び形状変化を招き、即ちパターン寸法精
度を著しく低下させる等の重大な問題があった。
この発明は、以上述べた配線金属表面、特に下地段差を
有する配線金属表面での高率反射によるホトレジストの
回路パターン形成に悪影響を及ぼす上述のハレーション
効果を低減させ、寸法精度が向上された多層配線構造を
有する半導体素子を製造する方法を提供することを目的
とする。
(課題を解決するための手段) 本発明は、多層配線構造を有する半導体素子の製造方法
において、金属配線上に層間絶縁膜としてSOG膜を形
成して基板の平坦化を行い、更にホトレジストによる回
路パターンを形成するにあたり、前記SOC膜として露
光々線の波長領域において吸光性を有する材料を用いる
ことを特徴とするものである。
本発明においては、基板に対する金属配線の形成、層間
絶縁膜及びレジストパターン等の形成は常法の手段によ
り行われる。
又、本発明において用いるSOG膜の種類及び材質等に
は特に限定はなく、そして露光々線の波長領域において
吸光性を有するようにするためには次のようにする。
近年特に露光用に多用されるg線(波長436I附近)
に対し吸光性を有する染料として、イーストマンコダッ
ク社製のレーザーダイ、例えば具体的に商品名クマリン
6、クマリン7、クマリン30 クマリン314.クマ
リン334.クマリン337.クマリン338.クマリ
ン343.クマリン355等から選択してこれをSOG
材料中に含有させる。
又、i線用としては同様に商品名クマリン106゜クマ
リン120及びクマリン138等がある。これら染料の
SOG膜への含有手段としては一般的混合方法が用いら
れ特に限定はされない。
以上いずれにしても、SOG膜形威形成して使用するS
OG溶液の種類、形成すべきSOG膜厚及びガラス化の
ための熱処理温度条件等により、上述した染料の種類や
含有方法、含有量を適切に選択することが望ましい。
(作 用) 本発明は、上述のように、多層配線構造を有する半導体
素子の製造方法において、金属配線上に層間絶縁膜とし
てSOG膜を形成して基板の平坦化を行うにあたり、前
記SOG膜として露光々線の波長領域において吸光性を
有する材料を用いたので、露光々線が金属配線上での乱
反射量が激減し前述のハレーション効果が殆んど発生し
なくなる。従ってこのハレーション効果による、上記ホ
トレジストパターン側面での不定形部の発生が防止され
ることになる。
(実施例) 以下実施例によりこの発明を具体的に説明する。
第1図はホトリソグラフィー後の説明図であり、同図(
a)はその断面図、同(b)は平面図である。
図において、102は基板(図示せず)上の段差パター
ン101上に形成された第1金属配線層、103は吸光
性を具備させたSOG膜、104は層間絶縁膜、105
はホトレジスト膜である。
SOG膜103は、東京応化製、商品名OCDを用い、
これに上記クマリン6を混合してSOG溶液を得、これ
を常法の塗布方式により塗布し、200〜500°Cで
加熱しガラス化した。
ホトリソグラフィー技術により、上記ホトレジスト膜1
05のスルーホール106のレジストパターンを得る場
合、露光々線110の進み方を図に示す。光はホトレジ
スト105を感光し、層間絶縁膜104の中を通過し、
SOG膜103の中で適切量吸収される。未吸収光は、
第1金属配線層1020表面で反射するが、その後再度
SOG膜103の中を通過することによりその大部分が
吸収される。即ち上記層間絶縁膜104を通過してホト
レジスト膜105にまで達する反射光は、かなり弱めら
れハレーション効果はほとんど発生しなくなる。
次に第1図(a)のホトレジストパターンでエツチング
を行い、第2層金属配線108の形成を行う。
第1図(b)は上記多層配線構造の平面図、第1図(C
)はその断面図である。
上記説明の如く、既に述べた露光々線の反射によるハレ
ーション効果が防止され従ってホト・レジストのパター
ン形状が向上し上述の問題が回避されることになる。
次に第2図(a)〜(C)は本発明の他の実施例を示す
第2図<a>は、上記実施例における層間絶縁膜104
の上層に、本発明によるSOG膜103を形成した例、
第2図(b)は、本発明によるSOG膜103と第1金
属配線102との間にさらに層間絶縁膜104を形成し
た例、さらに第2図(C)は、上記層間絶縁膜104の
上層及び下層に本発明による5OGII*103を形成
した例である。これらいずれの例も、上記第1実施例と
同様の効果が得られる。
(発明の効果) この発明の半導体素子の製造方法によれば、SOG膜中
に露光波長に対して吸光性を有する材料を含有させ吸光
性を持たせたので、レジストのホトリソグラフィー工程
における下層金属配線による反射光の影響に起因するハ
レーション効果が防止され、したがって良好なホトレジ
ストパターン形状が得られることになり、その結果エツ
チング後のパターンの形状の著しい向上が期待出来るの
であり、上記問題を解決する効果は工業的にまことに大
である。
【図面の簡単な説明】
第1図は本発明の第1実施例の説明図、第2図は他の実
施例の説明図、 第3図及び第4図は従来例の工程断面図、第5図は従来
例のハレーション効果説明図、第6図はレジス)・断面
形状図である。 101・・・段差パターン、102・・・第1配線層、
103・・・SOG膜、104・・・層間絶縁膜、10
5・・・ホトレジスト、108・・・第2配線層、11
0・・・光線。 第3図 第4図

Claims (1)

    【特許請求の範囲】
  1.  多層配線構造を有する半導体素子の製造方法において
    、金属配線上に層間絶縁膜としてSOG膜を形成して基
    板の平坦化を行い、更にホトレジストによる回路パター
    ンを形成するにあたり、前記SOG膜として露光々線の
    波長領域において吸光性を有する材料を用いることを特
    徴とする半導体素子の製造方法。
JP6967790A 1990-03-22 1990-03-22 半導体素子の製造方法 Pending JPH03272131A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6967790A JPH03272131A (ja) 1990-03-22 1990-03-22 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6967790A JPH03272131A (ja) 1990-03-22 1990-03-22 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPH03272131A true JPH03272131A (ja) 1991-12-03

Family

ID=13409725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6967790A Pending JPH03272131A (ja) 1990-03-22 1990-03-22 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPH03272131A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582657A (ja) * 1991-09-19 1993-04-02 Nec Corp 半導体装置
JPH05190684A (ja) * 1992-01-16 1993-07-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6268457B1 (en) 1999-06-10 2001-07-31 Allied Signal, Inc. Spin-on glass anti-reflective coatings for photolithography
US6368400B1 (en) 2000-07-17 2002-04-09 Honeywell International Absorbing compounds for spin-on-glass anti-reflective coatings for photolithography
US6956097B2 (en) 1999-06-10 2005-10-18 Honeywell International Inc. Spin-on-glass anti-reflective coatings for photolithography

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582657A (ja) * 1991-09-19 1993-04-02 Nec Corp 半導体装置
JPH05190684A (ja) * 1992-01-16 1993-07-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6268457B1 (en) 1999-06-10 2001-07-31 Allied Signal, Inc. Spin-on glass anti-reflective coatings for photolithography
US6506497B1 (en) 1999-06-10 2003-01-14 Honeywell International Inc. Spin-on-glass anti-reflective coatings for photolithography
US6956097B2 (en) 1999-06-10 2005-10-18 Honeywell International Inc. Spin-on-glass anti-reflective coatings for photolithography
US6368400B1 (en) 2000-07-17 2002-04-09 Honeywell International Absorbing compounds for spin-on-glass anti-reflective coatings for photolithography

Similar Documents

Publication Publication Date Title
KR930003149B1 (ko) 패턴 검출방법
KR20010051185A (ko) 비 흡수 레티클 및 이를 제조하는 방법
JPH03272131A (ja) 半導体素子の製造方法
JPS60203941A (ja) 多層ホトレジスト処理方法
JPS62102531A (ja) エツチング方法
JPS59168637A (ja) 微細パタ−ンの形成方法
JP2000040739A (ja) 半導体装置の製造方法
JPS604215A (ja) 微細パタ−ンの形成方法
JPH0574701A (ja) レジストパターン形成方法
JPH04144230A (ja) 半導体装置及びその製造方法
JPH0293461A (ja) パターン形成方法
JPH0496231A (ja) 多層配線形成方法
KR940007052B1 (ko) 다층레지스트를 이용한 패턴형성방법
JPS63110725A (ja) 半導体装置の製造方法
JPH08330249A (ja) 半導体装置の製造方法
JPH0594945A (ja) パターン形成方法
KR100265822B1 (ko) 포토레지스트 패턴 형성방법
JP2794118B2 (ja) 微細パターンの形成方法
KR100399889B1 (ko) 반도체소자의감광층패턴형성방법
JPH03142466A (ja) 半導体装置の製造方法及びそれに用いられるマスク
JPH05299337A (ja) 多層レジスト膜形成方法
JPH03223760A (ja) レジストパターン形成方法
JPS636557A (ja) 微細パタ−ン形成方法
JPS5893325A (ja) 微細加工方法
JPS5928339A (ja) パタ−ンの形成方法