JPH03269773A - 画素／ベクトル変換装置及び変換方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の目的〉 ［産業上の利用分野〕 本発明は一般的に画像処理に関し、より詳細には、ベク
トル技術を使用して、画像の画素をコード化し画像品質
の向上及び処理速度の高速化を行う方法及び装置に関す
る。

［従来の技術］ 画素をベクトルに変換するのは画像処理技術であり、そ
れは特に、 ・自動写真］−ド化システム ・ＣＡＤ、ＣＡＥ及びＣＡＭシステムの図形入力 ・ファクシミリ、及び ・光学文字認識 に応用される。

従来、画素をベクトルに変換することはソフトウェアモ
ジュールによって行われ、それは比較的速度が遅いとい
う欠点があった。例えば、Ａ４サイズの技術図面をＩＢ
Ｍ　　ＰＣ／ＡＴにより１１８．１ドツト／α（３００
ドツト／インチ）の分解能でコード化するのに６分を要
する。ハードウェアにより処理時間を低減することはで
きるが、従来のソフトウェアベクトル化処理に使用され
る算術計算が複雑であるため実用的ではない。

米国特許第４．７７７．６５１号にはベクトル化データ
を発生するのに適切なプログラムを有するマイクロコン
ピュータを含む自動写真コード化システムが開示されて
いる。

下記の論文、すなわち、 チオパブリゾイス（Ｔｈｅｏ　Ｐａｖｌｉｄｉｓ　）の
“ハイブリッドベクトル化アルゴリズム” チオパブリゾイス等の“グラフィック及びテキストのベ
クトル及びアークコード化” コンピュータビジョングラフィクス及び画像処理第２８
巻、第２７１〜２８８頁（１９８４年〉、ハインリヒ　
プレイ°（Ｈｅｉｎｒｉｃｈ　Ｂｌｅｙ　）の“写真グ
ラフを使用した電気関係図面のセグメント化及び前処理
″ コンピュータごジョングラフィクス及び画像処理第３０
巻、第２３１〜３４４頁（１９８５年）、ミツシェル　
ニス、ランデイ（Ｈｉｃｈａｅｌ　５Ｌａｎｄｙ）等の
“ベクトルグラフコード化二線図の効率的なコード化″ コンピュータビジョングラフィクス及び画像処理第３５
巻、第１１１〜１２７頁（１９８６年）、チオ　バブリ
ゾイスの“文！認識のためのペクトライザ及び特徴抽出
器” にはランレングスコード化、細線化アルゴリズム、分解
の理論及びそれらの理論の組合せが記載されている。関
連する算術計算がかなり複雑で且つ大きなデータ記憶装
置を必要とするため、これらの方法は主としてソフトウ
ェアでしか実施できない。

［発明が解決すべき課題］ 本発明は特に画素をベクトルへ変換する方法及び装置に
関する。本発明は比較論理による高速処理速度及びハー
ドウェアによる良好な出力品質を有する画素／ベクトル
変換装置と変換方法を提供することにある。

（発明の構成） ［課題を解決するための手段及び作用１本発明を含むプ
ロセッサは１画素クロック期間内に１画素を処理するこ
とができる。画素クロック期間が１５０ｎＳであれば、
Ａ４サイズの技術図面は３００ＤＰ　Ｉの分解能でおよ
そ１．３秒でコード化することができる。処理速度は従
来のソフトウェア法よりもおよそ１６００倍速くなり、
本発明に従って効率の優れた実施例が提供される。

論理比較ルールを導入して処理効率が向上する他に、も
う一つの改良点は（以後、Ｐ　ｒＸＥ　ＬＨＯＤと呼ぶ
）“孤立した類ベクトルの１ピクセル変ｗ４″処理であ
り、それは孤立した類ベクトルの２つのノードの一方の
データを他方と置換することに関連している。これによ
り、出力品質のよいベクトル化が行われる。第１図にこ
のＰＩＸＥＬＨＯＤＩ程の一例を示す。ＰＩＸＥＬＨＯ
Ｄ処理に従って、周近のノード画素３及び４により形成
されるベクトルは孤立した類ベクトルとして識別され、
第１０図あるいは第１０図が第１＠図と置換される。そ
の結果、出力データは著しく低減されて出力品質は著し
く向上する。

［実施例］ 最初に、２レベル画像が公知の細線化処理によりできる
だけ多くの画素を除去するように処理され、１画素幅の
線及び曲線が残される。細線化処理の後で、前々回のラ
イン画素内に存在するノードデータを記憶している第１
のラインバッファからのノードデータが第１のレジスタ
セットに記憶される。検知された画像の各画素と、その
周辺の８画素により第２のレジスタセット内に３Ｘ３画
素マトリクスが形成される。第２＠図に示すように、中
央には現在処理画素があって“０”番とされ周辺の８画
素は“１”から“８″番とされる。

第２０図に示すように、対応する値は“ａＯ”及び、”
ａｌ”〜“ａ８”としてそれぞれ指定される。

第２のレジスタセットのマツピングデータは、以下のよ
うな修正算術演算を行った後、現在処理画素と定義する
カテゴリーを決定するための、制御論理装置へ送られる
。

ｂｓ＝ａｓ　　”Ｉ８７　　”１ａｌ ｂ７＝ａ７ ｂ６＝８６　　”ｌ　ａ５　　Ｉｔ　ａ７ｂ１＝ａ１ ｂｏ＝ａＯ ｂ５＝８５ ｂ２＝ａ２　　”！ａ１　　”！ａ３ ｂ３＝８３ ｂ４＝ａ４　　”Ｉ　ａ３　　”ｌ　ａ５ここで、 隼は論理ＡＮＤ演算を示し、 ！は論理ＮＯＴ演算を示す。

結果として生じる８個の周辺画素は入力画素及び出力画
素の２種に分類される。ｂ１〜ｂ４の値を有する画素は
入力画素であり、ｂ５〜ｂ８の値を持つ画素は出力画素
である。入出力画素共さらに水平及び垂直画素に分割す
ることができる。

例として、第４図を参照して、 ｂｌは水平入力画素、 ｂｌ、ｂ３及びｂ４は垂直入力画素、 −ｂ５は水平出力画素、 −ｂ６．ｂ７及びｂｌは垂直出力画素である。

２レベル画像の各画素はプロセッサにより処理される時
に２進デジタル信号へ変換され、ここで、２道の“１”
は黒すなわち暗画素を表わし、２進の“Ｏ”は白すなわ
ち明画素を表わしている。

゛′孤立短ベクトルの１ピクセル変調″（ＰＩＸＥＬＨ
ＯＤ）が本発明に展開される。類ベクトルＡＢは任意の
２つの周辺画素Ａ及びＢが共に隣接しながらモードを連
結することにより形成される。

同じ方向にある隣接炉ベクトルをざらに艮ベクトルとな
るように連結することができる。その後、長ベクトルと
なるように連結することができる隣接炉ベクトルを持た
ない残りの孤立類ベクトルはＰＩＸＥＬＨＯＤにより処
理される。その結果、孤立類ベクトルの２つのノードの
一方のデータが他方のノードのデータと置換されて、良
好な出力品質ベクトル化が得られる。

第３図により本発明を良く理解することができる。第３
＠図は前置細線化処理後の２レベル画像を示す。第３υ
図は周辺画素対向に形成される類ベクトルを示す。第３
０図は同方向の隣接炉ベクトルを接続して形成される長
ベクトルを示す。残りの孤立類ベクトルを長ベクトルと
結合させた後、第３０図若しくは第３０図に示すように
２レベル画像が再構成される。

次に、いくつかの定義について説明する。

入力画素の方向：３×３画素マトリクスの入力画素から
中央画素へ向う方向、 出力画素の方向：中央画素から出力画素へ向う方向、 例として第４図を参照として、入力画素（ｂｌ）及び出
力画素（ｂ６）は、定義により、同方向、すなわち南東
を向いている。

現在処理画素は以下のように８個の周辺画素に関して４
群へ分類される。

ノード画素（ＮＰ） 表１及び第５図に示す構成及びモザイク模様を参照して
、現在処理画素が“１”の値を有している時“１”の値
を有する入力画素の数は、“１”の値を有する出力画素
の数とは等しくない。あるいは、現在処理画素が“１”
の値を有している時、一つの入力画素は“１”の値を有
し、一つの出力画素も““１”の値を有し、それらは同
方向ではない。あるいは現在処理画素が““１”の値を
有しているｖＲ２つの入力画素が“１”の値を有し、２
つの出力画素も１”の値を有しておる。

孤立画素（ＩＰ） 表２及び第６図に示すような構成及びモザイク模様を参
照して、前記現在処理画素は“１”の値を有している時
、入力画素はいずれも“１”の値を持たず且ついずれの
出力画素も“１”の値を持たない。

リンク画素（ＬＰ） 前記現在処理画素が“１”の値を有している時、３つの
垂直入力画素の中の一つは“１”の値を有し、３つの垂
直出力画素の中の一つも同方向に４１１　＄１の値を有
する。第３表及び第１図に示すような構成及びモザイク
模様を参照。

スキップ画素（ＳＰ） 画素が前記のどの分類にも入らない、すなわち、現在処
理画素が“１”の値を有する時、その水平入力画素は１
”の値を有し、その水平出力画素も““１”の値を有す
る。あるいは、現在処理画素が“Ｏ”の値を有している
時、周辺の８個の画素は全て０″の値を有している。第
４表及び第８図に示す構成及びモザイク模様を参照。

ベクトルを形成する出力データは主としてノードデータ
及びリンクデータからなり、ノード信号のデータはノー
ド識別子（１０）コード及びその位置のＸ、Ｙ座標値か
らなる。ノードＩＤコードはノードＩＤ発生器が発生す
る整数であり、Ｘ。

Ｙ座標値はＸ、Ｙ！標値発生器から発生される。

リンク信号のデータは２つのノードＩＤコードからなり
、それぞれベクトルの始点及び終点を示す。

ベクトルの方向は第１のノードから第２のノードへ向う
方向である。ベクトルの長さは２つのノード間の距離で
ある。

第９＠図はベクトル化データのグラフ表示であり、第９
０図はＸ、Ｙ座標値を有するノードＩＤコードからなる
ノード画素データを示し、第９（０図はリンクデータを
示す。

本発明の論理演算 本発明の論理演算は次のようである。

１、　第１０図を参照として、２レベル画像９の画素は
、左から右へ且つ上から下へ向って、順次細線化プロセ
ッサ８へ読み込まれ、細線化画素データを発生する。次
に、細線化データは、読込順に、制御演算装置１１へ転
送され、ベクトルデータ発生器２を動作させるための対
応する制御信号４を発生する。

２、　制御演算装置！ｉ１の詳細については第１１図を
参照されたい。第１のラインバッファ１１は前回走査の
ライン画素内に存在するノード画素のデータを記憶し、
第２のラインバッファ１２及び第３のラインバッファ１
３は前々回及び前回走査ライン画素のデータを記憶する
。第２及び第３のラインバッファ１２と１３に記憶され
たデータは、細線化データ信号３から得られる現在走査
ライン画素のデータと共に、第２の３×３レジスタセツ
ト１５ヘシフトされる。第３のレジスタセット１６は修
正算術演算の後で第２のレジスタセット１５に記憶され
たデータの写像結果を受信して、それにより現在処理画
素の分類を決定する。現在処理画素（ａ２２＞のアドレ
スは第２のレジスタセット１５の中央に位置している。

第１のレジスタセット１４は３つの周辺８画素の一つに
ノード画素ＮＰが存在するかどうかを決定するデータを
記憶する。次に、第１のレジスタセット１４内に存在す
るデータは孤立類ベクトルが存在するかどうかを決定す
るための制御ｌｌ論理回路１６へ帰還される。制御論理
回路１６は第１のレジスタセット１４及び第２のレジス
タセット１５から到来するデータを受信してベクトルデ
ータ発生器２がベクトル化データを発生するように動作
させるための対応する制御信＠４を発生する。

３、　第１２図を参照して、Ｘ、Ｙ座標値発生器２４内
のＸ−カウンタ及びＹ−カウンタは現在処理画素のＸ−
座標値及びＹ−座標値を記録する。

画素が走査されるときには、カウンタのデータが連続し
て変化する。

４　　現在処理画素がノード画素ＮＰ若しくは孤立画素
ＩＰであれば、ノードＩＤ発生器２３内のノードカウン
タが１だけ増分される。増分値はこのノードのノードＩ
Ｄコードであると指定される。同時に、ノードデータが
ノードデータメモリ２６へ書き込まれる。ノードデータ
の代表的フォーマットはノードＩＤコードと、それに続
くノード画素のＸ、Ｙ座標値を含んでいる。

５、　現在処理画素がノード画素ＮＰであり且つその垂
直出力のＮが““１”の値を有する場合〈ＮはＯよりも
大きい〉、ノードＩＤ発生器３のデータはＦＩＦＯメモ
リ２１へＮ回書き込まれる。

これはＮベクトルが現在処理画素を開始点として使用す
ることを予め示す。

現在処理画素の水平出力が“１”の値を有する場合には
、ノードＩＤ発生器２３のデータがロレジスタ２２へ書
き込まれる。Ｍ個の垂直入力が““１”の値を有する場
合には（ＭはＯよりも大きい〉、ＦＩＦＯメモリ２１内
の各Ｍ個のデータの各各が連続的に読み出される。ＦＩ
ＦＯメモリ２１から読み出される各データは、ノードＩ
Ｄ発生器３の値と共に、リンクデータメモリ２５へ書き
込まれるべきリンクデータを公式化する。これはＭ個の
ベクトルが現在処理画素を終止点として使用することと
を予め示す。

現在処理画素の水平入力が“１”の値を有する場合には
、ローレジスタ２２の値を第１の要素として割当て且つ
ノードＩＤ発生器２３の値を他の要素として割当てるこ
とにより公式化されたリンクデータがリンクデータメモ
リ２５に格納される。

水平ベクトルのこの予指定により現在処理画素は終止点
として使用される。

６、　現在処理画素がノード画素ＮＰであり且つその８
個の周辺画素の中の一つ以上の画素もノード画素ＮＰで
あれば、゛孤立類ベクトルの１画素変調”　　（ＰＩＸ
ＥＬＨＯＤ）処理を適用すると、１画素孤立類ベクトル
が発生する。１画素孤立類ベクトルの出力を避けるため
に、次の２つの処理の一方に従ってノードが処理される
： 隣接ノード画素ＮＰのＸ、Ｙ座標値を現在処理画素のＸ
、Ｙ座標値と置換するか、若しくは、現在処理画素のノ
ードＩＤコードを隣接ノード画素ＮＰのノードＩＤコー
ドと置換する。

７、　現在処理画素がリンク画素ＬＰであれば、ＦＩＦ
Ｏメモリ２１の出力ポートのデータを読み取り、次にこ
のデータをＦＩＦＯメモリ２１の出力ポートへ書き込む
。

８、　現在処理画素が孤立画素ＩＰであれば、ノード１
０発生器３のデータを２度リンクデータメモリ２５へ書
き込んで〇一画素ベクトル、すなわちドツト画素、を生
成する。ノードＩＤ発生器３のデータは、Ｘ−Ｙ座標ｗ
１２４のＸ−カウンタ及びＹカウンタの内容と共に、ノ
ードデータメモリ２６へ書き込まれるべきノードデータ
を公式化する。

９、　現在処理画素が前記いずれのカテゴリーにも入ら
ぬ場合、それはスキップ画素ＳＰであり、次のピクセル
を受信して決定する処理を継続する以外特別な演算は実
施されない。

実施例のブロック図 第１０図は３つの主構成要素、すなわち制御演算装置１
、ベクトルデータ発生器２及び細線化プロセッサ８を具
備する本発明のブロック図を示す。

細線化プロセッサ８は細線化処理を行って、検知された
画像を細線化データ３へ変換する。第１１図は第１０図
における制御演算装置１の詳細ブロック図である。この
デバイスはさらに、第１のラインバッファ１１、第２の
ラインバッファ１２、第３のラインバッファ１３、第１
のレジスタセット１４、第２のレジスタセット１５、及
び制御論理回路１７を具備している。第２のレジスタセ
ット１５は現在処理画素ａ２２及びその８個の周辺画素
ａ１１．ａｌ　２．ａ１３．ａ２１．ａ２３゜ａ３１．
ａ３２．ａ３３のデータを記録して現在処理画素のカテ
ゴリーを決定する。第１のレジスタセット１４は８個の
周辺画素内にノード画素ＮＰが存在するかどうかを記録
する。第１のレジスタセット１４及び第２のレジスタセ
ット１５によって与えられるデータに基いて、制御論理
回路１７は対応する制御信号１９を発生してベクトルデ
ータ発生器２を動作させる。

システムのタイミング及びシーケンスの制御は画素クロ
ック７により制御され、引き続く各画素のデータは画素
クロック７が立上る時に獲得される。制御演算装置１は
前回及び前々回走査ライン画素及び前回走査ライン画素
内に存在するノードデータだけでなく、細線化データ信
号３も受信して、ベクトルデータ発生器２へ制御信号４
を送出し、それによりベクトルデータ発生器２が動作さ
せられる。

第１１図は第１０図の制御演算装置１の詳細ブロック図
である。第１のラインバッファ１１は前回走査ライン画
素内に存在するノード画素を記録し、第２のラインバッ
ファ１２及び第３のラインバッファ１３は前回及び前々
回走査ライン画素のデータを記憶する。

第２及び第３のラインバッファ１２．１３に記憶された
データは、細線化データ信号３から得られる現在走査ラ
イン画素のデータと共に、第２のレジスタセット１５ヘ
シフトされる。第２のレジスタセット１５の写１１１結
果のデータは、修正算術演算の後に、制御論理回路１６
へ送られてそれにより現在処理画素のカテゴリーが決定
される。レジスタセット１４は８個の周辺画素のいずれ
かにノード画素ＮＰが存在するかどうかを決定するため
のデータを記憶する。次に、レジスタセット１４内に存
在するデータは制御論理回路１６へ帰還されて、孤立短
ベクトルが存在するかどうかがさらに決定される。制御
論理回路１６はレジスタセット１４．１５から到来する
データを受信して、対応する制御信号４を発生し、ベク
トル化データを発生するようにベクトルデータ発生器２
を動作される。

次に、第１２図を参照として、ベクトルデータ発生器２
の詳細構造について説明する。発生器２は６つの基本的
構成要素、即ちファスト−イン−ファスト−アウト（Ｆ
ＩＦＯ）メモリ２１、水平レジスタ（１−１−レジスタ
〉２２、ノードＩＤコード発生器２３、Ｘ−カウンタ及
びＹ−カウンタを含むＸ、Ｙ座標値発生器２４、リンク
データメモリ２５及びノードデータメモリ２６を具備し
ている。

ＦＩＦＯメモリ２１及びローレジスタ２２は共にノード
ＩＤ発生器２３が発生するノードＩＤコードの記憶用と
して作用する。ノード画素ＮＰが検知される時にはいつ
でも、ノー１００発生器２３を１だけ増分するように制
御信号４が発生する。

ノードＩＤ発生器２３の内容は、現在走査ノード画素の
ＩＤコードであると指定される。Ｘ、Ｙ座標値発生器２
４内のＸ−カウンタ及びＹ−カウンタは現在走査画素の
Ｘ−座標値及びＹ−座標値を記憶する。１画素の走査後
にＸ−カウンタは、１だけ増分される。１ラインの走査
が終るとすぐに、Ｘ−カウンタはＯにリセットされＹ−
カウンタは１だけ増分される。

リンクデータメモリ２５及びノードデータメモリ２６は
、それぞれ、リンクデータ及びノードデータを格納する
ために使用される。リンクデータ及びノードデータは、
リンクデータメモリ２５及びノードデータメモリ２６が
、バッファメモリとして実現され、システム全体の効率
を向上させるような高い効率で発生される。

第１２図は画素／ベクトル変換機能を行なうノードデー
タ及びリンクデータを発生するベクトルデータ発生器２
の詳細ブロック図である。

第１３図は制御演算装置１の動作を制御する制御論理回
路１６のフロー図である。

現在処理画素がノード画素ＮＰであれば、第１４図に示
される処理が次のように適用される。

““１”の値を有する垂直入力数をＮとし、“°１”の
値を有する垂直出力数をＭとする。それがノード画素Ｎ
Ｐであるかどうかをさらに決定した後、“１”の値を有
する各垂直入力が次の２つの処理のいずれかに従って処
理される。

ノード画素ＮＰであれば、ＦＩＦＯメモリ２１内のデー
タをノードＩＤコードとして使用するか、若しくはＦＩ
ＦＯメモリ２１及びＸ、Ｙ座標値発生器２４内のデータ
を結合して類ベクトル処理を行って出力に対するノード
データを公式化する。

ノード画素ＮＰでなければ、ノードＩＤ発生器２３及び
ＦＩＦＯメモリ２１内のデータを結合してリンクデータ
が発生される。““１”の値を有する垂直出力が検知さ
れると、ノードＩＤ発生器２３の内容がＦＩＦＯメモリ
２１内に記憶される。

水平入力が“１”の値を有し且つノード画素ＮＰである
場合には、−一レジスタ内のデータをノードＩＤコード
として使用するか、若しくは一一レジスタ及びＸ、Ｙ座
標値発生器２４内のデータを結合して類ベクトル処理を
行い出力に対するノードデータを公式化する。水平入力
が１”の値を有し且つノード画素ＮＰでない場合には、
ノードＩＤ発生器２３及びローレジスタ２２内のデータ
を結合することによりデータは、出力のためにベクトル
化される。水平出力が“１”の値を有する場合には、ノ
ードＩＤ発生器２３内のデータは当該レジスタへ送信さ
れノードＩＤ発生器２３は１だけ増分される。

現在処理画素が孤立画素ＩＰであれば、ノードＩＤコー
ド及びＸ、Ｙ座標値を結合させることによりノードデー
タはノードデータメモリ２６内で公式化され、ノードＩ
Ｄ発生器２３の内容を二度書き込むことにより、リンク
データはリンクデータメモリ２５内で公式化され、次に
ノードＩＤ発生器２３が１だけ増分される。

現在処理画素がリンク画素ＬＰであれば、ＦＩＦＯメモ
リ２１内のデータが最初に読み出され、次に再び当該メ
モリへ書き込まれる。

現在処理画素がスキップ画素ＳＰであれば、次の画素を
受信して決定するための処理を継続される。

第１表はノードピクセル群の可能なモザイク模様を示し
、 第２表は孤立ピクセル群の可能なモザイク模様を示し、 第３表はリンクピクセル群の可能なモザイク模様を示し
、 第４表はスキップピクセル群の可能なモザイク模様を示
す。

表１表 ２表 ３表 ４表

【図面の簡単な説明】

第１＠図は従来のベクトル化技術により特定の画素構成
に対して得られる、連結のない、グラフィック出力を示
す図、第１０図と第１０図は本発明のＰＩＸＥＬＨＯＤ
工程を使用して第１■図と同じ最初の画素構成に対して
得られるグラフィック出力を示す図、第２＠図は３×３
画素マトリクスとして表わされる現在処理画素及びその
周遊の画素を示す図、第２０図は第■図の画素の対応す
る値を示す図、第３＠図から第３０図までは本発明に従
った画素／ベクトル変換の例を示す図、第４図は周辺の
８個の画素対現在処理画素の入力方向と出力方向の定義
を示す、修正算術演算を行った後の、第２０図の写像〈
マツピング〉結果を示す図、第５＠図から第５０図まで
はノード画素の定義を示す図、第６図は孤立画素の定義
を示す図、第７図はリンク画素の定義を示す図、第８図
はスキップ画素の定義を示す図、第９＠図はニレベル画
像を示す図、第９０図はノード識別（ＩＤ）コード及び
Ｘ、Ｙｌ！標値を示す図、第９０図はリンクデータ及び
画素のベクトル化を示す図、第１０図は本発明に従った
画素／ベクトル変換システムのブロック図、第１１図は
第１３図に示す制御演算装置の詳細ブロック図、第１２
図は第１図に示すベクトル化データ発生器の詳細ブロッ
ク図、第１３図は第１２図に示す制御演算装置の動作法
を示すフロー図、第１４図はノード処理フロー図、第１
５（２）図及び第１５０図は本発明を使用した同じスト
ロークのベクトル化結果を示す図、第１６＠図及び第１
６０図は光学文字認識のためのベクトル化処理として本
発明を使用する前及び使用した後の同じグラフィック文
字を示す図、第１７＠図及び第１７０図は本発明を自動
写真コード化システムに使用する前及び使用した後の図
面。 参照符号の説明 １・・・制御演算装置 ２・・・ベクトルデータ発生器 ８・・・細線化プロセッサ １１．１２．１３・・・ラインバッファ１４．１５・・
・レジスタセット １６・・・制御論理回路 ２１・・・ＦＩＦＯメモリ ２２・・・Ｈ−レジスタ ２３・・・ノードＩＤ発生器 ２４・・・Ｘ、Ｙ座標値発生器 ２５・・・リンクデータメモリ ２６・・・ノードデータメモリ。

Claims (7)

【特許請求の範囲】
1. （１）前置細線化処理の後に２レベル画像の画素をベク
   トル化データへ自動的に変換する画素／ベクトル変換装
   置において、 前記画素を走査するための手段と、 前回ライン画素内に存在するノード画素データを記憶す
   るための第１のラインバッファと、及びノード画素が検
   知されるとそれを受信するための第１の後続レジスタセ
   ットと、 前記前回及び前々回ライン画素をそれぞれ記憶しその後
   、３×３画素マトリクスを形成する細線化プロセッサか
   ら到来する最新走査ライン画素と共に、それらをピクセ
   ルごとに並列に第２のレジスタセットへ同期的に送出し
   、現在処理画素が予め定義されたカテゴリーのどれに属
   するかを決定する前に修正算術演算が適用され、前記現
   在処理画素のカテゴリデータを、前記第１のラインバッ
   ファから到来する前記ノード画素データを結合するため
   の論理回路へ送出し、及び対応する制御信号をさらにベ
   クトル化処理が行なうために送出するための第２及び第
   ３のラインバッファと、前記対応する制御信号を受信し
   て前記現在処理画素のノードＩＤコードを発生するため
   の手段と、前記対応する制御信号を受信して前記現在処
   理画素のＸ−座標値及びＹ−座標値を発生するための手
   段と、及び 発生される前記ノードＩＤコード及び発生される前記Ｘ
   −座標値とＹ−座標値とを受信し結合してベクトル化デ
   ータを発生する手段、 とを具備することを特徴とする画素／ベクトル変換装置
   。
2. （２）前置細線化処理の後に２レベル画像の画素を自動
   的にベクトル化データへ変換する画素／ベクトル変換法
   において、 前記画素を走査することと、 前及び前々ライン画素データを記憶することと、前記前
   ライン画素内に存在するノード画素データを記憶するこ
   とと、 前記前ライン内に存在する前記ノード画素データだけで
   なく、前及び前々ライン画素データを、細線化プロセッ
   サから到来する最新走査ライン画素と３×３画素マトリ
   クスに結合することと、修正算術演算を実行することと
   、 現在処理画素が所定のカテゴリーのどれに属するかを決
   定することと、 前記現在処理画素のカテゴリーデータを、前記第１のラ
   インバッファから到来する前記ノード画素データを結合
   するための、論理回路へ送出することと、 対応する制御信号をベクトル化処理をさらに行なうため
   に送出することと、 前記対応する制御信号を受信して前記現在処理画素のノ
   ードＩＤコードを発生することと、前記対応する制御信
   号を受信して、前記現在処理画素のＸ−座標値及びＹ−
   座標値を発生することと、及び 発生される前記ノードＩＤコードと、及び発生される前
   記Ｘ−座標値及びＹ−座標値とを受信して結合し、ベク
   トル化データを生成すること、とを具備することを特徴
   とする画素／ベクトル変換法。
3. （３）周辺画素に対する前記現在処理画素の前記所定の
   カテゴリーは、次のように定義されるノード画素、孤立
   画素、リンク画素及びスキップ画素のカテゴリーからな
   り、ここで、 ノード画素（ＮＰ）は、 前記現在処理画素は“１”の値を有しているが、“１”
   の値を有する入力画業数は“１”の値を有する出力画素
   数に等しくないか、 前記現在処理画素は“１”の値を有しているが、“１”
   の値を有する入力画素数及び“１”の値を有する出力画
   素数は共に１に等しく同方向ではないか、又は 前記現在処理画素は“１”の値を有しているが、“１”
   の値を有する入力画素数及び“１”の値を有する出力画
   素数は共に２に等しく、 孤立画素（ＩＰ）は、 前記現在処理画素は“１”の値を有しているが、“１”
   の値を有する入力画素数及び“１”の値を有する出力画
   素数は０に等しく、 リンク画素（ＬＰ）は、 前記現在処理画素は“１”の値を有しているが、その３
   つの垂直入力画素の中の一つは“１”値を有しその３つ
   の垂直出力画素の中の一つは同方向に“１”の値を有し
   、 スキップ画素（ＳＰ）は、 画素は前記いずれのカテゴリーにも属しないか、あるい
   は現在処理画素は“１”の値を有しているがその水平入
   力画素は“１”の値を有し水平出力画素は“１”の値を
   有し、又は 前記現在処理画素は“１”の値を有しているが、前記周
   辺の画素は“０”の値を有する、 ことを特徴とする請求項２記載の画素／ベクトル変換法
   。
4. （４）２つの周辺ノード画素を一つのノード画素となる
   ように結合するための“孤立短ベクトルの１画素変調”
   のステップをさらに具備することを特徴とする請求項２
   記載の画素／ベクトル変換法。
5. （５）前記修正算術演算は次のように定義され、ｂ８＝
   ａ８＾＊！ａ７＾＊！ａ１ ｂ７＝ａ７ ｂｙ＝ａ６＾＊！ａ５＾＊！ａ７ ｂ１＝ａ１ ｂ０＝ａ０ ｂ５＝ａ５ ｂ２＝ａ２＾＊！ａ１＾＊！ａ３ ｂ３＝ａ３ ｂ４−ａ４＾＊！ａ３＾＊！ａ５ ここに、 ＊は論理ＡＮＤ演算を示し、 ！は論理ＮＯＴ演算を示す、 ことを特徴とする請求項２記載の画素／ベクトル変換法
   。
6. （６）前記結合ステップの後に生じる一つのノード画素
   は最初に検知されるノード画素である、ことを特徴とす
   る請求項４記載の画素／ベクトル変換法。
7. （７）前記結合ステップの後に生じる一つのノード画素
   は２番目に検知されるノード画素である、ことを特徴と
   する請求項４記載の画素／ベクトル変換法。