JP2658346B2 - 並列画像処理装置 - Google Patents
並列画像処理装置Info
- Publication number
- JP2658346B2 JP2658346B2 JP2016189A JP2016189A JP2658346B2 JP 2658346 B2 JP2658346 B2 JP 2658346B2 JP 2016189 A JP2016189 A JP 2016189A JP 2016189 A JP2016189 A JP 2016189A JP 2658346 B2 JP2658346 B2 JP 2658346B2
- Authority
- JP
- Japan
- Prior art keywords
- graph
- processing
- image
- subgraph
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Processing (AREA)
- Image Analysis (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、スキャナやTVカメラを用い、図面等の画像
から得たディジタル2値画像を並列処理する並列画像処
理装置に関し、特にディジタル2値画像の連結グラフの
処理を高速に行う並列画像処理装置に関する。
から得たディジタル2値画像を並列処理する並列画像処
理装置に関し、特にディジタル2値画像の連結グラフの
処理を高速に行う並列画像処理装置に関する。
従来、画像処理装置の処理速度を高速化するために、
局所並列方式、パイプライン方式、マルチプロセッサ方
式、完全並列方式等のアーキテクチャが提案されてい
る。
局所並列方式、パイプライン方式、マルチプロセッサ方
式、完全並列方式等のアーキテクチャが提案されてい
る。
この中、完全並列方式は人間の視細胞による処理に似
せたものであり、処理画像の画素数に等しい処理要素
(プロセッサエレメント)を用い、各画素の出力を同時
に計算する並列画素処理方式であって、最も高速化が期
待されているものである。
せたものであり、処理画像の画素数に等しい処理要素
(プロセッサエレメント)を用い、各画素の出力を同時
に計算する並列画素処理方式であって、最も高速化が期
待されているものである。
なお、この種の装置に関しては、例えば“電子通信学
会誌,vol.67,No.1,pp.90〜98"において論じられてい
る。
会誌,vol.67,No.1,pp.90〜98"において論じられてい
る。
一方、2値画像の処理方法として、2値画像を連結グ
ラフに変換し、その連結グラフ上で処理する方法が提案
されている。
ラフに変換し、その連結グラフ上で処理する方法が提案
されている。
この方法では、まず、2値線図形データを細線化して
得た中心線画像を、中心線上の画素を節点とし、隣接す
る節点の間を辺とするグラフに変換して記憶する。次
に、こうして得たグラフから、所定の変換規則によって
斜めの辺を除去し、除去後のグラフから、さらに所定の
変換規則により水平および垂直の辺を除去する2段階の
処理をグラフが変化しなくなるまで反復する。さらに、
こうして得たグラフの中、辺の交差点を節点上に移動す
るための整形処理を行う。最後に、こうして得たグラフ
から、接続する辺の個数が2でない節点(特徴点)を抽
出し、2個の特徴点間を追跡して得た節点列を直線近似
してベクトル列に変換する。
得た中心線画像を、中心線上の画素を節点とし、隣接す
る節点の間を辺とするグラフに変換して記憶する。次
に、こうして得たグラフから、所定の変換規則によって
斜めの辺を除去し、除去後のグラフから、さらに所定の
変換規則により水平および垂直の辺を除去する2段階の
処理をグラフが変化しなくなるまで反復する。さらに、
こうして得たグラフの中、辺の交差点を節点上に移動す
るための整形処理を行う。最後に、こうして得たグラフ
から、接続する辺の個数が2でない節点(特徴点)を抽
出し、2個の特徴点間を追跡して得た節点列を直線近似
してベクトル列に変換する。
これにより、入力された2値画像を細線化して得た中
心線画像を、原画像の形状に忠実でデータ量が少いベク
トル情報に変換して、図形認識等の処理を高速化しよう
としている。
心線画像を、原画像の形状に忠実でデータ量が少いベク
トル情報に変換して、図形認識等の処理を高速化しよう
としている。
なお、この方法に関しては、例えば“特願昭62−1728
75号”において述べられている。
75号”において述べられている。
上記従来技術では、2値画像から得た連結グラフを処
理する際、辺単位に並列処理を実行することはできる
が、画素と辺との間に1対1の対応関係がないため、既
存の並列画像処理装置で処理することができないという
問題がある。
理する際、辺単位に並列処理を実行することはできる
が、画素と辺との間に1対1の対応関係がないため、既
存の並列画像処理装置で処理することができないという
問題がある。
また、連結グラフ処理では、処理内容により並列に処
理できる辺の種類が異なるため、各辺に処理要素を割り
当てて並列処理する場合、アイドル状態の処理要素が増
えて効率が悪いという問題がある。
理できる辺の種類が異なるため、各辺に処理要素を割り
当てて並列処理する場合、アイドル状態の処理要素が増
えて効率が悪いという問題がある。
本発明の目的は、このような問題点を改善し、ディジ
タル2値画像の連結グラフの処理を高速に行うことが可
能な並列画像処理装置を提供することにある。
タル2値画像の連結グラフの処理を高速に行うことが可
能な並列画像処理装置を提供することにある。
上記目的を達成するため、本発明の並列画像処理装置
は、ディジタル2値画像を構成する画素1個に対して1
個の処理要素を割り当て、その処理要素に同一の処理を
同時に行わせる並列画像処理装置において、ディジタル
2値画像を画素単位に蓄積する手段(画像メモリ部)
と、上記処理要素を並列に動作させ、各該処理要素に対
応する画素とその画素の近傍の画素の状態を入力して、
画素に1対1に対応する部分グラフに変換し、連結グラ
フを得る手段(画像−グラフ変換部)と、その連結グラ
フを部分グラフ単位に蓄積する手段(グラフメモリ部)
と、処理要素を並列に動作させ、各処理要素に対応する
部分グラフとその近傍にある部分グラフを入力して、所
定の規則により対応する部分グラフを変換処理する手段
(グラフ−グラフ変換部)とを備えることに特徴があ
る。
は、ディジタル2値画像を構成する画素1個に対して1
個の処理要素を割り当て、その処理要素に同一の処理を
同時に行わせる並列画像処理装置において、ディジタル
2値画像を画素単位に蓄積する手段(画像メモリ部)
と、上記処理要素を並列に動作させ、各該処理要素に対
応する画素とその画素の近傍の画素の状態を入力して、
画素に1対1に対応する部分グラフに変換し、連結グラ
フを得る手段(画像−グラフ変換部)と、その連結グラ
フを部分グラフ単位に蓄積する手段(グラフメモリ部)
と、処理要素を並列に動作させ、各処理要素に対応する
部分グラフとその近傍にある部分グラフを入力して、所
定の規則により対応する部分グラフを変換処理する手段
(グラフ−グラフ変換部)とを備えることに特徴があ
る。
本発明においては、グラフ−グラフ変換部は、部分グ
ラフの個数に等しい処理要素を備え、画素と部分グラフ
との間には1対1の対応関係がある。
ラフの個数に等しい処理要素を備え、画素と部分グラフ
との間には1対1の対応関係がある。
これにより、既存の並列画像処理装置でディジタル2
値画像の連結グラフ処理を高速に実行することができ
る。
値画像の連結グラフ処理を高速に実行することができ
る。
以下、本発明の一実施例を図面により説明する。
第2図は、本発明の一実施例におけるディジタル2値
画像から連結グラフへの変換を示す説明図である。
画像から連結グラフへの変換を示す説明図である。
第2図において、(a)は処理対象のディジタル2値
画像であり、(b)は(a)のディジタル2値画像にお
ける値1の画素に黒丸で表わす節点を置き、隣接する値
1の画素の間に実線で示す辺を置いた連結グラフであ
る。また、(c)は処理要素(6,4)によるディジタル
2値画像から部分グラフ(6,4)への変換を示す。な
お、各処理要素はディジタル2値画像の画素に対応して
いる。
画像であり、(b)は(a)のディジタル2値画像にお
ける値1の画素に黒丸で表わす節点を置き、隣接する値
1の画素の間に実線で示す辺を置いた連結グラフであ
る。また、(c)は処理要素(6,4)によるディジタル
2値画像から部分グラフ(6,4)への変換を示す。な
お、各処理要素はディジタル2値画像の画素に対応して
いる。
本実施例では、6行4列にある画素に対応する処理要
素(6,4)の処理は(c)のように示される。
素(6,4)の処理は(c)のように示される。
すなわち、(a)における6行4列、6行5列、7行
4列、7行5列にある画素の値を入力して、連結グラフ
の6行4列に節点が存在するか否か、6行4列にある節
点と6行5列にある節点との間に辺が存在するか否か、
6行4列にある節点と7行4列にある節点との間に辺が
存在するか否か、6行4列にある節点と7行5列にある
節点との間に辺が存在するか否か、6行5列にある節点
と7行4列にある節点との間に辺が存在するか否かを出
力する。
4列、7行5列にある画素の値を入力して、連結グラフ
の6行4列に節点が存在するか否か、6行4列にある節
点と6行5列にある節点との間に辺が存在するか否か、
6行4列にある節点と7行4列にある節点との間に辺が
存在するか否か、6行4列にある節点と7行5列にある
節点との間に辺が存在するか否か、6行5列にある節点
と7行4列にある節点との間に辺が存在するか否かを出
力する。
なお、節点の存在は、対応する画素の値が1であるか
により決まる。また、2個の節点の間の辺の存在は、こ
れらの節点に対応する画素の値が両方とも1であるかに
より決まる。
により決まる。また、2個の節点の間の辺の存在は、こ
れらの節点に対応する画素の値が両方とも1であるかに
より決まる。
さらに本実施例では、ディジタル2値画像をグラフに
変換する手段(画像−グラフ変換部)における処理要素
の個数はその画素数に等しいため、得られる部分グラフ
の個数もディジタル2値画像の画素数に等しい。従っ
て、各処理要素から出力される部分グラフは処理要素の
位置によって識別される。例えば、6行4列に位置する
処理要素から出力される部分グラフは部分グラフ(6,
4)と呼ぶ。しかも、得られる部分グラフの間に重複す
る辺や節点が存在しないという特徴がある。
変換する手段(画像−グラフ変換部)における処理要素
の個数はその画素数に等しいため、得られる部分グラフ
の個数もディジタル2値画像の画素数に等しい。従っ
て、各処理要素から出力される部分グラフは処理要素の
位置によって識別される。例えば、6行4列に位置する
処理要素から出力される部分グラフは部分グラフ(6,
4)と呼ぶ。しかも、得られる部分グラフの間に重複す
る辺や節点が存在しないという特徴がある。
第3図は、本発明の一実施例における連結グラフを別
の連結グラフへ変換する場合の各処理要素の処理を示す
説明図である。
の連結グラフへ変換する場合の各処理要素の処理を示す
説明図である。
第3図において、黒丸は入力あるいは出力される節点
を表わし、実線は入力あるいは出力される辺を表わす。
各処理要素は各部分グラフに対応し、各処理要素に対応
する部分グラフとその近傍にある部分グラフを入力し
て、処理に応じた規則により対応する部分グラフの新し
い状態を求めて出力する。
を表わし、実線は入力あるいは出力される辺を表わす。
各処理要素は各部分グラフに対応し、各処理要素に対応
する部分グラフとその近傍にある部分グラフを入力し
て、処理に応じた規則により対応する部分グラフの新し
い状態を求めて出力する。
本実施例では、部分グラフ(i,j)に対応する処理要
素の入力と出力を表わす。すなわち、この処理要素は対
応する部分グラフ(i,j)とその近傍にある部分グラフ
(i+1,j)、部分グラフ(i+1,j+1)、部分グラフ
(i,j+1)、部分グラフ(i−1,j+1)、部分グラフ
(i−1,j)、部分グラフ(i−1,j−1)、部分グラフ
(i,j−1)、部分グラフ(i+1,j−1)を入力して、
部分グラフ(i,j)の新しい状態を処理内容に応じた規
則により求める。
素の入力と出力を表わす。すなわち、この処理要素は対
応する部分グラフ(i,j)とその近傍にある部分グラフ
(i+1,j)、部分グラフ(i+1,j+1)、部分グラフ
(i,j+1)、部分グラフ(i−1,j+1)、部分グラフ
(i−1,j)、部分グラフ(i−1,j−1)、部分グラフ
(i,j−1)、部分グラフ(i+1,j−1)を入力して、
部分グラフ(i,j)の新しい状態を処理内容に応じた規
則により求める。
第1図は、本発明の一実施例における並列画像処理装
置の構成図、第4図は第1図の画像−グラフ変換部を構
成する処理要素の論理回路図である。
置の構成図、第4図は第1図の画像−グラフ変換部を構
成する処理要素の論理回路図である。
第1図において、11はCPUおよびメモリから構成され
た処理装置、12はスキャナ等の入力装置、13はCRT等の
出力装置、100は画像メモリ部、101は画像−グラフ変換
部、102はグラフメモリ部、103はグラフ−グラフ変換
部、104は制御部である。
た処理装置、12はスキャナ等の入力装置、13はCRT等の
出力装置、100は画像メモリ部、101は画像−グラフ変換
部、102はグラフメモリ部、103はグラフ−グラフ変換
部、104は制御部である。
この画像メモリ部100は、地図や図面等をディジタル
2値画像として蓄積する部分で、入力装置12からディジ
タル画像が供給される。また、画像メモリ部100からの
読み出しは全ての画素について画素単位で独立に同時に
行える。このような並列出力を行うため、例えば2値画
像のサイズをM×Nとすると、M×Nビットのレジスタ
を用いて画像メモリ部100を構成する。
2値画像として蓄積する部分で、入力装置12からディジ
タル画像が供給される。また、画像メモリ部100からの
読み出しは全ての画素について画素単位で独立に同時に
行える。このような並列出力を行うため、例えば2値画
像のサイズをM×Nとすると、M×Nビットのレジスタ
を用いて画像メモリ部100を構成する。
また、画像−グラフ変換部101は、画像メモリ部100に
蓄積されたディジタル2値画像を、第2図(b)のよう
な連結グラフに変換してグラフメモリ部102に書き込む
部分である。また、画像−グラフ変換部101はディジタ
ル2値画像の画素数に等しい処理要素を備え、これらの
処理要素を第2図(c)に示したように動作させる。さ
らに、定形的な処理を行うため、画像−グラフ変換部10
1の処理要素は、例えば第4図のように4個のアンド回
路から構成される。これは、部分グラフ(i,j)を作成
する処理要素であり、画素(i,j)と画素(i,j+1)、
画素(i,j)と画素(i+1,j)、画素(i,j)と画素
(i+1,j+1)、画素(i,j+1)と画素(i+1,j)
をそれぞれアンド回路に入力することにより、節点(i,
j)の有無、節点(i,j)と節点(i,j+1)の間の辺の
有無、節点(i,j)と節点(i+1,j)の間の辺の有無、
節点(i,j)と節点(i+1,j+1)の間の辺の有無、お
よび節点(i,j+1)と節点(i+1,j)の間の辺の有無
を出力する。
蓄積されたディジタル2値画像を、第2図(b)のよう
な連結グラフに変換してグラフメモリ部102に書き込む
部分である。また、画像−グラフ変換部101はディジタ
ル2値画像の画素数に等しい処理要素を備え、これらの
処理要素を第2図(c)に示したように動作させる。さ
らに、定形的な処理を行うため、画像−グラフ変換部10
1の処理要素は、例えば第4図のように4個のアンド回
路から構成される。これは、部分グラフ(i,j)を作成
する処理要素であり、画素(i,j)と画素(i,j+1)、
画素(i,j)と画素(i+1,j)、画素(i,j)と画素
(i+1,j+1)、画素(i,j+1)と画素(i+1,j)
をそれぞれアンド回路に入力することにより、節点(i,
j)の有無、節点(i,j)と節点(i,j+1)の間の辺の
有無、節点(i,j)と節点(i+1,j)の間の辺の有無、
節点(i,j)と節点(i+1,j+1)の間の辺の有無、お
よび節点(i,j+1)と節点(i+1,j)の間の辺の有無
を出力する。
また、グラフメモリ部102は、画像−グラフ変換部10
1、グラフ−グラフ変換部103の入力、または(および)
出力となるグラフを記憶する部分であり、出力装置13に
処理結果のグラフを供給する。また、グラフメモリ部10
2に対する読み出しと書き込みは、全ての部分グラフを
部分グラフ単位に独立に同時に行える。このような並列
入出力を行うため、例えば2値画像のサイズをM×Nと
すると、M×Nビットのレジスタを5個用いてグラフメ
モリ部102を構成する。なお、5個のレジスタは第2図
(c)に示した5個の部分グラフの情報に対応させる。
1、グラフ−グラフ変換部103の入力、または(および)
出力となるグラフを記憶する部分であり、出力装置13に
処理結果のグラフを供給する。また、グラフメモリ部10
2に対する読み出しと書き込みは、全ての部分グラフを
部分グラフ単位に独立に同時に行える。このような並列
入出力を行うため、例えば2値画像のサイズをM×Nと
すると、M×Nビットのレジスタを5個用いてグラフメ
モリ部102を構成する。なお、5個のレジスタは第2図
(c)に示した5個の部分グラフの情報に対応させる。
また、グラフ−グラフ変換部103は、グラフメモリ部1
02に蓄積されたグラフを処理に応じた規則により別のグ
ラフに変換してグラフメモリ部102に格納する部分であ
る。また、部分グラフの個数に等しい処理要素を備え、
これらの処理要素を第3図に示したように動作させる。
各処理要素は局所的なメモリを備え、それぞれ独立に動
作できる。つまり、第3図のように、各処理要素は対応
する部分グラフと近傍の部分グラフの状態を表わすビッ
ト列を入力して、与えられた処理を行い、処理要素に対
応するグラフの状態を表わすビット列を出力する。この
場合、各部分グラフのビット列は2進数とみなすことが
できる。そこで、各要素の処理は、9変数を入力して、
与えられた処理を行い、1変数を出力することとみなせ
る。従って、グラフ−グラフ変換部103は、例えば“電
子通信学会誌,vol.67,No.1,pp.90〜98"に記載されてい
るように、濃淡画像を対象とした画素単位の完全並列画
像処理装置の処理要素群を流用してこの処理を実現す
る。
02に蓄積されたグラフを処理に応じた規則により別のグ
ラフに変換してグラフメモリ部102に格納する部分であ
る。また、部分グラフの個数に等しい処理要素を備え、
これらの処理要素を第3図に示したように動作させる。
各処理要素は局所的なメモリを備え、それぞれ独立に動
作できる。つまり、第3図のように、各処理要素は対応
する部分グラフと近傍の部分グラフの状態を表わすビッ
ト列を入力して、与えられた処理を行い、処理要素に対
応するグラフの状態を表わすビット列を出力する。この
場合、各部分グラフのビット列は2進数とみなすことが
できる。そこで、各要素の処理は、9変数を入力して、
与えられた処理を行い、1変数を出力することとみなせ
る。従って、グラフ−グラフ変換部103は、例えば“電
子通信学会誌,vol.67,No.1,pp.90〜98"に記載されてい
るように、濃淡画像を対象とした画素単位の完全並列画
像処理装置の処理要素群を流用してこの処理を実現す
る。
また、制御部104は、画像メモリ部100、画像−グラフ
変換部101、グラフメモリ部102、グラフ−グラフ変換部
103を以下に示すように制御する部分であり、CPUにより
構成する。
変換部101、グラフメモリ部102、グラフ−グラフ変換部
103を以下に示すように制御する部分であり、CPUにより
構成する。
まず、制御部104の指示により、画像−グラフ変換部1
03は、グラフメモリ部102に蓄積されているディジタル
2値画像を読み出し、連結グラフに変換してグラフメモ
リ部102に格納する。
03は、グラフメモリ部102に蓄積されているディジタル
2値画像を読み出し、連結グラフに変換してグラフメモ
リ部102に格納する。
次に、制御部104の指示により、グラフ−グラフ変換
部103は、グラフメモリ部102に蓄積されているグラフを
読み出し、制御部104より与えられた変換規則により別
のグラフに変換して、グラフメモリ部102に格納する。
また、グラフ−グラフ変換部103は、制御部104に対して
入力したグラフと出力したグラフに違いが生じたか否か
を通知する。
部103は、グラフメモリ部102に蓄積されているグラフを
読み出し、制御部104より与えられた変換規則により別
のグラフに変換して、グラフメモリ部102に格納する。
また、グラフ−グラフ変換部103は、制御部104に対して
入力したグラフと出力したグラフに違いが生じたか否か
を通知する。
このグラフ−グラフ変換部103の動作は、反復回数や
グラフ−グラフ変換部103より得られるグラフの変更状
況を基にした制御部104の指示により反復される。その
際、処理内容に応じて変換規則を各反復ごとに変えるこ
ともできる。
グラフ−グラフ変換部103より得られるグラフの変更状
況を基にした制御部104の指示により反復される。その
際、処理内容に応じて変換規則を各反復ごとに変えるこ
ともできる。
本発明によれば、連結グラフを、画素に1対1に対応
する部分グラフとして構成する回路を設けることによ
り、連結グラフの処理(特徴点抽出、ベクトル化等)を
高速に実行することができる。
する部分グラフとして構成する回路を設けることによ
り、連結グラフの処理(特徴点抽出、ベクトル化等)を
高速に実行することができる。
第1図は本発明の一実施例における並列画像処理装置の
構成図、第2図は本発明の一実施例におけるディジタル
2値画像から連結グラフへの変換を示す説明図、第3図
は本発明の一実施例における連結グラフを別の連結グラ
フへ変換する場合の各処理要素の処理を示す説明図、第
4図は第1図の画像−グラフ変換部を構成する処理要素
の論理回路図である。 11:処理装置,12:入力装置,13:出力装置,100:画像メモリ
部,101:画像−グラフ変換部,102:グラフメモリ部,103:
グラフ−グラフ変換部,104:制御部。
構成図、第2図は本発明の一実施例におけるディジタル
2値画像から連結グラフへの変換を示す説明図、第3図
は本発明の一実施例における連結グラフを別の連結グラ
フへ変換する場合の各処理要素の処理を示す説明図、第
4図は第1図の画像−グラフ変換部を構成する処理要素
の論理回路図である。 11:処理装置,12:入力装置,13:出力装置,100:画像メモリ
部,101:画像−グラフ変換部,102:グラフメモリ部,103:
グラフ−グラフ変換部,104:制御部。
Claims (1)
- 【請求項1】ディジタル2値画像を構成する画素1個に
対して1個の処理要素を割り当て、複数の処理要素に同
一の処理を同時に行わせる並列画像処理装置において、
ディジタル2値画像を画素単位に蓄積する手段と、上記
処理要素を並列に動作させ、各該処理要素に対応する画
素と該画素の近傍の画素の状態を入力して、画素に1対
1に対応する部分グラフに変換し、連結グラフを得る手
段と、該連結グラフを部分グラフ単位に蓄積する手段
と、該処理要素を並列に動作させ、各該処理要素に対応
する部分グラフと該部分グラフの近傍にある部分グラフ
を入力して、所定の規則により該部分グラフを変換する
処理を行う手段とを備えることを特徴とする並列画像処
理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016189A JP2658346B2 (ja) | 1989-01-30 | 1989-01-30 | 並列画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016189A JP2658346B2 (ja) | 1989-01-30 | 1989-01-30 | 並列画像処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02199587A JPH02199587A (ja) | 1990-08-07 |
JP2658346B2 true JP2658346B2 (ja) | 1997-09-30 |
Family
ID=12019435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016189A Expired - Fee Related JP2658346B2 (ja) | 1989-01-30 | 1989-01-30 | 並列画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2658346B2 (ja) |
-
1989
- 1989-01-30 JP JP2016189A patent/JP2658346B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH02199587A (ja) | 1990-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6493163B2 (ja) | 粗密探索方法および画像処理装置 | |
EP3690804A1 (en) | Information processing device | |
JP2020068027A (ja) | アンサンブル学習ベースの画像分類システム | |
CN110738317A (zh) | 基于fpga的可变形卷积网络运算方法、装置和系统 | |
JP6532334B2 (ja) | 並列演算装置、画像処理装置及び並列演算方法 | |
EP0069542A2 (en) | Data processing arrangement | |
US11481919B2 (en) | Information processing device | |
JP2658346B2 (ja) | 並列画像処理装置 | |
JPH07118002B2 (ja) | 画像処理装置 | |
JP3060922B2 (ja) | 特徴生成装置 | |
Huang et al. | Invoice code recognition system based on fpga acceleration | |
JPS58169681A (ja) | 画像処理回路 | |
JP2613589B2 (ja) | マスク処理方式 | |
JP3272381B2 (ja) | 領域境界点抽出方法 | |
EP0428624A1 (en) | Intelligent scan image processor | |
CN117333502A (zh) | 数据处理方法、装置、设备及可读存储介质 | |
CN116824129A (zh) | 人像抠图方法、装置、设备及存储介质 | |
Fan et al. | Parallel mechanism for detecting contours in binary images | |
JP2018036689A (ja) | ピクセルベース特徴量抽出回路 | |
JPS63837B2 (ja) | ||
JPS62102364A (ja) | 色コ−ド変換装置 | |
JPS61183789A (ja) | 画像処理装置 | |
JPH03214284A (ja) | データ変換方式 | |
JPS63143679A (ja) | 画像デ−タ変換装置 | |
JPH03214283A (ja) | シストリックアレイによる変換表作成回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |