JPH03269276A - Lsi試験装置 - Google Patents

Lsi試験装置

Info

Publication number
JPH03269276A
JPH03269276A JP2069236A JP6923690A JPH03269276A JP H03269276 A JPH03269276 A JP H03269276A JP 2069236 A JP2069236 A JP 2069236A JP 6923690 A JP6923690 A JP 6923690A JP H03269276 A JPH03269276 A JP H03269276A
Authority
JP
Japan
Prior art keywords
frequency signal
analog switches
lsi
test
component frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2069236A
Other languages
English (en)
Inventor
Nobuo Satake
信夫 佐竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2069236A priority Critical patent/JPH03269276A/ja
Publication of JPH03269276A publication Critical patent/JPH03269276A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 LSI試験装置に係り、特にアナログスイッチを含むL
SIに好適なLSI試験装置に関し、アナログスイッチ
の数が増加しても、LSIの評価試験時間および試験装
置の価格が増加しないようにしたLSI試験装置を提供
することを目的とし、 複数の周波数成分の多重周波数信号を発生する多重周波
数信号発生手段と、この多重周波数信号発生手段から発
せられた多重周波数信号を各周波数成分毎に分離して複
数の成分周波数信号を生成し、この複数の成分周波数信
号をLSIに設けられた複数のアナログスイッチに対応
付けて供給する分離供給手段と、前記複数のアナログス
イッチをほぼ同時に導通状態に制御を行うコントロール
手段と、前記複数のアナログスイッチを通過した各成分
周波数信号を受け、この受信した成分周波数信号に基づ
いて前記各成分周波数信号に対応付けられた複数のアナ
ログスイッチを個別に評価する評価手段と、を備えて構
成する。
〔産業上の利用分野〕
本発明はLSI(大規模集積回路)試験装置に係り、特
にアナログスイッチを含むLSIに好適なLSI試験装
置に関する。
近年開発されるディジタル回路およびアナログ回路を混
載したCMO8LSIにおいては、アナログスイッチ(
トランスミッションゲート)を数多く含む場合が多い。
かかる構成のLSIの量産段階においては、トランスミ
ッションゲートの性能確認のため、回路試験が行われる
。回路試験は、一般に、トランスミッションゲートのO
N抵抗試験および機能動作試験が行われる。従来、前記
試験の際は、LSI試験装置を用いて個々のトランスミ
ッションゲート毎に順次ON抵抗試験および機能動作試
験を行っていた。本発明は、かかるLSI試験装置の改
良に関するものである。
〔従来の技術〕
第4図に従来のLSI試験装置の例を示す。このLSI
試験装置は、CMO8LSIのトランスミッションゲー
トのON抵抗を試験する装置である。
試験信号発生部51から直流定電流が第1ピンエレクト
ロニクス52に供給される。第1ピンエレクトロニクス
52は、リレー521〜524およびコンデンサ、抵抗
(図示せず)等により構成されていて、各リレー52〜
524の各第1固定端子はそれぞれ接地され、各リレー
52、〜524の各第2固定端子は相互接続されている
この相互接続された第2固定端子に前記直流定電流が供
給される。リレー52〜524の各可動端子は、それぞ
れLSI53を構成する各トランスミッションゲート0
1〜G4の入力端に接続され、各トランスミッションゲ
ートG  ’= G 4の出力端は第2ピンエレクトロ
ニクス54を構成するリレー54〜544の各可動端子
に接続されている。各リレー54〜544の各第1固定
端子はそれぞれ接地されている。各リレー541〜54
4の各第2固定端子は相互接続され、コンデンサCと抵
抗Rとからなる後段回路の入力インピーダンスと等価の
疑似負荷55を介してI S VM (Current
 5ource Voltage Measu+eme
nj)等からなる直流特性試験部56に接続されている
以上のように構成さ−れたピンエレクトロニクス52.
54、LSI53等は、コントローラ57から発生され
る第1リレー切替信号R1、第2リレー切替信号R2、
素子選択信号Sによりそれぞれ制御される。
次に動作を説明する。
先ず、第1トランスミツシヨンゲートG1を試験する場
合には、コントローラ57から第1ピンエレクトロニク
ス52にリレー切替信号R1が送られ、第1リレー52
1のみが導通可能状態に切替えられ、他のリレー52.
52.524は3 接地側に切替えられる。以下、コントローラ57から素
子選択信号SがLSI53に送られ、第1トランスミツ
シヨンゲートG1のみが導通可能となり、他のトランス
ミッションゲートG2〜G4は不導通状態となる。コン
トローラ57から第2リレー切替信号R2がピンエレク
トロニクス54に送られ、第1リレー541のみが導通
可能状態に切替えられ、他のリレー54.543、54
4は接地状態となる。この状態において、LSI53に
例えば5■の電源電圧が供給されているとする。このと
き、直流定電流を試験信号発生部51から供給すると、
次の経路■により直流特性試験部57に直流信号が入力
する。
試験信号発生部51→リレー521→トランスミッショ
ンゲートG1→リレー541→疑似負荷55→直流特性
試験部56   ・・・・・・・・・経路■この経路■
を流れる直流電流を直流特性試験部57で測定すること
により、5■の電源電圧下におけるトランスミッション
ゲートG1のON抵抗か決定される。
以下、同様にしてコントローラ55から各種制御信号R
,R2、Sが順次ピンエレクトロニクス52.54およ
びLS I 53に供給され、トランスミッションゲー
トG2〜G4のON抵抗が順次測定される。
〔発明が解決しようとする課題〕
上記従来のLSI試験装置の問題点は、トランスミッシ
ョンゲートの数が増加すると、試験時間が増加し、また
、ピンエレクトロニクスを構成する部品点数が増加する
という点である。即ち、トランスミッションゲートのO
N抵抗は、一般に5■、IOV、15Vの3ポイントの
電源電圧下で測定するが、この3ポイントの試験だけで
1個のトランスミッションゲートについて秒オーダーの
試験時間を要する。従って、トランスミッションゲート
の数が増えれば、それに比例してトータル試験時間が増
加する。また、トランスミッションゲート数が増加すれ
ば、ピンエレクトロニクスを構成するリレー、コンデン
サ、抵抗等の部品点数が増加し、LSI試験装置が高価
となる。
このように、従来のLSI試験装置は、トランスミッシ
ョンゲート数の増加に伴い、試験時間の増加および試験
装置の高額化を引起こし、テスティングコストが増加す
るという問題点があった。
そこで本発明は、トランスミッションゲート数の増加に
伴う試験時間の増大を抑制することができうるLSI試
験装置を提供することを目的とする。
〔課題を解決するための手段〕
第1図は、本発明の原理ブロック図である。
多重周波数信号を発生する多重周波数信号発生手段1に
は、分離供給手段2が接続されている。
この分離供給手段2は、多重周波数信号発生手段1から
発せられた多重周波数信号を周波数成分毎の成分周波数
信号に分離し、この分離された各成分周波数信号を、L
SI3に設けられた複数のアナログスイッチSW1〜S
Wnに対応付けてほぼ同時に供給する。一方、前記アナ
ログスイッチSW1〜5W11をほぼ同時に導通させる
ように制御するコントロール手段4が前記LSI3の導
通制御端子に接続されている。前記アナログスイッチS
W1〜5WIlの各出力側には、各成分周波数信号出力
を受け、当該LSI3の性能を評価する評価手段5が接
続されている。
〔作用〕
多重周波数信号発生手段から発せられた多重周波数信号
は、分離供給手段で各成分周波数信号に分離され、LS
Iを構成する各アナログスイッチ毎に対応付けられて成
分周波数信号が供給される。
一方、コントロール手段の制御によりLSIを構成する
各アナログスイッチはいずれも導通状態に制御され、前
記成分周波数信号は、はぼ同時に前記各アナログスイッ
チを通過して評価手段に入力される。評価手段は通過し
た成分周波数信号の変化に基づいて各種試験、例えばO
N抵抗を測定・評価する。従って、複数のアナログスイ
ッチのON抵抗が同時に測定・評価されるので、アナロ
グスイッチ数が増加しても試験に要する時間が増加しな
い。
〔実施例〕
次に、本発明の実施例を図面に基づいて説明する。
第2図に本発明の実施例を示す。この第2図において、
第4図と同一部分には同一符号を付して以下説明する。
第2図に示すように、マルチサイン波発生部11は、周
波数およびレベルが異なる多重化された4種のサイン波
を発生する。マルチサイン波発生部11は、前記4種の
周波数の中心周波数に対応した4種のフィルタBPF 
 −BPF4からなす るバンドパスフィルタ(以下、BPFと記す。)12の
入力端に接続されている。BPF12の出力端は、LS
I53を構成するトランスミッションゲートG1〜G4
の入力端に接続されている。
0 トランスミッションゲートG1〜G4の導通制御端子に
は、コントローラー3の第1出力端が接続され、素子導
通信号ONが供給されるようになっている。コントロー
ラー3の第2出力端は、マルチサイン波発生部11の制
御端子に接続され、マルチサイン波の周波数、振幅レベ
ル等を設定する設定信号Pが供給される。トランスミッ
ションゲートG1〜G4の出力端は、疑似負荷56を介
して評価手段10に接続されている。評価手段10は、
各トランスミッションゲートG  −G4を通過後、再
び多重化されたサイン波を受信してディジタル信号に変
換するデジタイザ14と、そのディジタル信号を高速フ
ーリエ変換し周波数スペクトラム化するF F T (
FaSt Fou+ie+Tran+formalio
n)処理部15と、予め前記4種のサイン波を直接周波
数スペクトラム化することにより基準データとして格納
した基準データ部16と、現に測定した周波数スペクト
ラムと基準データ部16の周波数スペクトラムデータと
を比較し、その結果を出力するプリンタ等からなる出力
部17とから構成されている。基準データ部1.6には
、コントローラー3から前記設定信号Pが供給される。
次に動作を説明する。
コントローラー3からマルチサイン波発生部11に対し
て多重周波数信号を構成する各サイン波の周波数・振幅
レベル等を設定する設定信号Pが送られると、第3図(
A)に示すような多重化された試験サイン波TW −T
W3がBPF12に送られる。第1サイン波TW  は
BPF、に対応し、第2サイン波TW  はBPF2に
対応し、第3サイン波TW はBPF3に対応している
なお、第4サイン波TW4の図示を省略する。
BPF12を通過したサイン波TW  −TW3は、各
BPF  −BPF4の中心周波数のみからなる単一周
波数信号として各トランスミッションゲートG1〜G4
に入力する。即ち、トランスミッションゲートG を第
1サイン波T W tが通過し、トランスミッションゲ
ートG2を第2サイン波T W 2が通過し、以下同様
にトランスミッショ1 2 ンゲートG4を第4サイン波TW4が通過する。
このトランスミッションゲートの通過の際、各サイン波
TW −TW3の波形は各トランスミッションゲートの
ON抵抗等によって変化を受ける。
前記変化を受けた各サイン波TW  −TW3は、トラ
ンスミッションゲートG1〜G4を通過後再び多電化さ
れ、疑似負荷56を介して評価手段10に供給される。
デジタイザ14は、前記多重化されたサイン波をディジ
タル信号に変換し、FFT処理部15によって高速フー
リエ変換して周波数スペクトラム化する。周波数スペク
トラム化された波形は第3図(B)に示すように、第1
サイン波TW  〜第4サイン波TW4に対応した強さ
は、それぞれtw  −tw4となり、また、周波数成
分も同時出力する。即ち、前記強さに基づいてON抵抗
が求められ、周波数成分に基づいて機能動作が求められ
る。一方、基準データ部16に格納された各サイン波に
対応した基準値が、FFT処理された結果と出力部17
において比較され、各サイン波中に変化がある場合には
対応するトランスミッションゲートG −G4のいづれ
かが不適と判断して出力部17から試験結果を出力する
。このようにすることにより、多数のトランスミッショ
ンゲートを含むLSIのON抵抗および機能動作試験を
、短時間内に行うことができる。
また、本実施例の変形例としては、マルチサイン波発生
部11から、第3図(C)に示すように、振幅レベルは
同一で周波数のみが異なるサイン波TW XTW6〜を
発生するようにすれば、各トランスミッションゲートの
ON抵抗のばらつきを一括して測定することが可能とな
る。
なお、マルチサイン波発生部から送出するサイン波には
、オフセット分を付加してもよいし、付加しなくてもよ
い。
また、量産用のテスタとして使用する場合には、FFT
処理を含む周波数スペクトラムの判定までの部分を、専
用のD S P (DigNal SignaProc
e+to+ )により構成すれば、更に高速化できる。
3 4 更に、本実施例はCMO3LSIの場合について述べた
か、本発明をバイポーラLSI等の他のLSIにも適用
できるのは勿論である。
〔発明の効果〕
以上の通り、本発明によれば、アナログスイッチの数に
無関係に1回の測定でON抵抗等を求めることができる
ので、アナログスイッチが増加しても試験時間の増加が
無く、また、ピンエレクトロニクスの部品費用が増加す
ることもない。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、 第2図は本発明の実施例を示すブロック図、第3図(A
)はマルチサイン波発生部から送出する多重周波数信号
の波形図、 第3図(B)はFFT処理部で周波数スペクトラム化し
た波形図、 第3図(C)はマルチサイン波発生部から送出する他の
多重周波数信号の波形図、 5 第4図は従来例のブロック図である。 1・・・多重周波数信号発生手段 2・・・分離供給手段 3・・・LSI 4・・・コントロール手段 5・・・評価手段

Claims (1)

  1. 【特許請求の範囲】 1、複数の周波数成分の多重周波数信号を発生する多重
    周波数信号発生手段と、 この多重周波数信号発生手段から発せられた多重周波数
    信号を各周波数成分毎に分離して複数の成分周波数信号
    を生成し、この複数の成分周波数信号をLSIに設けら
    れた複数のアナログスイッチに対応付けて供給する分離
    供給手段と、 前記複数のアナログスイッチをほぼ同時に導通状態に制
    御を行うコントロール手段と、 前記複数のアナログスイッチを通過した各成分周波数信
    号を受け、この受信した成分周波数信号に基づいて前記
    各成分周波数信号に対応付けられた複数のアナログスイ
    ッチを個別に評価する評価手段と、 を備えたことを特徴とするLSI試験装置。 2、前記多重周波数信号を構成する成分周波数信号の振
    幅レベルは、同一レベルであることを特徴とする請求項
    1記載のLSI試験装置。
JP2069236A 1990-03-19 1990-03-19 Lsi試験装置 Pending JPH03269276A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2069236A JPH03269276A (ja) 1990-03-19 1990-03-19 Lsi試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2069236A JPH03269276A (ja) 1990-03-19 1990-03-19 Lsi試験装置

Publications (1)

Publication Number Publication Date
JPH03269276A true JPH03269276A (ja) 1991-11-29

Family

ID=13396908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2069236A Pending JPH03269276A (ja) 1990-03-19 1990-03-19 Lsi試験装置

Country Status (1)

Country Link
JP (1) JPH03269276A (ja)

Similar Documents

Publication Publication Date Title
US6836136B2 (en) Pin driver for AC and DC semiconductor device testing
KR19980702990A (ko) 반도체 시험 장치의 비교기
JPWO2003008985A1 (ja) 入出力回路、及び試験装置
US7423444B2 (en) Digital test apparatus for testing analog semiconductor device(s)
US7679390B2 (en) Test apparatus and pin electronics card
EP0838689A2 (en) Test of circuits with Schmitt inputs
JPH03269276A (ja) Lsi試験装置
JP2000065890A (ja) Lsiテストシステム
JPH11326441A (ja) 半導体試験装置
JP3494942B2 (ja) 集積半導体回路
JP4061533B2 (ja) Icテスタ
JPH09196998A (ja) ドライバicの出力抵抗測定器
JP2003107128A (ja) 半導体試験装置及び試験方法
US5751141A (en) IDDQ -testing of bias generator circuit
JP3180435B2 (ja) 液晶駆動ドライバic試験装置
KR930006962B1 (ko) 반도체 시험방법
US7141984B2 (en) Switching circuit for current measurement range resistor and current measurement apparatus including switching circuit
JP4173229B2 (ja) Ic試験装置
JPH0559354U (ja) Ic試験装置
JPH0658994A (ja) Lsiの出力回路試験方法
JPH06265594A (ja) Ic試験装置
JP2002243810A (ja) 半導体装置、およびその検査方法
JPH05196699A (ja) 半導体集積回路
JP2960247B2 (ja) 集積回路
JPH02310481A (ja) Ic試験装置